JP6600055B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6600055B2 JP6600055B2 JP2018155908A JP2018155908A JP6600055B2 JP 6600055 B2 JP6600055 B2 JP 6600055B2 JP 2018155908 A JP2018155908 A JP 2018155908A JP 2018155908 A JP2018155908 A JP 2018155908A JP 6600055 B2 JP6600055 B2 JP 6600055B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- oxide semiconductor
- thin film
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 503
- 239000000463 material Substances 0.000 claims description 135
- 239000003990 capacitor Substances 0.000 claims description 125
- 238000007667 floating Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 1643
- 239000010408 film Substances 0.000 description 593
- 239000010409 thin film Substances 0.000 description 358
- 239000000758 substrate Substances 0.000 description 206
- 238000000034 method Methods 0.000 description 151
- 239000004973 liquid crystal related substance Substances 0.000 description 124
- 238000010438 heat treatment Methods 0.000 description 115
- 229910052751 metal Inorganic materials 0.000 description 101
- 239000002184 metal Substances 0.000 description 99
- 230000001681 protective effect Effects 0.000 description 94
- 230000015572 biosynthetic process Effects 0.000 description 86
- 229910007541 Zn O Inorganic materials 0.000 description 65
- 239000012298 atmosphere Substances 0.000 description 63
- 238000004544 sputter deposition Methods 0.000 description 58
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 54
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 52
- 238000004519 manufacturing process Methods 0.000 description 49
- 238000000206 photolithography Methods 0.000 description 48
- 238000006356 dehydrogenation reaction Methods 0.000 description 47
- 230000018044 dehydration Effects 0.000 description 46
- 238000006297 dehydration reaction Methods 0.000 description 46
- 238000005530 etching Methods 0.000 description 46
- 230000006870 function Effects 0.000 description 43
- 239000007789 gas Substances 0.000 description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 41
- 238000003860 storage Methods 0.000 description 41
- 230000005684 electric field Effects 0.000 description 40
- 229910052760 oxygen Inorganic materials 0.000 description 40
- 229910052814 silicon oxide Inorganic materials 0.000 description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 39
- 239000001301 oxygen Substances 0.000 description 39
- 229910052782 aluminium Inorganic materials 0.000 description 34
- 230000008569 process Effects 0.000 description 33
- 229920005989 resin Polymers 0.000 description 33
- 239000011347 resin Substances 0.000 description 33
- 239000001257 hydrogen Substances 0.000 description 31
- 229910052739 hydrogen Inorganic materials 0.000 description 31
- 238000005192 partition Methods 0.000 description 30
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 28
- 229910052786 argon Inorganic materials 0.000 description 27
- 229910052757 nitrogen Inorganic materials 0.000 description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 25
- 239000013078 crystal Substances 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 239000012535 impurity Substances 0.000 description 23
- 239000010936 titanium Substances 0.000 description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 23
- 239000004020 conductor Substances 0.000 description 22
- -1 In- O-based Inorganic materials 0.000 description 20
- 239000011261 inert gas Substances 0.000 description 20
- 238000002347 injection Methods 0.000 description 20
- 239000007924 injection Substances 0.000 description 20
- 229910052750 molybdenum Inorganic materials 0.000 description 20
- 239000000956 alloy Substances 0.000 description 19
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- 239000011521 glass Substances 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 17
- 239000001307 helium Substances 0.000 description 17
- 229910052734 helium Inorganic materials 0.000 description 17
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 17
- 239000002245 particle Substances 0.000 description 17
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 16
- 229910001882 dioxygen Inorganic materials 0.000 description 16
- 229910003437 indium oxide Inorganic materials 0.000 description 15
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 15
- 150000004706 metal oxides Chemical class 0.000 description 15
- 239000012299 nitrogen atmosphere Substances 0.000 description 15
- 239000011787 zinc oxide Substances 0.000 description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 14
- 239000000203 mixture Substances 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 14
- 239000000123 paper Substances 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910020923 Sn-O Inorganic materials 0.000 description 11
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 11
- 239000002585 base Substances 0.000 description 11
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 10
- 230000005525 hole transport Effects 0.000 description 10
- 229910052754 neon Inorganic materials 0.000 description 10
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 10
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 10
- 229910001930 tungsten oxide Inorganic materials 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 239000003094 microcapsule Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000011701 zinc Substances 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 239000004952 Polyamide Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229920002647 polyamide Polymers 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 238000004040 coloring Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 125000001153 fluoro group Chemical group F* 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 125000000962 organic group Chemical group 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 238000001552 radio frequency sputter deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000012798 spherical particle Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007645 offset printing Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 229910052691 Erbium Inorganic materials 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- 125000003118 aryl group Chemical group 0.000 description 3
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052792 caesium Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 238000005906 dihydroxylation reaction Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- 229910018229 Al—Ga Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 101710162453 Replication factor A Proteins 0.000 description 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910008322 ZrN Inorganic materials 0.000 description 1
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910002064 alloy oxide Inorganic materials 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Shift Register Type Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
ム錫(ITO)などの導電性を備える金属酸化物(以下、酸化物導電体という)は、液晶
ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
えば、In−Ga−Zn−O系酸化物などは、液晶ディスプレイなどの表示装置で必要と
される半導体材料に適用することが期待されている。特に、薄膜トランジスタ(以下、T
FTともいう)のチャネル層に適用することが期待されている。
プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモ
ルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
てTFTを構成することによって、透光性を有するTFTを作製することができる(例え
ば、非特許文献1参照。)。
を用いて、表示装置などの駆動回路を構成することもできる(例えば、非特許文献2参照
。)。
する。
該駆動回路部は、ソース電極(ソース電極層ともいう)及びドレイン電極(ドレイン電極
層ともいう)が金属によって構成され且つチャネル層が酸化物半導体によって構成された
駆動回路用薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該
表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体
層が酸化物半導体によって構成された画素用薄膜トランジスタと、酸化物導電体によって
構成された表示部用配線とを有する半導体装置である。
スタガ型薄膜トランジスタを用いる。画素用薄膜トランジスタ及び駆動回路用薄膜トラン
ジスタはソース電極層及びドレイン電極層との間に露呈した半導体層に接する酸化物絶縁
膜が設けられた薄膜トランジスタである。
(例えば、容量素子など)の構造などは開示されていない。また、同一基板上に駆動回路
と、透光性を有するTFTとを作製する記載などもない。
路部、及び画素用TFTを有する表示部が作製される。そのため、当該半導体装置の製造
コストを低減することができる。
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFT及び画素用配線が形成された領域を開口部とすることができる。そのため
、当該半導体装置の開口率を向上させることができる。
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFTのサイズに制限されることなく画素サイズを設計することができる。その
ため、当該半導体装置の表示部で表示する画像を高精細化することができる。
属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用TFT
と、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高
い電界効果移動度を示すTFTと、抵抗の低い配線とによって駆動回路が構成される。そ
のため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の
金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaと
Feなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、In
MO3(ZnO)m(m>0)で表記される構造の酸化物半導体層のうち、MとしてGa
を含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その薄膜をI
n−Ga−Zn−O系非単結晶膜とも呼ぶ。
系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn
−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
N−化など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことによ
り酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちi型化させているとも言
える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置
を作製し、提供することが可能となる。
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちN型化(
N−、N+など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うこと
により酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちi型化させていると
も言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体
装置を作製し、提供することが可能となる。
雰囲気下での350℃以上、好ましくは400℃以上基板の歪み点未満の加熱処理を行い
、酸化物半導体層の含有水分などの不純物を低減することができる。
温脱離ガス分光法(Thermal Desorption Spectroscopy
:TDS)で450℃まで測定を行っても水の2つのピーク、少なくとも300℃付近に
現れる1つのピークが検出されない程度の熱処理条件とする。従って、脱水化または脱水
素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してTDSで450℃まで
測定を行っても少なくとも300℃付近に現れる水のピークは検出されない。
く、酸化物半導体層に水又は水素を再び混入させないことが重要である。脱水化または脱
水素化を行い、酸化物半導体層を低抵抗化、即ちN型化(N−、N+など)させた後、酸
素を供給することにより、高抵抗化させてi型とした酸化物半導体層を用いて薄膜トラン
ジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所
謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が0
Vにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望まし
い。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が0Vで
もソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。ア
クティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特
性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの
電気特性のうち、しきい値電圧(Vth)が重要である。電界効果移動度が高くともしき
い値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御すること
が困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタ
の場合には、駆動電圧が低い状態ではTFTとしてのスイッチング機能を果たすことがで
きず、負荷となる恐れがある。nチャネル型の薄膜トランジスタの場合、ゲート電圧に正
の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタ
が望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧
状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜
トランジスタとしては不向きである。
気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ
炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはN2Oガスで満たして
冷却を行う。
まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐冷(または冷却)
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってH2として脱離させていることのみを脱水素化と呼んでいるわけではなく、H
、OH−などを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
った場合、i型であった酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、
即ちN型化(N−化など)させる。その結果、ドレイン電極層と重なる領域が酸素欠乏型
である高抵抗ドレイン領域(HRD領域とも呼ぶ)として形成される。
であり、少なくともチャネル形成領域のキャリア濃度(1×1017/cm3未満)より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求
めたキャリア濃度の値を指す。
RN領域とも呼ぶ)を形成してもよい。具体的には、低抵抗ドレイン領域のキャリア濃度
は、高抵抗ドレイン領域(HRD領域)よりも大きく、例えば1×1020/cm3以上
1×1021/cm3以下の範囲内である。
することで、高抵抗化、即ちi型化させてチャネル形成領域を形成する。なお、脱水化ま
たは脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化または脱
水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法の成膜、または酸化物絶縁
膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガス雰囲気下
で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア(露点が−40℃以下、好ましく
は−60℃以下)で冷却する処理などによって行う。
電極層ともいう)と重なる部分)をチャネル形成領域とするため、選択的に酸素過剰な状
態とすることで、高抵抗化、即ちi型化させることもできる。脱水化または脱水素化した
酸化物半導体層上に接してTiなどの金属電極からなるソース電極層やドレイン電極層を
形成し、ソース電極層やドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態
としてチャネル形成領域を形成することができる。選択的に酸素過剰な状態とする場合、
ソース電極層に重なる第1の高抵抗ドレイン領域と、ドレイン電極層に重なる第2の高抵
抗ドレイン領域とが形成され、第1の高抵抗ドレイン領域と第2の高抵抗ドレイン領域と
の間の領域がチャネル形成領域となる。即ち、チャネル形成領域がソース電極層及びドレ
イン電極層の間に自己整合的に形成される。
し、提供することが可能となる。
レイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることがで
きる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ド
レイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層を、高電源電位VDDを供給する配線に接続
して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵
抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向
上させた構成とすることができる。
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路は、ドレイ
ン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極層側
の高抵抗ドレイン領域、ソース電極層となる。このときチャネル形成領域では、ドレイン
電極層側の高抵抗ドレイン領域よりチャネル形成領域に流れるリーク電流を、トランジス
タがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させること
ができ、バックチャネル部(ゲート電極層から離れているチャネル形成領域の表面の一部
)でのリーク電流を低減することができる。
イン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して
重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
ランジスタを有する駆動回路を有し、第1の薄膜トランジスタは、基板上にゲート電極層
と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導
体層上に第1のソース電極層及び第1のドレイン電極層と、第1のソース電極層又は第1
のドレイン電極層上の一部と接する導電層と、ゲート絶縁層、酸化物半導体層、第1のソ
ース電極層、及び第1のドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層と
、保護絶縁層上に導電層と電気的に接続された画素電極層とを有し、第1の薄膜トランジ
スタのゲート電極層、ゲート絶縁層、酸化物半導体層、第1のソース電極層、第1のドレ
イン電極層、保護絶縁層、及び画素電極層は透光性を有し、第2の薄膜トランジスタの第
2のソース電極層及び第2のドレイン電極層は、第1の薄膜トランジスタの第1のソース
電極層及び第1のドレイン電極層と材料が異なり、第1の薄膜トランジスタの第1のソー
ス電極層及び第1のドレイン電極層よりも低抵抗の導電材料であることを特徴とする半導
体装置である。
、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を主成分とする材料、若し
くはそれらの合金材料とを組み合わせた積層からなることを特徴とする半導体装置でもよ
い。また、第1の薄膜トランジスタの導電層は、Al、Cr、Cu、Ta、Ti、Mo、
Wから選ばれた元素を主成分とする材料、若しくはそれらの合金材料とを組み合わせた積
層からなることを特徴とする半導体装置でもよい。
び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜
鉛合金、または酸化亜鉛であることを特徴とする半導体装置でもよい。
容量配線と重なる容量電極層を有し、容量配線及び容量電極層は透光性を有する半導体装
置でもよい。
と重なる導電層を有する半導体装置でもよい。
びドレイン電極層との間には、低抵抗ドレイン領域を有し、低抵抗ドレイン領域は、第1
の薄膜トランジスタのソース電極層、ドレイン電極層と同じ材料である半導体装置でもよ
い。
はドレイン電極層と重なる低抵抗ドレイン領域は、第2の薄膜トランジスタの酸化物半導
体層のチャネル形成領域よりも低抵抗である半導体装置でもよい。
2の薄膜トランジスタを有する駆動回路を有する半導体装置の作製方法であって、基板上
に透光性を有する導電膜を形成し、第1のフォトリソグラフィ工程により透光性を有する
導電膜を選択的に除去することにより第1の薄膜トランジスタのゲート電極層となる第1
のゲート電極層及び第2の薄膜トランジスタのゲート電極層となる第2のゲート電極層を
形成し、第1のゲート電極層及び第2のゲート電極層上にゲート絶縁層を形成し、ゲート
絶縁層の上に酸化物半導体膜を形成し、第2のフォトリソグラフィ工程により酸化物半導
体膜を選択的に除去することにより島状酸化物半導体層である第1の酸化物半導体層及び
第2の酸化物半導体層を形成し、第1の酸化物半導体層及び第2の酸化物半導体層を脱水
化または脱水素化し、脱水化または脱水素化された第1の酸化物半導体層及び第2の酸化
物半導体層上に酸化物導電膜及び導電膜を順次形成し、第3のフォトリソグラフィ工程及
び第4のフォトリソグラフィ工程により酸化物導電膜及び導電膜を選択的に除去し、第1
の酸化物半導体層上に第1の薄膜トランジスタのソース電極層及びドレイン電極層となる
第1のソース電極層及び第1のドレイン電極層と、第1のソース電極層又は第1のドレイ
ン電極層の一部と接する導電層と、第2の酸化物半導体層上に低抵抗ドレイン領域及び一
対の低抵抗ドレイン領域上に一対の導電層を形成することにより第2の薄膜トランジスタ
のソース電極層及びドレイン電極層となる第2のソース電極層及び第2のドレイン電極層
と、を形成し、ゲート絶縁層、第1の酸化物半導体層、第2の酸化物半導体層、第1のソ
ース電極層、第1のドレイン電極層、第1のソース電極層又は第1のドレイン電極層の一
部と接する導電層と、第2のソース電極層、及び第2のドレイン電極層上に第1の酸化物
半導体層及び第2の酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層上に
画素電極層を形成することを特徴とする半導体装置の作製方法である。
2の薄膜トランジスタを有する駆動回路を有する半導体装置の作製方法であって、基板上
に透光性を有する導電膜を形成し、第1のフォトリソグラフィ工程により透光性を有する
導電膜を選択的除去することにより第1の薄膜トランジスタのゲート電極層となる第1の
ゲート電極層及び第2の薄膜トランジスタのゲート電極層となる第2のゲート電極層を形
成し、第1のゲート電極層及び第2のゲート電極層上にゲート絶縁層を形成し、ゲート絶
縁層の上に酸化物半導体膜を形成し、酸化物半導体膜を脱水化又は脱水素化し、脱水化又
は脱水素化された酸化物半導体膜上に酸化物導電膜及び導電膜を順次形成し、第2のフォ
トリソグラフィ工程及び第3のフォトリソグラフィ工程により酸化物半導体膜、酸化物導
電膜、及び導電膜を選択的に除去し、第1の酸化物半導体層上に第1の薄膜トランジスタ
のソース電極層及びドレイン電極層となる第1のソース電極層及び第1のドレイン電極層
と、第1のソース電極層又は第1のドレイン電極層の一部と接する導電層と、第2の酸化
物半導体層上に低抵抗ドレイン領域及び一対の低抵抗ドレイン領域上に一対の導電層を形
成することにより第2の薄膜トランジスタのソース電極層及びドレイン電極層となる第2
のソース電極層及び第2のドレイン電極層と、を形成し、ゲート絶縁層、第1の酸化物半
導体層、第2の酸化物半導体層、第1のソース電極層、第1のドレイン電極層、第1のソ
ース電極層又は第1のドレイン電極層の一部と接する導電層と、第2のソース電極層、及
び第2のドレイン電極層上に第1の酸化物半導体層及び第2の酸化物半導体層の一部と接
する保護絶縁層を形成し、保護絶縁層上に画素電極層を形成することを特徴とする半導体
装置の作製方法である。
とを特徴とする半導体装置の作製方法でもよい。
。そして、「層」とは、レジストマスク等により所望の形状にパターン形成されたものを
いう。なお、前述のような「膜」と「層」の区別は便宜的に行うものであり、膜と層を特
に区別することなく用いることがある。また、積層膜の各層についても、膜と層を特に区
別することなく用いることがある。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線(ソ
ース配線層ともいう)、或いはドレイン配線(ドレイン配線層ともいう)を接続させる箇
所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トラ
ンジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続
させる箇所を有している。
電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することがで
きる。
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
本実施の形態では、半導体装置及び半導体装置の作製方法を図1乃至図3及び図41を用
いて説明する。図1(B)に、同一基板上に作製された2つの薄膜トランジスタの断面構
造の一例を示す。図1(B)に示す薄膜トランジスタ410及び薄膜トランジスタ420
は、ボトムゲート構造の一つである。
1)は図1(A1)の線C1−C2における断面図である。また、図1(C1)は、図1
(A1)の線C3−C4における断面図である。
ート電極層411、第1のゲート絶縁層402a、第2のゲート絶縁層402b、少なく
ともチャネル形成領域413、高抵抗ドレイン領域414a及び高抵抗ドレイン領域41
4bを有する酸化物半導体層412、低抵抗ドレイン領域408a及び低抵抗ドレイン領
域408b、ソース電極層415a、及びドレイン電極層415bを含む。また、薄膜ト
ランジスタ410を覆い、チャネル形成領域413に接する酸化物絶縁膜416が設けら
れている。
レイン領域は、高抵抗ドレイン領域より抵抗値の低い領域である。
形成されている。また、低抵抗ドレイン領域408bの下面に接して高抵抗ドレイン領域
414bが自己整合的に形成されている。また、チャネル形成領域413は、酸化物絶縁
膜416と接し、高抵抗ドレイン領域414a、及び高抵抗ドレイン領域414bよりも
高抵抗の領域(i型領域)とする。
ドレイン電極層415bとして金属材料を用いることが好ましい。
は積層で形成することもできるし、透光性を有する導電層と金属材料からなる導電層との
積層で形成することもできる。
おいて、インバータ回路、NAND回路、NOR回路、ラッチ回路といった論理ゲートを
構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、VCOといったアナログ
回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もしく
は負極性のみが印加される。従って、耐圧が要求される一方の高抵抗ドレイン領域414
bの幅をもう一方の高抵抗ドレイン領域414aの幅よりも広く設計してもよい。また、
高抵抗ドレイン領域414a、及び高抵抗ドレイン領域414bがゲート電極層411と
重なる幅を広くしてもよい。
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
、ショットキー接合と比べて熱的にも安定動作させることができる。このように酸化物半
導体層よりもキャリア濃度の高い低抵抗ドレイン領域を意図的に設けることによってオー
ミック性のコンタクトを形成する。
ト電極層411と電気的に接続し、同電位とすることで、ゲート電極層411と導電層4
17の間に配置された酸化物半導体層412に上下からゲート電圧を印加することができ
る。また、ゲート電極層411と導電層417を異なる電位、例えば固定電位、GND、
0Vとする場合には、TFTの電気特性、例えばしきい値電圧などを制御することができ
る。
aまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や
、水素イオンや、OH−などの不純物が侵入することをブロックする。特に、保護絶縁層
403と接する第1のゲート絶縁層402aまたは下地となる絶縁膜を窒化珪素膜とする
と有効である。
B2)は図1(A2)の線D1−D2における断面図である。また、図1(C2)は、図
1(A2)の線D3−D4における断面図である。
電極層421、第1のゲート絶縁層402a、第2のゲート絶縁層402b、少なくとも
チャネル形成領域423、高抵抗ドレイン領域424a及び高抵抗ドレイン領域424b
を有する酸化物半導体層422、ソース電極層409a、及びドレイン電極層409bを
含む。また、薄膜トランジスタ420を覆い、酸化物半導体層422の上面に接する酸化
物絶縁膜416が設けられている。
駆動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性
に反転する。画素電極層に接続する薄膜トランジスタは、一対の電極が交互にソース電極
層とドレイン電極層の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの
一対の電極の一方をソース電極層と呼び、もう一方をドレイン電極層と呼ぶが、実際には
、交流駆動の際に一方の電極が交互にソース電極層とドレイン電極層として機能する。ま
た、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ420のゲート電極
層の幅を駆動回路の薄膜トランジスタ410のゲート電極層の幅よりも狭くしてもよい。
また、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ420のゲート電
極層がソース電極層またはドレイン電極層と重ならないように設計してもよい。
層とのコンタクトは、導電層426とでとることとしている。ドレイン電極層上に導電層
426を設けることにより、コンタクト抵抗を低減することができる。
れている。また、ドレイン電極層409bの下面に接して高抵抗ドレイン領域424bが
自己整合的に形成されている。また、チャネル形成領域423は、酸化物絶縁膜416と
接し、高抵抗ドレイン領域424a、及び高抵抗ドレイン領域424bよりも高抵抗の領
域(i型領域)とする。
または脱水素化のための加熱処理)が行われる。脱水化または脱水素化のための加熱処理
、及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半
導体層のキャリア濃度を低減することが、薄膜トランジスタ420の電気特性の向上及び
信頼性の向上に繋がる。
下方に形成し、一部重なっている。また、酸化物半導体層412は、ゲート電極層411
と第1のゲート絶縁層402a及び第2のゲート絶縁層402bを介して重なっている。
また、酸化物半導体層422は、ソース電極層409a、及びドレイン電極層409bの
下方に形成し、一部重なっている。また、酸化物半導体層422は、ゲート電極層421
と第1のゲート絶縁層402a及び第2のゲート絶縁層402bを介して重なっている。
る表示装置を実現するためにソース電極層409a、及びドレイン電極層409bは、透
光性を有する導電膜を用いる。また、薄膜トランジスタ420のゲート電極層421も透
光性を有する導電膜を用いる。
の電極層(容量電極層など)や、その他の配線層(容量配線層など)に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第1のゲート
絶縁層402a、第2のゲート絶縁層402b、酸化物絶縁膜416も可視光に対して透
光性を有する膜を用いることが好ましい。
層404が積層されている。
%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が50〜75%であることを指す
。
薄膜トランジスタ410及び薄膜トランジスタ420を作製する工程について説明する。
トリソグラフィ工程によりゲート電極層411、421を形成する。また、画素部にはゲ
ート電極層411、421と同じ材料、同じ第1のフォトリソグラフィ工程により容量配
線(容量配線層ともいう)を形成する。また、画素部だけでなく駆動回路に容量が必要な
場合には、駆動回路にも容量配線を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板400にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。
0℃以上のものを用いると良い。また、基板400には、例えば、アルミノシリケートガ
ラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いら
れている。なお、ホウ酸と比較して酸化バリウム(BaO)を多く含ませることで、より
実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を
用いることが好ましい。
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
い。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素膜、
酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積
層構造により形成することができる。
In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−G
a−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al
−Zn−O系、In−O系、Sn−O系、Zn−O系、In−Sn−O系の金属酸化物を
用いことができる。ゲート電極層411、421に用いる金属酸化物膜の成膜方法は、ス
パッタ法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング法
や、スプレー法を用いる。また、スパッタ法を用いる場合、SiO2を2重量%以上10
重量%以下含むターゲットを用いて成膜を行い、金属酸化物膜に結晶化を阻害するSiO
x(X>0)を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理
の際に結晶化してしまうのを抑制することができる。
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜等を用いて形成することができる。
することができる。本実施の形態では、ゲート電極層411、421は、透光性を有する
導電材料を用いて形成する場合を示すが、これに限定されない。例えば、駆動回路に設け
られるトランジスタのゲート電極層は、透光性を有する導電材料からなる膜と、金属膜と
の積層構造で形成し、画素部に設けられるトランジスタのゲート電極は、透光性を有する
導電材料からなる膜で形成することもできる。
。
、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、又は酸化窒化ア
ルミニウム膜を単層で又は積層して形成することができる。例えば、成膜ガスとして、S
iH4、酸素及び窒素を用いてプラズマCVD法により酸化窒化珪素膜を形成すればよい
。または、例えば、ボロンがドープされたシリコンターゲットを用いて酸化珪素膜を形成
することで、水、または水素に対するバリア性を高めることができる。ゲート絶縁層40
2の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm
以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上3
00nm以下の第2のゲート絶縁層の積層とする。
膜厚50nm以上300nm以下の第2のゲート絶縁層402bの積層のゲート絶縁層4
02とする。第1のゲート絶縁層402aとしては膜厚100nmの窒化珪素膜または窒
化酸化珪素膜を用いる。また、第2のゲート絶縁層402bとしては、膜厚100nmの
酸化珪素膜を用いる。
体膜430を形成する。酸化物半導体膜430の形成後に脱水化または脱水素化のための
加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を50nm以下と薄
くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体膜の形成後
に加熱処理した場合に、結晶化してしまうのを抑制することができる。
プラズマを発生させる逆スパッタを行い、第2のゲート絶縁層402bの表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−
Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O
系、Sn−O系、Zn−O系、In−Sn−O系の材料を用いる。本実施の形態では、I
n−Ga−Zn−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また
、酸化物半導体膜430は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又
は希ガス(代表的にはアルゴン)及び酸素雰囲気下においてスパッタ法により形成するこ
とができる。また、スパッタ法を用いる場合、SiO2を2重量%以上10重量%以下含
むターゲットを用いて成膜を行い、酸化物半導体膜430に結晶化を阻害するSiOx(
X>0)を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理の際
に結晶化してしまうのを抑制することができる。
3:ZnO=1:1:1[mol%]、In:Ga:Zn=1:1:0.5[at%]、
In:Ga:Zn=1:1:4[at%])を用いて、基板とターゲットの間との距離を
100mm、圧力0.2Pa、直流(DC)電源0.5kW、アルゴン及び酸素(アルゴ
ン:酸素=30sccm:20sccm 酸素流量比率40%)雰囲気下で成膜する。な
お、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一となるために
好ましい。In−Ga−Zn−O系非単結晶膜の膜厚は、5nm以上200nm以下とす
る。
ターゲットを用いてスパッタ法により膜厚20nmのIn−Ga−Zn−O系非単結晶膜
を成膜する。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合
に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
1の加熱処理の温度は、400℃以上基板の歪み点未満、例えば、400℃以上700℃
以下とする。好ましくは425℃以上とする。なお、425℃以上であれば熱処理時間は
1時間以下でよいが、425℃未満であれば加熱処理時間は、1時間よりも長時間行うこ
ととすることが好ましい。ここでは、加熱処理装置の一つである電気炉に基板を導入し、
酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることな
く、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層431、432を得る
(図2(B)参照。)。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行
う加熱温度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加
熱温度Tよりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限
定されず、ヘリウム、ネオン、アルゴン等)の希ガス雰囲気下において脱水化または脱水
素化を行ってもよい。
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、4N(99.99%)以上、好
ましくは6N(99.9999%)以上、(即ち不純物濃度を20ppm以下、好ましく
は1ppm以下)とすることが好ましい。
は、結晶化し、微結晶膜または多結晶膜となる場合もある。
半導体膜430に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
オン、アルゴン等)下、酸素雰囲気において加熱処理(400℃以上基板の歪み点未満)
を行い、ゲート絶縁層402内に含まれる水素及び水などの不純物を除去してもよい。
電膜を形成し、酸化物導電膜上に、金属導電膜を形成した後、第3のフォトリソグラフィ
工程によりレジストマスク433a及び433bを形成し、選択的にエッチングを行って
酸化物導電層406、407及び導電層434、435を形成する(図2(C)参照)。
n−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn
−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−
O系、In−O系、Sn−O系、Zn−O系、In−Sn−O系の金属酸化物を適用する
ことができ、膜厚は50nm以上300nm以下の範囲内で適宜選択する。また、スパッ
タ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成膜
を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませてもよい
。後の工程で行う第2の加熱処理の際に結晶化してしまうのを抑制することができる。
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等が
ある。金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタ
ン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミ
ニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属
導電膜として単層、2層構造、または4層以上の積層構造としてもよい。
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
ソグラフィ工程によりレジストマスク436a及びレジストマスク436bを形成し、選
択的にエッチングを行ってソース電極層415a及びドレイン電極層415b、低抵抗ド
レイン領域408a、408b、ソース電極層409a及びドレイン電極層409b、導
電層425a、425bを形成する(図2(D)参照)。なお、第4のフォトリソグラフ
ィ工程のためのレジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。
用して、チャネル領域を形成するために酸化物導電層406、407領域を分割するため
のエッチング処理を行う。酸化物導電層406、407のエッチング速度が酸化物半導体
層431、432と比較して速いことを利用して、酸化物半導体層431、432上の酸
化物導電層406、407を選択的にエッチングする。
ムを含まないものであることが好ましい。そのような酸化物導電層406、407として
、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを
適用することができる。
5bをマスクとしてエッチングすることができる。酸化亜鉛を成分とする酸化物導電層4
06、407は、例えばレジストの剥離液のようなアルカリ性溶液を用いて容易にエッチ
ングすることができる。
31、432を形成した後に、酸化物導電層406、407と金属膜を積層させて、同一
マスクでソース電極及びドレイン電極を含む配線パターンをエッチングすることにより、
金属膜の配線パターンの下に酸化物導電層406、407を残存させることができる。
ソグラフィ工程によりレジストマスク438a、438bを形成し、選択的にエッチング
を行って導電層425a、及び導電層425bのレジストマスク438bが形成されてい
ない部分を除去する。導電層425bのレジストマスク438bが形成されていない部分
を除去することで、導電層426を形成することができる(図2(E)参照)。
9bと重なる導電層を選択的に除去するため、導電層のエッチングの際に、酸化物半導体
層432、ソース電極層409a、及びドレイン電極層409bも除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
を選択的に除去する部分がある。従って、酸化物半導体層上に接する導電層のみを選択的
に除去するため、アルカリ性のエッチャントとしてアンモニア過水(31重量%過酸化水
素水:28重量%アンモニア水:水=5:2:2)などを用いれば、金属導電膜を選択的
に除去し、In−Ga−Zn−O系酸化物半導体からなる酸化物半導体層を残存させるこ
とができる。
7とのコンタクトを、導電層426でとることができる。このように、ドレイン電極層4
09b上に導電層426を設けることにより、コンタクト抵抗を低減することができる。
物絶縁膜416を形成する。
物絶縁膜416に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。また、低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜416は、水分
や、水素イオンや、OH−などの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム
膜、または酸化窒化アルミニウム膜などを用いる。本実施の形態では、酸化物絶縁膜41
6として膜厚300nmの酸化珪素膜を、スパッタリング法を用いて成膜する。成膜時の
基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸
化珪素膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸
素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下において行うことが
できる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いること
ができる。または、ボロンがドープされた珪素ターゲットを用いて酸化珪素膜を形成する
ことで、水、または水素に対するバリア性を高めることができる。例えば、珪素ターゲッ
トを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成するこ
とができる(図3(A)参照)。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導
体層431及び酸化物半導体層432が酸化物絶縁膜416と接した状態で加熱される。
形成した後、250℃以上350℃以下の熱処理をして、ソース領域とドレイン領域の間
の酸化物半導体層431、432の露出部分より、酸化物半導体層431、432中へ酸
素を含侵・拡散を行う。スパッタリング法で酸化珪素膜を作製することで、当該酸化珪素
膜中に過剰な酸素を含ませることができ、その酸素を熱処理により酸化物半導体層412
、422中に含侵・拡散させることができる。酸化物半導体層412、422中への酸素
の含侵・拡散によりチャネル形成領域を高抵抗化(i型化)を図ることができる。それに
より、ノーマリ・オフとなる薄膜トランジスタを得ることができる。酸化物半導体層41
2、422中に含侵・拡散させる熱処理によって、ソース領域とドレイン領域として形成
された酸化物半導体層412、422を結晶化させ、また導電性を向上させることができ
る。
て低抵抗化して高抵抗ドレイン領域(HRD領域)に変え、その高抵抗ドレイン領域の一
部を選択的に酸素過剰な状態とする。その結果、ゲート電極層411と重なるチャネル形
成領域413は、i型となり、ゲート電極層421と重なるチャネル形成領域423は、
i型となり、ソース電極層415aに重なる高抵抗ドレイン領域414aと、ドレイン電
極層415bに重なる高抵抗ドレイン領域414bとが自己整合的に形成され、ソース電
極層409aに重なる高抵抗ドレイン領域424aと、ドレイン電極層409bに重なる
高抵抗ドレイン領域424bとが自己整合的に形成される(図3(A)参照)。
て高抵抗ドレイン領域414b(または高抵抗ドレイン領域414a)を形成することに
より、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ド
レイン領域414bを形成することで、ドレイン電極層415bから高抵抗ドレイン領域
414b、チャネル形成領域413にかけて、導電性を段階的に変化させうるような構造
とすることができる。そのため、ドレイン電極層415bに高電源電位VDDを供給する
配線に接続して動作させる場合、ゲート電極層411とドレイン電極層415bとの間に
高電界が印加されても高抵抗ドレイン領域414bがバッファとなり局所的な高電界が印
加されず、トランジスタの耐圧を向上させた構成とすることができる。
において高抵抗ドレイン領域414b(または高抵抗ドレイン領域414a)を形成する
ことにより、駆動回路を形成した際のチャネル形成領域413でのリーク電流の低減を図
ることができる。
において高抵抗ドレイン領域424b(または高抵抗ドレイン領域424a)を形成する
ことにより、画素を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗
ドレイン領域424bを形成することで、ドレイン電極層409bから高抵抗ドレイン領
域424b、チャネル形成領域423にかけて、導電性を段階的に変化させうるような構
造とすることができる。そのため、ドレイン電極層409bに高電源電位VDDを供給す
る配線に接続して動作させる場合、ゲート電極層421とドレイン電極層409bとの間
に高電界が印加されても高抵抗ドレイン領域424bがバッファとなり局所的な高電界が
印加されず、トランジスタの耐圧を向上させた構成とすることができる。
412において高抵抗ドレイン領域424b(または高抵抗ドレイン領域424a)を形
成することにより、画素を形成した際のチャネル形成領域423でのリーク電流の低減を
図ることができる。
層415bとの間に設けることで、酸化物半導体層412とソース電極層415a及びド
レイン電極層415bの接触を、低抵抗化を図ることができ、トランジスタの高速動作を
することができる。
回路(駆動回路)の周波数特性を向上させるために有効である。金属電極(チタン等)と
酸化物半導体層412との接触に比べ、金属電極(チタン等)と酸化物導電層(低抵抗ド
レイン領域408a、408b)との接触は、接触抵抗を下げることができるからである
。また、モリブデンは(例えば、モリブデンとアルミニウムとモリブデンの積層構造)、
酸化物半導体層412との接触抵抗が高いことが課題であった。これは、チタンに比べモ
リブデンは酸化しにくいため酸化物半導体層412から酸素を引き抜く作用が弱く、モリ
ブデンと酸化物半導体層412の接触界面がn型化しないためである。しかし、かかる場
合でも、酸化物半導体層412とソース電極層415a(またはドレイン電極層415b
)との間に酸化物導電層で形成された低抵抗ドレイン領域408a(または低抵抗ドレイ
ン領域408b)を介在させることで接触抵抗を低減でき、周辺回路(駆動回路)の周波
数特性を向上させることができる。薄膜トランジスタのチャネル長が、酸化物導電層40
6、407のエッチングの際に決められるため、よりチャネル長を短くすることができる
。
施の形態では、RFスパッタ法を用いて窒化珪素膜を形成する。RFスパッタ法は、量産
性がよいため、保護絶縁層403の成膜方法として好ましい。保護絶縁層403は、水分
や、水素イオンや、OH−などの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒
化アルミニウム膜などを用いる。勿論、保護絶縁層403は透光性を有する絶縁膜である
。または、ボロンがドープされた珪素ターゲットを用いて酸化珪素膜を形成することで、
水、または水素に対するバリア性を高めることができる。
02bまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面近傍から
の水分や、水素イオンや、OH−などの不純物が侵入することをブロックする。特に、第
1のゲート絶縁層402aまたは下地となる絶縁膜を窒化珪素膜とすると有効である。即
ち、酸化物半導体層の下面、上面、及び側面を囲むように窒化珪素膜を設けると、表示装
置の信頼性が向上する。
ては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁層404を形成してもよい。
Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアル
キル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)等の方法や、ドクターナイフ、ロールコーター、カーテン
コーター、ナイフコーター等を用いることができる。
構成としてもよい。
ける平坦化絶縁層404を除去する(図3(C)参照)。
スクを形成し、平坦化絶縁層404、保護絶縁層403、及び酸化物絶縁膜416のエッ
チングにより導電層426に達するコンタクトホール441を形成する(図3(D)参照
)。また、ここでのエッチングによりゲート電極層411、421に達するコンタクトホ
ールも形成する(図示せず)。また、導電層426に達するコンタクトホールを形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
る導電膜の材料としては、酸化インジウム(In2O3)や酸化インジウム酸化スズ合金
(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを用い
て形成する。透光性を有する導電膜の他の材料として、窒素を含ませたAl−Zn−O系
非単結晶膜、即ちAl−Zn−O−N系非単結晶膜や、窒素を含ませたZn−O−N系非
単結晶膜や、窒素を含ませたSn−Zn−O−N系非単結晶膜を用いてもよい。なお、A
l−Zn−O−N系非単結晶膜の亜鉛の組成比(原子%)は、47原子%以下とし、非単
結晶膜中のアルミニウムの組成比(原子%)より大きく、非単結晶膜中のアルミニウムの
組成比(原子%)は、非単結晶膜中の窒素の組成比(原子%)より大きい。このような材
料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣
が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(
In2O3―ZnO)を用いても良い。
(EPMA:Electron Probe X−ray MicroAnalyzer
)を用いた分析により評価するものとする。
り不要な部分を除去して画素電極層427及び導電層417を形成する(図3(E)参照
)。
膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ410は、高抵抗ドレイン領域414a、高抵抗ドレ
イン領域414b、及びチャネル形成領域413を含む酸化物半導体層412を含む薄膜
トランジスタであり、画素用の薄膜トランジスタ420は、高抵抗ドレイン領域424a
、高抵抗ドレイン領域424b、及びチャネル形成領域423を含む酸化物半導体層42
2を含む薄膜トランジスタである。薄膜トランジスタ410及び薄膜トランジスタ420
は、高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加さ
れず、トランジスタの耐圧を向上させた構成となっている。
ジスタ420に比べチャネル長Lを短くすることが好ましい。駆動回路に設けられる薄膜
トランジスタ410のチャネル長Lを短くすることで、動作速度を高速化することができ
る。駆動回路に設けられる薄膜トランジスタ410のチャネル長Lは、1μm以上5μm
以下とすることが好ましい。また、画素部に設けられる薄膜トランジスタ420のチャネ
ル長は、5μm以上20μm以下とすることが好ましい。
層と容量電極層とで形成される保持容量も同一基板上に形成することができる。薄膜トラ
ンジスタ410と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成
し、画素部の周辺に薄膜トランジスタ420を有する駆動回路を配置することによりアク
ティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細
書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
416に形成されたコンタクトホールを介して容量電極層と電気的に接続する。なお、容
量電極層は、ソース電極層409a、ドレイン電極層409bと同じ材料、同じ工程で形
成することができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ410のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
ある。ゲート電極及びゲート絶縁膜はプラズマCVD装置で形成することができるため、
これまでの液晶パネル製造ラインをそのまま使える。バックチャネル側に形成する酸化珪
素膜は、スパッタリング装置を用い、Siをターゲットとし、スパッタガスとしてArと
酸素を用い、室温にて成膜することができる。
20のドレイン電極層409b上に導電層426を設ける構成を説明したが、図41(A
)に示すように、導電層426を設けない構成とすることができる。また、図1(B1)
に示すように駆動回路部の薄膜トランジスタ410を覆う保護絶縁層403上に導電層4
17を設ける構成を説明したが、図41(B)に示すように、保護絶縁層403を設けず
に、酸化物絶縁膜416上に導電層417を設ける構成とすることもできる。
本実施の形態では、第1の加熱処理が実施の形態1と異なる例を図4に示す。図1乃至図
3と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所
の詳細な説明は省略する。
形成した後、第1のフォトリソグラフィ工程によりゲート電極層411、421を形成す
る。
縁層402bの積層を形成する。
体膜430を形成する(図4(A)参照)。なお、ここまでの工程は、実施の形態1と同
一であり、図4(A)は図2(A)と対応している。
脱水化または脱水素化を行う第1の加熱処理の温度は、350℃以上基板の歪み点未満、
好ましくは400℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導
入し、酸化物半導体膜に対して窒素雰囲気下において加熱処理を行った後、大気に触れる
ことなく、酸化物半導体膜への水や水素の再混入を防ぎ、酸化物半導体膜を酸素欠乏型と
して低抵抗化、即ちN型化(N−、N+など)させる。その後、同じ炉に高純度の酸素ガ
スまたは高純度のN2Oガス、または超乾燥エア(露点が−40℃以下、好ましくは−6
0℃以下)を導入して冷却を行う。酸素ガスまたはN2Oガスに、水、水素などが含まれ
ないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはN2Oガスの純度
を、4N(99.99%)以上、好ましくは6N(99.9999%)以上、(即ち酸素
ガスまたはN2Oガス中の不純物濃度を20ppm以下、好ましくは1ppm以下)とす
ることが好ましい。
しくは200℃以上300℃以下の温度で酸素ガス雰囲気下、N2Oガス雰囲気下、また
は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気下での加熱処理を
行ってもよい。
、高抵抗化、即ちi型化させ、酸化物半導体膜444を形成する(図4(B)参照)。こ
の結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
示したが、特に限定されず、第1の加熱処理は、実施の形態1と同様に島状の酸化物半導
体層に加工した後に行うこともできる。
活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化物半導体層で
ある酸化物半導体層443、455に加工し、その後で200℃以上400℃以下、好ま
しくは200℃以上300℃以下の温度で酸素ガス雰囲気下、N2Oガス雰囲気下、また
は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気下、での加熱処理
を行ってもよい。
オン、アルゴン等)下、酸素雰囲気、超乾燥エア(露点が−40℃以下、好ましくは−6
0℃以下)雰囲気において加熱処理(400℃以上基板の歪み点未満)を行い、層内に含
まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
体層である酸化物半導体層443、455に加工する。
、周辺駆動回路部において、酸化物半導体層443に接する低抵抗ドレイン領域408a
、408bを形成し、低抵抗ドレイン領域408a、408bに接し、金属導電層である
ソース電極層415a、ドレイン電極層415b、酸化物半導体層443に接する酸化物
絶縁膜416を形成して、駆動回路用の薄膜トランジスタ449を作製する。一方、画素
部においては、酸化物半導体層455に接し、透光性を有する導電層であるソース電極層
409a及びドレイン電極層409bを形成し、ドレイン電極層409b上に導電層42
6を形成し、酸化物半導体層455に接する酸化物絶縁膜416を形成して、画素用の薄
膜トランジスタ450を作製する。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。
層403、及び平坦化絶縁層404を積層して形成する。酸化物絶縁膜416、保護絶縁
層403、及び平坦化絶縁層404にドレイン電極層409b上の導電層426に達する
コンタクトホールを形成し、コンタクトホール及び平坦化絶縁層404上に透光性を有す
る導電膜を成膜する。透光性を有する導電膜を選択的にエッチングして薄膜トランジスタ
450と電気的に接続する画素電極層427、及び酸化物半導体層443のチャネル形成
領域と重なる位置に導電層417を形成する(図4(C)参照)。
る薄膜トランジスタ449及び薄膜トランジスタ450をそれぞれ駆動回路または画素部
に作り分けて作製することができる。駆動回路用の薄膜トランジスタ449は、全体がi
型化した酸化物半導体層443を含む薄膜トランジスタであり、画素用の薄膜トランジス
タ450も、全体がi型化した酸化物半導体層455を含む薄膜トランジスタである。
層と容量電極層とで形成される保持容量も同一基板上に形成することができる。薄膜トラ
ンジスタ450と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成
し、画素部の周辺に薄膜トランジスタ449を有する駆動回路を配置することによりアク
ティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ449のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
ある。ゲート電極及びゲート絶縁膜はプラズマCVD装置で形成することができるため、
これまでの液晶パネル製造ラインをそのまま使える。バックチャネル側に形成する酸化珪
素膜は、スパッタリング装置を用い、Siをターゲットとし、スパッタガスとしてArと
酸素を用い、室温にて成膜することができる。
実施の形態1と異なる半導体装置の作製方法について図5を用いて説明する。実施の形態
1と同一部分または同様な機能を有する部分、及び工程は、実施の形態1と同様に行うこ
とができ、繰り返しの説明は省略する。
グラフィ工程によりゲート電極層411、ゲート電極層421を形成し、ゲート電極層4
11及びゲート電極層421上にゲート絶縁層として第1のゲート絶縁層402a及び第
2のゲート絶縁層402bを形成し、第2のゲート絶縁層402b上に、酸化物半導体膜
430を形成する(図5(A)参照)。
体層である酸化物半導体層に加工する。
の脱水化または脱水素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、
350℃以上基板の歪み点未満、好ましくは400℃以上とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加
熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ
酸化物半導体層431、432を得る(図5(B)参照)。
電膜を形成し、酸化物導電膜上に、金属導電膜を形成した後、第3のフォトリソグラフィ
工程によりレジストマスク445a、445bを形成し、選択的にエッチングを行って低
抵抗ドレイン領域408a、408b、ソース電極層409a、ドレイン電極層409b
、及びソース電極層415a、ドレイン電極層415b、導電層425a、425bを形
成する(図5(C)参照)。酸化物導電膜及び金属導電膜の材料としては、実施の形態1
と同様の材料を用いることができる。
32が残存するように、エッチング条件を適宜設定すればよい。例えば、エッチング時間
を制御すればよい。
07を構成する材料として、エッチング選択比が高い材料をそれぞれ用いることが好まし
い。例えば、酸化物半導体層を構成する材料として、Snを含む金属酸化物材料(例えば
SnZnOx、又はSnGaZnOxなど)を用い、酸化物導電層を構成する材料として
ITO、AZO、AZON、ZnO、GZO、IZOなどを用いればよい。
ソグラフィ工程によりレジストマスク438a、438bを形成し、選択的にエッチング
を行って導電層425a及び導電層425bのレジストマスク438bが形成されていな
い部分を除去する。導電層425bのレジストマスク438bが形成されていない部分を
除去することで、導電層426を形成することができる(図5(D)参照)。
9bと重なる導電層を選択的に除去するため、導電層のエッチングの際に、酸化物半導体
層432、ソース電極層409a、及びドレイン電極層409bも除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
が好ましい。より好ましくは、最終的に作製された薄膜トランジスタの膜厚の薄い領域の
膜厚は5nm以上20nm以下とする。
けられる薄膜トランジスタ420に比べチャネル長Lを短くすることが好ましい。駆動回
路に設けられる薄膜トランジスタ410のチャネル長Lを短くすることで、動作速度を高
速化することができる。駆動回路に設けられる薄膜トランジスタ410のチャネル長Lは
、1μm以上5μm以下とすることが好ましい。また、画素部に設けられる薄膜トランジ
スタ420のチャネル長は、5μm以上20μm以下とすることが好ましい。
432に接する保護絶縁膜となる酸化物絶縁膜416を形成し、第2の加熱処理を行い、
ゲート電極層411と重なるチャネル形成領域413を、i型とし、ゲート電極層421
と重なるチャネル形成領域423をi型とし、ソース電極層415aに重なる高抵抗ドレ
イン領域414aと、ドレイン電極層415bに重なる高抵抗ドレイン領域414bとが
自己整合的に形成され、ソース電極層409aに重なる高抵抗ドレイン領域424aと、
ドレイン電極層409bに重なる高抵抗ドレイン領域424bと、が自己整合的に形成さ
れる。
を形成し、保護絶縁層403上に平坦化絶縁層404を形成し、実施の形態1の図3(C
)と同様に、第5のフォトリソグラフィ工程を行い、レジストマスクを形成し、駆動回路
部における平坦化絶縁層404を除去する。その後、実施の形態1の図3(D)と同様に
、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層404
、保護絶縁層403、及び酸化物絶縁膜416のエッチングにより導電層426に達する
コンタクトホール441を形成する。
ォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を
除去して画素電極層427及び導電層417を形成する(図5(E)参照)。
膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製することができ
、また実施の形態1の作製工程よりマスク数を低減することができる。駆動回路用の薄膜
トランジスタ410は、高抵抗ドレイン領域414a、高抵抗ドレイン領域414b、及
びチャネル形成領域413を含む酸化物半導体層412を含む薄膜トランジスタであり、
画素用の薄膜トランジスタ420は、高抵抗ドレイン領域424a、高抵抗ドレイン領域
424b、及びチャネル形成領域423を含む酸化物半導体層422を含む薄膜トランジ
スタである。薄膜トランジスタ410及び薄膜トランジスタ420は、高電界が印加され
ても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの
耐圧を向上させた構成となっている。
実施の形態1と異なる半導体装置及び半導体装置の作製方法を図6、図38、及び図39
を用いて説明する。図6(B1)、(B2)、(C1)、(C2)には同一基板上に作製
された異なる構造の2つの薄膜トランジスタの断面構造の一例を示す。図6に示す薄膜ト
ランジスタ460及び薄膜トランジスタ470は、ボトムゲート構造の一つである。
1)は図6(A1)の線G1−G2における断面図である。また、図6(C1)は、図6
(A1)の線G3−G4における断面図である。
ート電極層461、第1のゲート絶縁層452a、第2のゲート絶縁層452b、少なく
ともチャネル形成領域463、高抵抗ドレイン領域464a及び高抵抗ドレイン領域46
4bを有する酸化物半導体層462、低抵抗ドレイン領域446a及び低抵抗ドレイン領
域446b、ソース電極層465a、及びドレイン電極層465bを含む。また、薄膜ト
ランジスタ460を覆い、チャネル形成領域463に接する酸化物絶縁膜466が設けら
れている。
形成されている。また、低抵抗ドレイン領域446bの下面に接して高抵抗ドレイン領域
464bが自己整合的に形成されている。また、チャネル形成領域463は、酸化物絶縁
膜466と接し、高抵抗ドレイン領域464a、及び高抵抗ドレイン領域464bよりも
高抵抗の領域(i型領域)とする。
比べて熱的にも安定動作を有せしめる。このように酸化物半導体層よりもキャリア濃度の
高い低抵抗ドレイン領域を意図的に設けることによってオーミック性のコンタクトを形成
する。
ドレイン電極層465bとして金属材料を用いることが好ましい。
おいて、インバータ回路、NAND回路、NOR回路、ラッチ回路といった論理ゲートを
構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、VCOといったアナログ
回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もしく
は負極性のみが印加される。従って、耐圧が要求される一方の高抵抗ドレイン領域464
bの幅をもう一方の高抵抗ドレイン領域464aの幅よりも広く設計してもよい。また、
高抵抗ドレイン領域464a、及び高抵抗ドレイン領域464bがゲート電極層と重なる
幅を広くしてもよい。
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
ト電極層461と電気的に接続し、同電位とすることで、ゲート電極層461と導電層4
67の間に配置された酸化物半導体層462に上下からゲート電圧を印加することができ
る。また、ゲート電極層461と導電層467を異なる電位、例えば固定電位、GND、
0Vとする場合には、TFTの電気特性、例えば、しきい値電圧などを制御することがで
きる。
bまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や
、水素イオンや、OH−などの不純物が侵入することをブロックする。特に、保護絶縁層
453と、第1のゲート絶縁層452aまたは下地となる絶縁膜を窒化珪素膜とすると有
効である。
B2)は図6(A2)の線H1−H2における断面図である。また、図6(C2)は、図
6(A2)の線H3−H4における断面図である。
電極層471、第1のゲート絶縁層452a、第2のゲート絶縁層452b、少なくとも
チャネル形成領域473、高抵抗ドレイン領域474a及び高抵抗ドレイン領域474b
を有する酸化物半導体層472、ソース電極層447a、及びドレイン電極層447bを
含む。また、薄膜トランジスタ470を覆い、酸化物半導体層472の上面及び側面に接
する酸化物絶縁膜466が設けられている。
動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に
反転する。画素電極層に接続するTFTは、一対の電極が交互にソース電極層とドレイン
電極層の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方をソース
電極層と呼び、もう一方をドレイン電極層と呼ぶが、実際には、交流駆動の際に一方の電
極が交互にソース電極層とドレイン電極層として機能する。また、リーク電流の低減を図
るため、画素に配置する薄膜トランジスタ470のゲート電極層の幅を駆動回路の薄膜ト
ランジスタ460のゲート電極層の幅よりも狭くしてもよい。また、リーク電流の低減を
図るため、画素に配置する薄膜トランジスタ470のゲート電極層がソース電極層または
ドレイン電極層と重ならないように設計してもよい。
層とのコンタクトは、導電層476とでとることとしている。ドレイン電極層447b上
に導電層476を設けることにより、コンタクト抵抗を低減することができる。
れている。また、ドレイン電極層447bの下面に接して高抵抗ドレイン領域474bが
自己整合的に形成されている。また、チャネル形成領域473は、酸化物絶縁膜466と
接し、高抵抗ドレイン領域474a、及び高抵抗ドレイン領域474bよりも高抵抗の領
域(i型領域)とする。
成膜後に不純物である水分などを低減する加熱処理(脱水化または脱水素化のための加熱
処理)が行われる。脱水化または脱水素化のための加熱処理及び徐冷させた後、酸化物半
導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減す
ることが、薄膜トランジスタ470の電気特性の向上及び信頼性の向上に繋がる。
下方に形成し、一部重なっている。また、酸化物半導体層462は、ゲート電極層461
と第1のゲート絶縁層452a及び第2のゲート絶縁層452bを介して重なっている。
また、酸化物半導体層472は、ソース電極層447a、及びドレイン電極層447bの
下方に形成し、一部重なっている。また、酸化物半導体層472は、ゲート電極層471
と第1のゲート絶縁層452a及び第2のゲート絶縁層452bを介して重なっている。
る表示装置を実現するためにソース電極層447a、及びドレイン電極層447bは、透
光性を有する導電膜を用いる。また、薄膜トランジスタ420のゲート電極層421も透
光性を有する導電膜を用いる。
の電極層(容量電極層など)や、その他の配線層(容量配線層など)に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第1のゲート
絶縁層452a、第2のゲート絶縁層452b、酸化物絶縁膜466も可視光に対して透
光性を有する膜を用いることが好ましい。
層454が積層されている。
%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が50〜75%であることを指す
。
基板上に薄膜トランジスタ460及び薄膜トランジスタ470の作製工程を説明する。
トリソグラフィ工程によりゲート電極層461、471を形成する。また、画素部にはゲ
ート電極層461、471と同じ材料、同じ第1のフォトリソグラフィ工程により容量配
線を形成する。また、画素部だけでなく駆動回路に容量が必要な場合には、駆動回路にも
容量配線を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジ
ストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。次いで、ゲート電極層461上に第1のゲート絶縁層452a、第2のゲ
ート絶縁膜452bを形成する。
a、第2のゲート絶縁層452bについては、実施の形態1で説明した絶縁表面を有する
基板400、ゲート電極層411、421、第1のゲート絶縁層402a、第2のゲート
絶縁層402bを参照すればよいため、詳細な説明は省略する。
体膜480を形成する(図38(A)参照)。酸化物半導体膜480の形成後に脱水化ま
たは脱水素化のための加熱処理を行っても酸化物半導体膜480を非晶質な状態とするた
め、膜厚を50nm以下と薄くすることが好ましい。酸化物半導体膜480の膜厚を薄く
することで酸化物半導体膜480の形成後に加熱処理した場合に、結晶化してしまうのを
抑制することができる。
プラズマを発生させる逆スパッタを行い、第2のゲート絶縁層452bの表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−
Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O
系、Sn−O系、Zn−O系、In−Sn−O系の酸化物半導体膜を用いる。本実施の形
態では、In−Ga−Zn−O系酸化物半導体ターゲットを用いてスパッタ法により成膜
する。また、酸化物半導体膜480は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰
囲気下、又は希ガス(代表的にはアルゴン)及び酸素雰囲気下においてスパッタ法により
形成することができる。また、スパッタ法を用いる場合、SiO2を2重量%以上10重
量%以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するSiO
x(X>0)を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理
の際に結晶化してしまうのを抑制することができる。
行う第1の加熱処理の温度は、350℃以上基板の歪み点未満、好ましくは400℃以上
とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に
対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体
膜への水や水素の再混入を防ぎ、酸化物半導体膜481を得る(図38(B)参照)。本
実施の形態では、酸化物半導体膜480の脱水化または脱水素化を行う加熱温度Tから、
再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも10
0℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム
、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を行う。
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、4N(99.99%)以上、好
ましくは6N(99.9999%)以上、(即ち不純物濃度を20ppm以下、好ましく
は1ppm以下)とすることが好ましい。
導体膜は、結晶化し、微結晶膜または多結晶膜となる場合もある。
オン、アルゴン等)下、酸素雰囲気において加熱処理(400℃以上基板の歪み点未満)
を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
ク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電膜442の材料とし
ては、酸化物半導体層483よりも抵抗が低く、金属導電層484よりも抵抗が高い材料
を用いることができ、例えば、In−Sn−Zn−O系、In−Al−Zn−O系、Sn
−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−
O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系、I
n−Sn−O系の金属酸化物を適用することができる。また、膜厚は50nm以上300
nm以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、SiO2を2重量%
以上10重量%以下含むターゲットを用いて成膜を行い、酸化物導電膜に結晶化を阻害す
るSiOx(X>0)を含ませてもよい。後の工程で行う脱水化または脱水素化のための
加熱処理の際に結晶化してしまうのを抑制することができる。
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等が
ある。
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜
として単層、または2層構造、または4層以上の積層構造としてもよい。
物導電膜及び金属導電膜を形成した後に、第1の熱処理を行う場合には、酸化物導電膜と
酸化物半導体膜480を積層させた状態で脱水化、脱水素化の熱処理を行う。この熱処理
により、酸化物半導体膜480に酸化シリコンのような結晶化阻害物質が含まれていない
限り、酸化物半導体膜480は結晶化する。酸化物半導体膜480の結晶は下地面に対し
て柱状に成長する。その結果、ソース電極及びドレイン電極を形成するために、酸化物半
導体膜480の上層の金属膜をエッチングする場合、下層の酸化物半導体膜480にアン
ダーカットが形成されるのを防ぐことができる。酸化物導電膜の脱水化・脱水素化の熱処
理によって、酸化物半導体膜480の導電性を向上させることができる。なお、酸化物半
導体膜480のみ酸化物導電膜の熱処理より低温で熱処理しても良い。
ストマスク482a及び482bを形成する。なお、レジストマスク482a及び482
bをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成する
とフォトマスクを使用しないため、製造コストを低減できる。
部を有するレジストマスクである。換言すると、厚さの異なる複数の領域(ここでは、2
つの領域)からなるレジストマスクともいうことができる。レジストマスク482a又は
レジストマスク482bにおいて、厚い領域をレジストマスク482a又はレジストマス
ク482bの凸部と呼び、薄い領域をレジストマスク482a又はレジストマスク482
bの凹部と呼ぶこととする。
レイン電極層が形成される部分には凸部が形成され、ソース電極層及びドレイン電極層に
挟まれ、後のチャネル形成領域となる部分には凹部が形成される。
成することができる。多階調マスクとは、多段階の光量で露光を行うことが可能なマスク
であり、代表的には、露光領域、半露光領域及び未露光領域の3段階の光量で露光を行う
ものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数(代
表的には2種類)の厚さを有するレジストマスクを形成することができる。そのため、多
階調マスクを用いることで、フォトマスクの枚数を削減することができる。
スク482a及びレジストマスク482bを形成することができる。ただし、これに限定
されず、多階調マスクを用いることなくレジストマスク482a及びレジストマスク48
2bを形成してもよい。
化物導電膜、及び酸化物半導体膜481を選択的かつ同時にエッチングを行い、島状の酸
化物半導体層である酸化物半導体層483、485と、酸化物導電層442、475と、
金属導電層484、486を形成する(図38(C)参照)。金属導電層として、チタン
膜、アルミニウム膜及びチタン膜の積層導電膜を用いた場合は、塩素ガスを用いたドライ
エッチング法でエッチングすることが出来る。
スク487a、487bを形成する。レジストマスクを後退(縮小)させるには、酸素プ
ラズマによるアッシング等を行えばよい。レジストマスクを後退(縮小)させることによ
り、金属導電層484及び金属導電層486の一部が露出する。
グすることにより、ソース電極層465a及びドレイン電極層465b、低抵抗ドレイン
領域446a、446b及びソース電極層447a、ドレイン電極層447b、導電層4
90a、490bを形成する(図38(D)参照)。なお、酸化物半導体層483は、ソ
ース電極層465a及びドレイン電極層465bの外縁部から突出した形状となる。同様
に、酸化物半導体層485は、導電層490a及び導電層490bの外縁部から突出した
形状となる。なお、酸化物半導体層483および酸化物半導体層485の突出した部分は
、突出した領域の膜厚が薄くなった形状となることもある。
せたレジストマスク487a及びレジストマスク487bを用いたエッチングにより、酸
化物半導体層483の端部は、低抵抗ドレイン領域446a、446bの端部よりも突出
し、酸化物半導体層485の端部は、ソース電極層447a、ドレイン電極層447bの
端部よりも突出している。なお、酸化物半導体層483の周縁部と、後にチャネル形成領
域となる酸化物半導体層483とは、同じ膜厚を有している。
て、チャネル領域を形成するために金属導電層484、486領域を分割するためのエッ
チング処理を行う。金属導電層484、486のエッチング速度が酸化物導電層442、
475と比較して速いことを利用して酸化物導電層442、475上の金属導電層484
、486を選択的にエッチングする。
ムを含まないものであることが好ましい。そのような酸化物導電層442、475として
、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどを
適用することができる。
5b、導電層490a及び導電層490bをマスクとしてエッチングすることができる。
酸化亜鉛を成分とする酸化物導電層442、475は、例えばレジストの剥離液のような
アルカリ性溶液を用いて容易にエッチングすることができる。
と金属導電膜を積層させて、同一マスクでソース電極層及びドレイン電極層を含む配線パ
ターンをエッチングすることにより、金属導電膜の配線パターンの下に酸化物導電層44
2、475を残存させることができる。
ソグラフィ工程によりレジストマスク491a、491bを形成し、選択的にエッチング
を行って導電層490a及び導電層490bのレジストマスク491bが形成されていな
い部分を除去する。導電層490bのレジストマスク491bが形成されていない部分を
除去することで、導電層476を形成することができる(図38(E)参照)。
7bと重なる導電層を選択的に除去するため、導電層のエッチングの際に、酸化物半導体
層485、ソース電極層447a及びドレイン電極層447bも除去されないようにそれ
ぞれの材料及びエッチング条件を適宜調節する。
される画素電極層477とのコンタクトを、導電層476でとることができる。このよう
に、ドレイン電極層447b上に導電層476を設けることにより、コンタクト抵抗を低
減することができる。
物絶縁膜466を形成する。
物絶縁膜466に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。本実施の形態では、酸化物絶縁膜466として膜厚300nmの酸化珪素膜を、ス
パッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすれば
よく、本実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、
希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアル
ゴン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素タ
ーゲットまたは珪素ターゲットを用いることができる。または、ボロンがドープされた珪
素ターゲットを用いて酸化珪素膜を形成することで、水、または水素に対するバリア性を
高めることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパ
ッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に
接して形成する酸化物絶縁膜466は、水分や、水素イオンや、OH−などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化
珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いる。
50℃以下)を行う(図39(A)参照)。例えば、窒素雰囲気下で250℃、1時間の
第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層483及び酸化物半導
体層485が酸化物絶縁膜466と接した状態で加熱される。
形成した後、250℃以上350℃以下の熱処理をして、ソース領域とドレイン領域の間
の酸化物半導体層485、483の露出部分より、酸化物半導体層485、483中へ酸
素を含侵・拡散を行う。スパッタリング法で酸化珪素膜を作製することで、当該酸化珪素
膜中に過剰な酸素を含ませることができ、その酸素を熱処理により酸化物半導体層485
、483中に含侵・拡散させることができる。酸化物半導体層485、483中への酸素
の含侵・拡散によりチャネル領域を高抵抗化(i型化)を図ることができる。それにより
、ノーマリ・オフとなる薄膜トランジスタを得ることができる。酸化物半導体層485、
483中に含侵・拡散させる熱処理によって、ソース領域とドレイン領域として形成され
た酸化物半導体層485、483を結晶化させ、また導電性を向上させることができる。
て低抵抗化して高抵抗ドレイン領域(LRN領域)に変え、その高抵抗ドレイン領域の一
部を選択的に酸素過剰な状態とする。その結果、ゲート電極層461と重なるチャネル形
成領域463、突出領域456a、456b、及び突出領域457a、457bは、i型
となり、ゲート電極層471と重なるチャネル形成領域473は、i型となり、ソース電
極層465aに重なる高抵抗ドレイン領域464aと、ドレイン電極層465bに重なる
高抵抗ドレイン領域464bとが自己整合的に形成され、ソース電極層447aに重なる
高抵抗ドレイン領域474aと、ドレイン電極層447bに重なる高抵抗ドレイン領域4
74bとが自己整合的に形成される。
において高抵抗ドレイン領域464b(または高抵抗ドレイン領域464a)を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域464bを形成することで、ドレイン電極層465bから高抵抗ドレイ
ン領域464b、チャネル形成領域463にかけて、導電性を段階的に変化させうるよう
な構造とすることができる。そのため、ドレイン電極層465bを、高電源電位VDDを
供給する配線に接続して動作させる場合、ゲート電極層461とドレイン電極層465b
との間に高電界が印加されても高抵抗ドレイン領域464bがバッファとなり局所的な高
電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
において高抵抗ドレイン領域464b(または高抵抗ドレイン領域464a)を形成する
ことにより、駆動回路を形成した際のチャネル形成領域463でのリーク電流の低減を図
ることができる。
において高抵抗ドレイン領域474b(または高抵抗ドレイン領域474a)を形成する
ことにより、画素を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗
ドレイン領域474bを形成することで、ドレイン電極層447bから高抵抗ドレイン領
域474b、チャネル形成領域473にかけて、導電性を段階的に変化させうるような構
造とすることができる。そのため、ドレイン電極層447bを、高電源電位VDDを供給
する配線に接続して動作させる場合、ゲート電極層471とドレイン電極層447bとの
間に高電界が印加されても高抵抗ドレイン領域474bがバッファとなり局所的な高電界
が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
において高抵抗ドレイン領域474b(または高抵抗ドレイン領域474a)を形成する
ことにより、画素を形成した際のチャネル形成領域473でのリーク電流の低減を図るこ
とができる。
層465bとの間に設けることで、低抵抗化を図ることができ、トランジスタの高速動作
をすることができる。
回路(駆動回路)の周波数特性を向上させるために有効である。金属電極(チタン等)と
酸化物半導体層483との接触に比べ、金属電極(チタン等)と酸化物導電層(低抵抗ド
レイン領域446a、446b)との接触は、接触抵抗を下げることができるからである
。また、モリブデンは(例えば、モリブデンとアルミニウムとモリブデンの積層構造)、
酸化物半導体層483との接触抵抗が高くて課題であった。これは、チタンに比べモリブ
デンは酸化しにくいため酸化物半導体層483から酸素を引き抜く作用が弱く、モリブデ
ンと酸化物半導体層483の接触界面がn型化しないためである。しかし、かかる場合で
も、酸化物半導体層483とソース電極層465a(またはドレイン電極層465b)と
の間に酸化物導電層で形成された低抵抗ドレイン領域446a(または、低抵抗ドレイン
領域446b)を介在させることで接触抵抗を低減でき、周辺回路(駆動回路)の周波数
特性を向上させることができる。薄膜トランジスタのチャネル長が、酸化物導電層(低抵
抗ドレイン領域446a、446b)のエッチングの際に決められるため、よりチャネル
長を短くすることができる。
スパッタ法を用いて窒化珪素膜を形成する。RFスパッタ法は、量産性がよいため、保護
絶縁層453の成膜方法として好ましい。保護絶縁層453は、水分や、水素イオンや、
OH−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜
を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなど
を用いる。勿論、保護絶縁層453は透光性を有する絶縁膜である。または、ボロンがド
ープされた珪素ターゲットを用いて酸化珪素膜を形成することで、水、または水素に対す
るバリア性を高めることができる。
bまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面近傍からの水
分や、水素イオンや、OH−などの不純物が侵入することをブロックする。特に、第1の
ゲート絶縁層452aまたは下地となる絶縁膜を窒化珪素膜とすると有効である。即ち、
酸化物半導体層の下面、上面、及び側面を囲むように窒化珪素膜を設けると、表示装置の
信頼性が向上する。
ては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁層454を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)等の方法や、ドクターナイフ、ロールコーター、カーテン
コーター、ナイフコーター等を用いることができる。
構成としてもよい。
ける平坦化絶縁層454を除去する(図39(C)参照)。
スクを形成し、平坦化絶縁層454、保護絶縁層453、及び酸化物絶縁膜466のエッ
チングにより導電層476に達するコンタクトホール494を形成する(図39(D)参
照)。また、ここでのエッチングによりゲート電極層461、471に達するコンタクト
ホールも形成する(図示せず)。また、導電層476に達するコンタクトホールを形成す
るためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインク
ジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
る導電膜の材料としては、酸化インジウム(In2O3)や酸化インジウム酸化スズ合金
(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを用い
て形成する。透光性を有する導電膜の他の材料として、窒素を含ませたAl−Zn−O系
非単結晶膜、即ちAl−Zn−O−N系非単結晶膜や、窒素を含ませたZn−O系非単結
晶膜や、窒素を含ませたSn−Zn−O系非単結晶膜を用いてもよい。なお、Al−Zn
−O−N系非単結晶膜の亜鉛の組成比(原子%)は、47原子%以下とし、非単結晶膜中
のアルミニウムの組成比(原子%)より大きく、非単結晶膜中のアルミニウムの組成比(
原子%)は、非単結晶膜中の窒素の組成比(原子%)より大きい。このような材料のエッ
チング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生し
やすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O
3―ZnO)を用いても良い。
り不要な部分を除去して画素電極層477及び導電層467を形成する(図39(E)参
照)。
膜トランジスタ470をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ460は、高抵抗ドレイン領域464a、高抵抗ドレ
イン領域464b、及びチャネル形成領域463を含む酸化物半導体層483を含む薄膜
トランジスタであり、画素用の薄膜トランジスタ470は、高抵抗ドレイン領域474a
、高抵抗ドレイン領域474b、及びチャネル形成領域473を含む酸化物半導体層48
5を含む薄膜トランジスタである。薄膜トランジスタ460及び薄膜トランジスタ470
は、高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加さ
れず、トランジスタの耐圧を向上させた構成となっている。
と容量電極層とで形成される保持容量も同一基板上に形成することができる。薄膜トラン
ジスタ460と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し
、画素部の周辺に薄膜トランジスタ460を有する駆動回路を配置することによりアクテ
ィブマトリクス型の表示装置を作製するための一方の基板とすることができる。
466に形成されたコンタクトホールを介して容量電極層と電気的に接続する。なお、容
量電極層は、ドレイン電極層447bと同じ材料、同じ工程で形成することができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ460のしきい値電圧の
変化量を低減することができる。また、導電層467は、電位がゲート電極層461と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層467の電位がGND、0V、或いはフローティング状態であってもよい
。
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
70のドレイン電極層447b上に導電層476を設ける構成を説明したが、図42(A
)に示すように、導電層476を設けない構成とすることができる。また、図6(B1)
に示すように駆動回路部の薄膜トランジスタ460を覆う保護絶縁層453上に導電層4
67を設ける構成を説明したが、図42(B)に示すように、保護絶縁層453を設けず
に、酸化物絶縁膜466上に導電層467を設ける構成とすることもできる。
本実施の形態では、第1の加熱処理が実施の形態4と異なる例を図40に示す。図38及
び図39と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同
じ箇所の詳細な説明は省略する。
形成した後、第1のフォトリソグラフィ工程によりゲート電極層461、471を形成す
る。
縁層452bの積層を形成する。次いで、第2のゲート絶縁層452b上に、膜厚2nm
以上200nm以下の酸化物半導体膜480を形成する(図40(A)参照)。なお、こ
こまでの工程は実施の形態4(図38(A)参照)と同様にして行うことができるため、
詳細な説明は省略する。
行う。脱水化または脱水素化を行う第1の加熱処理の温度は、350℃以上基板の歪み点
未満、好ましくは400℃以上とする。ここでは、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体膜480に対して窒素雰囲気下において加熱処理を行った後、
大気に触れることなく、酸化物半導体膜480への水や水素の再混入を防ぎ、酸化物半導
体膜480を酸素欠乏型として低抵抗化、即ちN型化(N−、N+など)させる。その後
、同じ炉に高純度の酸素ガスまたは高純度のN2Oガスを導入して冷却を行う。酸素ガス
またはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置
に導入する酸素ガスまたはN2Oガスの純度を、4N(99.99%)以上、好ましくは
6N(99.9999%)以上、(即ち酸素ガスまたはN2Oガス中の不純物濃度を20
ppm以下、好ましくは1ppm以下)とすることが好ましい。
しくは200℃以上300℃以下の温度で酸素ガス雰囲気下、N2Oガス雰囲気下、また
は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気下での加熱処理を
行ってもよい。
抗化、即ちi型化させ、酸化物半導体膜496を形成する(図40(B)参照)。この結
果、後に形成される薄膜トランジスタの信頼性を高めることができる。
う例を示したが、特に限定されず、第1の加熱処理は、実施の形態4と同様に島状の酸化
物半導体層に加工した後に行うこともできる。
い、不活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化物半導
体層である酸化物半導体層469、479に加工し、その後で200℃以上400℃以下
、好ましくは200℃以上300℃以下の温度で酸素ガス雰囲気下、N2Oガス雰囲気下
、または超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気下、での加
熱処理を行ってもよい。
オン、アルゴン等)下、酸素雰囲気、超乾燥エア(露点が−40℃以下、好ましくは−6
0℃以下)雰囲気において加熱処理(400℃以上基板の歪み点未満)を行い、層内に含
まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
体層である酸化物半導体層469、479に加工する。
と同様に、周辺駆動回路部において、酸化物半導体層469に接する低抵抗ドレイン領域
446a及び446bを形成し、低抵抗ドレイン領域446a及び446bに接し、金属
導電層であるソース電極層465a、ドレイン電極層465b、酸化物半導体層469に
接する酸化物絶縁膜466を形成して、駆動回路用の薄膜トランジスタ492を作製する
。一方、画素部においては、酸化物半導体層479に接し、透光性を有する導電層である
ソース電極層447a及びドレイン電極層447bを形成し、ドレイン電極層447b上
に導電層476を形成し、酸化物半導体層479に接する酸化物絶縁膜466を形成して
、画素用の薄膜トランジスタ493を作製する。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。
層453、及び平坦化絶縁層454を積層して形成する。酸化物絶縁膜466、保護絶縁
層453、及び平坦化絶縁層454にドレイン電極層447bに達するコンタクトホール
を形成し、コンタクトホール及び平坦化絶縁層454上に透光性を有する導電膜を成膜す
る。透光性を有する導電膜を選択的にエッチングして薄膜トランジスタ493と電気的に
接続する画素電極層477、及び導電層467を形成する(図40(C)参照)。
薄膜トランジスタ492及び薄膜トランジスタ493をそれぞれ駆動回路または画素部に
作り分けて作製することができる。駆動回路用の薄膜トランジスタ492は、全体がi型
化した酸化物半導体層469を含む薄膜トランジスタであり、画素用の薄膜トランジスタ
493も、全体がi型化した酸化物半導体層479を含む薄膜トランジスタである。
層と容量電極層とで形成される保持容量も同一基板上に形成することができる。薄膜トラ
ンジスタ493と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成
し、画素部の周辺に薄膜トランジスタ492を有する駆動回路を配置することによりアク
ティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ492のしきい値電圧の
変化量を低減することができる。また、導電層467は、電位がゲート電極層461と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層467の電位がGND、0V、或いはフローティング状態であってもよい
。
本実施の形態では、実施の形態1に示したトランジスタを用いて、アクティブマトリクス
型の液晶表示装置を作製する一例を示す。
タを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート
配線(ゲート配線層ともいう)、ソース配線の端子部も図示して説明する。容量、ゲート
配線、ソース配線の端子部は、実施の形態1に示す作製工程と同じ工程で形成することが
でき、フォトマスク枚数の増加や、工程数の増加することなく作製することができる。ま
た、画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層
は透光性を有する導電膜で形成されており、高い開口率を実現している。また、表示領域
でない部分のソース配線層は、配線抵抗を低抵抗とするため金属配線を用いることができ
る。
タであり、画素電極層227と電気的に接続する薄膜トランジスタ220は、画素部に設
けられる薄膜トランジスタである。
形態1の薄膜トランジスタ410と同じ構造を用いる。
される容量配線層230は、誘電体となる第1のゲート絶縁層202a、第2のゲート絶
縁層202bを介して容量電極層231と重なり、保持容量を形成する。なお、容量電極
層231は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ透光性
を有する材料、及び同じ工程で形成される。従って、薄膜トランジスタ220が透光性を
有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させる
ことができる。
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
227と電気的に接続される。
る例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配
線層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及
び第1のゲート絶縁層及び第2のゲート絶縁層を介して重ねて保持容量を形成してもよい
。
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
じ透光性を有する材料で形成することができる。第1の端子電極232は、ゲート配線に
達するコンタクトホールを介してゲート配線と電気的に接続される。第1の端子電極23
2に達するコンタクトホールを形成する際に、酸化物半導体層上にレジストマスクを形成
してコンタクトホールの開口を行うことで、ゲート絶縁膜と酸化物半導体層の界面の汚染
を防ぐことができる。
良い。その場合には、レジストを剥離した後で熱処理を行い、ゲート絶縁膜表面の脱水化
、脱水素化、脱水酸基化の処理を行うことが好ましい。また、酸化物半導体層に対する脱
水化・脱水素化の熱処理は、酸化物半導体層の成膜後、酸化物半導体層上に酸化物導電層
を積層させた後、ソース電極及びドレイン電極上にパッシベーション膜を形成した後、の
いずれで行っても良い。ゲート配線とソース配線のコンタクトにおいても、ソース配線の
下層に酸化物導電層が形成されていることにより、バッファとなり、厚さ分の直列抵抗の
みであり、また、金属とは絶縁性の酸化物を作らないので好ましい。
の上方に設けられた導電層217と電気的に接続させる構造としてもよい。その場合には
、薄膜トランジスタ220のドレイン電極層上の導電層と、画素電極層227とを電気的
に接続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保
護絶縁層203、酸化物絶縁層216、第2のゲート絶縁層202b、及び第1のゲート
絶縁層202aを選択的にエッチングしてコンタクトホールを形成する。このコンタクト
ホールを介して導電層217と駆動回路に配置される薄膜トランジスタ210のゲート電
極層とを電気的に接続する。
電極層227と同じ透光性を有する材料で形成することができる。第2の端子電極235
は、ソース配線234に達するコンタクトホールを介してソース配線と電気的に接続され
る。ソース配線は金属配線であり、薄膜トランジスタ210のソース電極層と同じ材料、
同じ工程で形成され、同電位である。
ス基板と、対向電極(対向電極層ともいう)が設けられた対向基板との間に液晶層を設け
、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向
電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気
的に接続する第4の端子電極を端子部に設ける。この第4の端子電極は、共通電極を固定
電位、例えばGND、0Vなどに設定するための端子である。第4の端子電極は、画素電
極層227と同じ透光性を有する材料で形成することができる。
形態は、10インチ以下の小型の液晶表示パネルの例であるため、駆動回路の第1の端子
電極232は、薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料を用い
ている。なお、第1の端子電極232は、配線としても機能できる。
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
場合、レジストマスクを形成する工程を省略することができる。
A)と平坦化絶縁層204が存在しない点以外は同じであるため、同じ箇所には同じ符号
を用い、同じ箇所の詳細な説明は省略する。図7(B)では、保護絶縁層203上に接し
て画素電極層227、導電層217、及び第2の端子電極235を形成する。
、容量部は図7(A)、(B)と同様であるため、省略している。図43(A)において
、薄膜トランジスタ410は、駆動回路に設けられる薄膜トランジスタであり、画素電極
層477と電気的に接続する薄膜トランジスタ420は、画素部に設けられる薄膜トラン
ジスタである。また、薄膜トランジスタ410及び薄膜トランジスタ420は、実施の形
態2と同様である。
透光性を有する材料で形成することができる。第1の端子電極468は、ゲート配線に達
するコンタクトホールを介してゲート配線と電気的に接続される。ゲート絶縁膜に第1の
端子電極に達するコンタクトホールを形成した後、酸化物半導体層、酸化物導電層、金属
膜を成膜する。次に、金属膜上にレジストマスクを形成しエッチングを行うことで、酸化
物半導体層478、導電層446c、金属層465cを形成することができる。
ジストを剥離した後で熱処理を行い、ゲート絶縁膜表面の脱水化、脱水素化、脱水酸基化
の処理を行うことが好ましい。また、酸化物半導体層に対する脱水化・脱水素化の熱処理
は、酸化物半導体層の成膜後、酸化物半導体層上に酸化物導電層を積層させた後、ソース
電極及びドレイン電極上にパッシベーション膜を形成した後、のいずれで行っても良い。
ゲート配線とソース配線のコンタクトにおいても、ソース配線の下層に酸化物導電層が形
成されていることにより、バッファとなり、厚さ分の直列抵抗のみであり、また、金属と
は絶縁性の酸化物を作らないので好ましい。
3(A)と平坦化絶縁層454が存在しない点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。図43(B)では、保護絶縁層453上
に接して画素電極層427、導電層417を形成する。
、薄膜トランジスタ410は、駆動回路に設けられる薄膜トランジスタであり、画素電極
層477と電気的に接続する薄膜トランジスタ420は、画素部に設けられる薄膜トラン
ジスタである。
体層と酸化物導電層を成膜したのちに、エッチングを行っているため、図1に示す薄膜ト
ランジスタ410、420と酸化物半導体層と、酸化物導電層の形状が一部異なっている
。
その後に、金属膜を成膜してエッチングを行うことで、ソース電極層及びドレイン電極層
を形成することができる。
体層上にレジストパターンを形成してコンタクトホールの開口を行うことで、ゲート絶縁
膜と酸化物半導体層の界面の汚染を防ぐことができる。ゲート絶縁膜に直接レジストパタ
ーンを形成してコンタクトホールの開口を行っても良い。その場合には、レジストを剥離
した後で熱処理を行い、ゲート絶縁膜表面の脱水化、脱水素化、脱水酸基化の処理を行う
ことが好ましい。酸化物半導体層に対する脱水化・脱水素化の熱処理は、酸化物半導体層
成膜後、酸化物半導体層上に酸化物導電層を積層させた後、ソース電極及びドレイン電極
上にパッシベーション膜を形成した後、のいずれで行っても良い。ゲート配線とソース配
線のコンタクトにおいても、ソース配線の下層に酸化物導電層が形成されていることによ
り、バッファとなり、厚さ分の直列抵抗のみであり、また、金属とは絶縁性の酸化物を作
らないので好ましい。
じ透光性を有する材料で形成することができる。第1の端子電極468は、ゲート配線に
達するコンタクトホールを介してゲート配線と電気的に接続される。第1の端子電極46
8に達するコンタクトホールを形成する際に、酸化物半導体層上にレジストマスクを形成
してコンタクトホールの開口を行うことで、ゲート絶縁膜と酸化物半導体層の界面の汚染
を防ぐことができる。
良い。その場合には、レジストを剥離した後で熱処理を行い、ゲート絶縁膜表面の脱水化
、脱水素化、脱水酸基化の処理を行うことが好ましい。また、酸化物半導体層に対する脱
水化・脱水素化の熱処理は、酸化物半導体層の成膜後、酸化物半導体層上に酸化物導電層
を積層させた後、ソース電極及びドレイン電極上にパッシベーション膜を形成した後、の
いずれで行っても良い。ゲート配線とソース配線のコンタクトにおいても、ソース配線の
下層に酸化物導電層が形成されていることにより、バッファとなり、また、厚さ分の直列
抵抗のみであり、金属とは絶縁性の酸化物を作らないので好ましい。
4(A)と平坦化絶縁層454が存在しない点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。図44(B)では、保護絶縁層453上
に接して画素電極層477、導電層417を形成する。
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
省略する。なお、本実施の形態は実施の形態1乃至4で示したアクティブマトリクス基板
を適用することができる。
ゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形
成するため、実施の形態1に比べ、フォトマスクの数は増える。
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
の金属配線層237を形成する。タングステン膜及び窒化タンタル膜のエッチングにはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第1の
金属配線層236と第2の金属配線層237をテーパー形状とすることで上に接して形成
する透光性を有する導電膜の成膜不良を低減することができる。
ト配線層238、薄膜トランジスタ210のゲート電極層、薄膜トランジスタ220のゲ
ート電極層を形成する。透光性を有する導電膜は、実施の形態1に記載の可視光に対して
透光性を有する導電材料を用いる。
属配線層236または第2の金属配線層237に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237
は第1の金属配線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在
しないほうが、FPCとの良好な接続を行う上で好ましい。
8(A)では、第2の金属配線層237の一部と重なるゲート配線層238を示したが、
第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線層としても
よい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート配線層23
8を低抵抗化するための補助配線と呼ぶことができる。
形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
金属配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として
用いることもできる。
A)と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるた
め、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
第2の金属配線層242が積層されたゲート電極層とする。なお、第1の金属配線層24
1は、第1の金属配線層236と同じ材料、同じ工程で形成することができる。また、第
2の金属配線層242は、第2の金属配線層237と同じ材料、同じ工程で形成すること
ができる。
層241の酸化を防ぐための第2の金属配線層242が窒化金属膜であることが好ましい
。
10インチを超え、60インチ、さらには120インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。
本実施の形態では、保持容量の構成について、実施の形態6と異なる例を図9(A)及び
図9(B)に示す。図9(A)は、図7(A)と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図9
(A)では画素に配置される薄膜トランジスタ220と保持容量の断面構造を示す。
4とし、画素電極層227と、該画素電極層227と重なる容量電極層231とで保持容
量を形成する例である。容量電極層231は、画素に配置される薄膜トランジスタ220
のソース電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トラン
ジスタ220のソース配線層と重ならないようにレイアウトされる。
体として透光性を有する。
7(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
し、容量配線層230と、該容量配線層230と重なる、酸化物半導体層251と容量電
極層231との積層で保持容量を形成する例である。また、酸化物半導体層251上に、
容量電極層231が接して積層されており、保持容量の一方の電極として機能する。なお
、容量電極層231は、薄膜トランジスタ220のソース電極層またはドレイン電極層と
同じ透光性を有する材料、同じ工程で形成する。また、容量配線層230は、薄膜トラン
ジスタ220のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄
膜トランジスタ220のゲート配線層と重ならないようにレイアウトされる。
体として透光性を有する。
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
。また、実施の形態1乃至実施の形態5に示す薄膜トランジスタはnチャネル型TFTで
あるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び第2の走査線駆動回路5303から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板5300はFPC(Flexible Printed Ci
rcuit)等の接続部を介して、タイミング制御回路5305(コントローラ、制御I
Cともいう)に接続されている。
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
て、第1の走査線駆動回路用スタート信号(GSP1)、第1の走査線駆動回路用クロッ
ク信号(GCK1)を供給する。また、タイミング制御回路5305は、第2の走査線駆
動回路5303に対し、一例として、第2の走査線駆動回路用スタート信号(GSP2)
(スタートパルスともいう)、第2の走査線駆動回路用クロック信号(GCK2)を供給
する。信号線駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆
動回路用クロック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号と
もいう)、ラッチ信号(LAT)を供給するものとする。なお、各クロック信号は、周期
のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号(CKB)とと
もに供給されるものであってもよい。なお、第1の走査線駆動回路5302と第2の走査
線駆動回路5303との一方を省略することが可能である。
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板5300に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
ある。図15(A)、図15(B)ではnチャネル型TFTで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
との導通状態(第1端子と第2端子との間の導通)に制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄
膜トランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_k
と信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_k
の電位を信号線S1〜Skに供給する機能を有する。このように、薄膜トランジスタ56
03_1〜5603_kは、各々、スイッチとしての機能を有する。
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
トを参照して説明する。図15(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
至実施の形態5に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ5601が有する全てのトランジスタの極性をNチャネル型、又
はPチャネル型のいずれかの極性のみで構成することができる。
いて図16及び図17を用いて説明する。
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
Nは3以上の自然数)を有している(図16(A)参照)。図16(A)に示すシフトレ
ジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の
配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2
、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信
号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からの
スタートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nの
パルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回
路からの信号(前段信号OUT(n−1)という)(nは2以上の自然数)が入力される
。また第1のパルス出力回路10_1では、2段後段の第3のパルス出力回路10_3か
らの信号が入力される。同様に、2段目以降の第nのパルス出力回路10_nでは、2段
後段の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OUT(n
+2)という)が入力される。従って各段のパルス出力回路からは、後段及び/または二
つ前段のパルス出力回路に入力するための第1の出力信号(OUT(1)(SR)〜OU
T(N)(SR))、別の回路等に入力される第2の出力信号(OUT(1)〜OUT(
N))が出力される。なお、図16(A)に示すように、シフトレジスタの最終段の2つ
の段には、後段信号OUT(n+2)が入力されないため、一例としては、別途第2のス
タートパルスSP2、第3のスタートパルスSP3をそれぞれ入力する構成とすればよい
。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)〜第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う。
第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において、
第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続
され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が
第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第
1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配
線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されて
いる。
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
ランジスタ(TFT:Thin Film Transistorともいう)の他に、上
記実施の形態で説明した4端子の薄膜トランジスタを用いることができる。なお、本明細
書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導
体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上
方のゲート電極とも呼ぶ。
電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル層に酸
化物半導体を用いた薄膜トランジスタでは、しきい値電圧の制御を行うことのできる構成
が好適である。4端子の薄膜トランジスタのしきい値電圧は、上方及び/または下方のゲ
ート電極の電位を制御することにより所望の値に制御することができる。
(C)で説明する。
タ43を有している。また、上述した第1の入力端子21〜第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、低電源電位VSSが供給さ
れる電源線53から、第1のトランジスタ31〜第13のトランジスタ43に信号、また
は電源電位が供給される。ここで、図16(C)における各電源線の電源電位の大小関係
は、第1の電源電位VDDは第2の電源電位VCC以上の電位とし、第2の電源電位VC
Cは第3の電源電位VSSより大きい電位とする。なお、第1のクロック信号(CK1)
〜第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを繰り返す信号で
あるが、HレベルのときVDD、LレベルのときVSSであるとする。なお電源線51の
電位VDDを、電源線52の電位VCCより高くすることにより、動作に影響を与えるこ
となく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジ
スタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第1のトランジ
スタ31〜第13のトランジスタ43のうち、第1のトランジスタ31、第6のトランジ
スタ36乃至第9のトランジスタ39には、4端子の薄膜トランジスタを用いることが好
ましい。第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39
の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート
電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に
入力される制御信号に対する応答が速い(オン電流の立ち上がりが急峻)ことでよりパル
ス出力回路の誤動作を低減することができるトランジスタである。そのため、4端子の薄
膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低
減できるパルス出力回路とすることができる。
され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極(
第1のゲート電極及び第2のゲート電極)が第4の入力端子24に電気的に接続されてい
る。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子が
第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジス
タ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端子が
第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に接続
されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、第
2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は、第
1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲート電
極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4の入
力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源線5
2に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のトラ
ンジスタ34のゲート電極に電気的に接続され、ゲート電極(第1のゲート電極及び第2
のゲート電極)が第5の入力端子25に電気的に接続されている。第7のトランジスタ3
7は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38の
第2端子に電気的に接続され、ゲート電極(第1のゲート電極及び第2のゲート電極)が
第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子が
第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的
に接続され、ゲート電極(第1のゲート電極及び第2のゲート電極)が第2の入力端子2
2に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジス
タ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端子
が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に電
気的に接続され、ゲート電極(第1のゲート電極及び第2のゲート電極)が電源線52に
電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子21
に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極が
第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジスタ4
1は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気
的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトランジス
タ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1端子
が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、
ゲート電極が第7のトランジスタ37のゲート電極(第1のゲート電極及び第2のゲート
電極)に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線53
に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極が
第7のトランジスタ37のゲート電極(第1のゲート電極及び第2のゲート電極)に電気
的に接続されている。
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする。
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することができる。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1
端子、第2端子と表記する場合がある。
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
グチャートについて図17(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2端子
であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして、第
1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。そのため
、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9のト
ランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電位は
上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないようにする
ことができる。つまり、第9のトランジスタ39を設けることにより、第1のトランジス
タ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第1
のトランジスタ31の劣化を抑制することができる。
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減することが利点がある。
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する
電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(第1のゲート電極及び第2のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(第1のゲート電極及び第2
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38のゲート電極(第1のゲート電極及び第2のゲート電極)に第3の入力端子23
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び
第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8の
トランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジ
スタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23
の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲー
ト電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して
2回生じることとなる。一方、図17(A)に示すシフトレジスタを図17(B)の期間
のように、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、
第7のトランジスタ37がオン、第8のトランジスタ38がオフの状態、次いで、第7の
トランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第
2の入力端子22及び第3の入力端子23の電位が低下することで生じるノードBの電位
の低下を、第8のトランジスタ38のゲート電極の電位の低下による一回に低減すること
ができる。そのため、第7のトランジスタ37のゲート電極(第1のゲート電極及び第2
のゲート電極)に第3の入力端子23からクロック信号が供給され、第8のトランジスタ
38のゲート電極(第1のゲート電極及び第2のゲート電極)に第2の入力端子22から
クロック信号が供給される結線関係とすることが好適である。なぜなら、ノードBの電位
の変動回数が低減され、ノイズを低減することが出来るからである。
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)素子、有機EL素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極(画素電極層ともいう)のみが形成された状態であっても良いし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
説明する。図10は、薄膜トランジスタ4010、4011、及び液晶素子4013を、
第1の基板4001及び第2の基板4006との間にシール材4005によって封止した
、パネルの平面図であり、図10(B)は、図10(A1)(A2)のM−Nにおける断
面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図10(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図10(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には保護絶縁層4020、4
021が設けられている。
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4011としては、先の実施の形態で示した薄膜トランジスタ410、449、画素
用の薄膜トランジスタ4010としては、薄膜トランジスタ420、450を用いること
ができる。本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型
薄膜トランジスタである。
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
導電層4040は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、
異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層
4040の電位がGND、0V、或いはフローティング状態であってもよい。
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
5であり、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制
御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極
層4031は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的
に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向
電極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシ
ール材4005に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
フィルター)、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。
に接して絶縁層4041が形成されている。絶縁層4041は実施の形態1で示した酸化
物絶縁膜416と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面
凹凸を低減するため平坦化絶縁膜として機能する絶縁層4021で覆う構成となっている
。ここでは、絶縁層4041として、実施の形態1を用いてスパッタ法により酸化珪素膜
を形成する。
。保護絶縁層4020は実施の形態1で示した保護絶縁層403と同様な材料及び方法で
形成することができるが、ここでは、保護絶縁層4020として、PCVD法により窒化
珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよく、アクリル、
ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シ
ロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いること
ができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層40
21を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ロールコーティング法、カーテンコーティング法、ナイフコ
ーティング法等を用いることができる。絶縁層4021の焼成工程と酸化物半導体層のア
ニールを兼ねることで効率よく半導体装置を作製することが可能となる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
透光性の導電性材料を用いることができる。
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける光の透
過率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の
抵抗率が0.1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
ら形成され、端子電極4016は、薄膜トランジスタ4011のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
て電気的に接続されている。
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
導体装置として液晶表示モジュールを構成する一例を示している。
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liq
uid Crystal)モード、AFLC(AntiFerroelectric L
iquid Crystal)モードなどを用いることができる。
る。
である。
半導体装置の一形態として電子ペーパーの例を示す。
ーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板は必要ない。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1乃至4の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2乃至4で示す薄膜トランジスタも本実施形態の薄膜トランジスタ581と
して適用することもできる。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
タであり、半導体層と接する絶縁膜583に覆われている。薄膜トランジスタ581のソ
ース電極層又はドレイン電極層は第1の電極層587と、絶縁層583、584、585
に形成する開口で接しており電気的に接続している。第1の電極層587と基板596上
に形成された第2の電極層588との間には黒色領域590a及び白色領域590bを有
し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられてお
り、球形粒子589の周囲は樹脂等の充填材595で充填されている。第1の電極層58
7が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588
は、薄膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層58
8と共通電位線とを電気的に接続することができる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備
する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
。
である。
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
す図である。
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
402、発光素子6404及び容量素子6403を有している。スイッチング用トランジ
スタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン
電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他
方)が発光素子駆動用トランジスタ6402のゲートに接続されている。発光素子駆動用
トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され
、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素
電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。
共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
省略することも可能である。発光素子駆動用トランジスタ6402のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
トには、発光素子駆動用トランジスタ6402が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ6402
は線形領域で動作させる。発光素子駆動用トランジスタ6402は線形領域で動作させる
ため、電源線6407の電圧よりも高い電圧を発光素子駆動用トランジスタ6402のゲ
ートにかける。なお、信号線6405には、(電源線電圧+発光素子駆動用トランジスタ
6402のVth)以上の電圧をかける。
らせることで、図12と同じ画素構成を用いることができる。
6404の順方向電圧+発光素子駆動用トランジスタ6402のVth以上の電圧をかけ
る。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ6402が飽和
領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すこと
ができる。発光素子駆動用トランジスタ6402を飽和領域で動作させるため、電源線6
407の電位は、発光素子駆動用トランジスタ6402のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
Tがn型の場合を例に挙げて、画素の断面構造について説明する。図13(A)(B)(
C)の半導体装置に用いられる発光素子駆動用TFTであるTFT7001、7011、
7021は、実施の形態1で示す画素に配置される薄膜トランジスタと同様に作製でき、
酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
れる光が陰極7013側に射出する場合の、画素の断面図を示す。図13(A)では、発
光素子駆動用のTFT7011と接続電極層7030を介して電気的に接続された透光性
を有する導電膜7017上に、発光素子7012の陰極7013が形成されており、陰極
7013上にEL層7014、陽極7015が順に積層されている。なお、導電膜701
7は酸化物絶縁層7031、絶縁層7032、保護絶縁層7035に形成されたコンタク
トホールにおいて接続電極層7030を介して発光素子駆動用のTFT7011のドレイ
ン電極層と電気的に接続されている。
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
膜を用いることができる。
ば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土
類金属、およびこれらを含む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の
希土類金属等が好ましい。図13(A)では、陰極7013の膜厚は、光を透過する程度
(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミニ
ウム膜を、陰極7013として用いる。
て透光性を有する導電膜7017と陰極7013を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁7019は、特に感光性の樹脂材料を用い、陰極7013上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁7019として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
れていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層70
14が複数の層で構成されている場合、陰極7013上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極7013上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
きるが、仕事関数が大きい材料、例えば、ZrN、Ti、W、Ni、Pt、Cr等や、I
TO、IZO、ZnOなどの透明導電性材料が好ましい。また、窒化チタンを含む膜を用
いることが好ましい。また、陽極7015上に遮蔽膜7016を、例えば光を遮光する金
属、光を反射する金属等を用いて形成する。本実施の形態では、陽極7015としてIT
O膜を用い、遮蔽膜7016としてTi膜を用いる。
に相当する。図13(A)に示した素子構造の場合、発光素子7012から発せられる光
は、矢印で示すように陰極7013側に射出する。
り、発光素子7012から発せられる光は、カラーフィルタ層7033を通過し、TFT
7011のゲート電極層やソース電極層を通過して射出させる。TFT7011のゲート
電極層やソース電極層として透光性を有する導電膜を用い、開口率を向上することができ
る。
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
層7035によって覆う。なお、図13(A)ではオーバーコート層7034は薄い膜厚
で図示したが、オーバーコート層7034は、カラーフィルタ層7033に起因する凹凸
を平坦化する機能を有している。
接続電極層7030に達するコンタクトホールは、隔壁7019と重なる位置に配置する
。図13(A)では、接続電極層7030は金属導電膜を用いる例であるため、接続電極
層7030に達するコンタクトホールと、隔壁7019と、導電膜7017とを重ねるレ
イアウトとすることで開口率の向上を図ることができる。
れた透光性を有する導電膜7027上に、発光素子7022の陰極7023が形成されて
おり、陰極7023上にEL層7024、陽極7025が順に積層されている。なお、導
電膜7027は酸化物絶縁層7041、絶縁層7042、保護絶縁層7045に形成され
たコンタクトホールにおいて接続電極層7040を介して駆動用TFT7021のドレイ
ン電極層と電気的に接続されている。
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
膜を用いることができる。
ば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土
類金属、およびこれらを含む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の
希土類金属等が好ましい。本実施の形態では、陰極7023の膜厚は、光を透過する程度
(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミニ
ウム膜を、陰極7023として用いる。
て透光性を有する導電膜7027と陰極7023を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁7029は、特に感光性の樹脂材料を用い、陰極7023上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁7029として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
れていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層70
24が複数の層で構成されている場合、陰極7023上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極7023上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
きるが、仕事関数が大きい材料、例えば、ITO、IZO、ZnOなどの透明導電性材料
が好ましい。本実施の形態では、陽極7026として酸化珪素を含むITO膜を用いる。
に相当する。図13(B)に示した素子構造の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
り、発光素子7022から陰極7023側に発せられる光は、カラーフィルタ層7043
を通過し、駆動用TFT7021のゲート電極層やソース電極層を通過して射出させる。
駆動用TFT7021のゲート電極層やソース電極層として透光性を有する導電膜を用い
ることで、陽極7025側の開口率と陰極7023側の開口率をほぼ同一とすることがで
きる。
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
層7045によって覆う。
接続電極層7040に達するコンタクトホールは、隔壁7029と重なる位置に配置する
。図13(B)では、接続電極層7040は金属導電膜を用いる例であるため、接続電極
層7040に達するコンタクトホールと、隔壁7029と、接続電極層7040とを重ね
るレイアウトとすることで陽極7025側の開口率と陰極7023側の開口率をほぼ同一
とすることができる。
陽極7025側からの光はカラーフィルタ層7043を通過しないため、別途カラーフィ
ルタ層を備えた封止基板を陽極7025上方に設けることが好ましい。
せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図13(C)では、
TFT7001と接続電極層7050を介して電気的に接続された発光素子7002の陰
極7003が形成されており、陰極7003上にEL層7004、陽極7005が順に積
層されている。
ば、具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土
類金属、およびこれらを含む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の
希土類金属等が好ましい。
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁7009は、特に感光性の樹脂材料を用い、陰極7003上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁7009として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
れていても、複数の層が積層されるように構成されていてもどちらでも良い。EL層70
04が複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極700
3は陽極として機能することとなる。
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にMg:A
g合金薄膜とITOとの積層を形成する。
ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含む
インジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜
を用いても良い。
相当する。図13(C)に示した素子構造の場合、発光素子7002から発せられる光は
、矢印で示すように陽極7005側に射出する。
しているが、特に限定されない。
と電気的に接続し、接続電極層は、陰極7003と電気的に接続する。平坦化絶縁層70
53は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材
料を用いることができる。また上記樹脂材料の他に、低誘電率材料(low−k材料)、
シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いるこ
とができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶
縁層7053を形成してもよい。平坦化絶縁層7053の形成法は、特に限定されず、そ
の材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴
吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)などの方法や、ドクタ
ーナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる
。
隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶
縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、特に感光性の樹脂材
料を用い、陰極7003上に開口部を形成し、その開口部の側壁が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。隔壁7009として感光性の樹
脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
02として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、3種類の発光素子だけでなく白色発光素子を加え
た4種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
て、発光素子7002上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
L素子を設けることも可能である。
に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接
続されている構成であってもよい。
適用することができる。液晶表示装置の場合について図45に示す。
電気的に接続された透光性を有する導電膜7067を有し、透光性を有する導電膜706
7は、酸化物絶縁層7061及び保護絶縁層7062に形成されたコンタクトホールにお
いて、接続電極層7060を介して駆動用TFT7071のドレイン電極層と電気的に接
続されている。
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
性導電膜を用いることができる。
ックライトなどから発せられる光は、カラーフィルタ層7063を通過して射出させる。
よって、駆動用TFT7071のゲート電極層やソース電極層として透光性を有する導電
膜を用い、開口率を向上することができる。
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
層7065によって覆われる。なお、図45ではオーバーコート層7064は薄い膜厚で
図示したが、オーバーコート層7064は、カラーフィルタ層7063に起因する凹凸を
平坦化する機能を有している。
、本明細書に開示する技術的思想に基づく各種の変形が可能である。
断面について、図11を用いて説明する。図11(A)は、第1の基板上に形成された薄
膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネル
の平面図であり、図11(B)は、図11(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図11(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4509としては、先の実施の形態で示した薄膜トランジスタ410、460、44
9、492、画素用の薄膜トランジスタ4510としては、薄膜トランジスタ420、4
50、470、493を用いることができる。本実施の形態において、薄膜トランジスタ
4509、4510はnチャネル型薄膜トランジスタである。
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
る薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導
電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異
なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層4
540の電位がGND、0V、或いはフローティング状態であってもよい。
に接して絶縁層4541が形成されている。絶縁層4541は実施の形態1で示した酸化
物絶縁膜416と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面
凹凸を低減するため平坦化絶縁膜として機能する絶縁層4544で覆う構成となっている
。ここでは、絶縁層4541として、実施の形態1を用いてスパッタ法により酸化珪素膜
を形成する。
実施の形態1で示した保護絶縁層403と同様な材料及び方法で形成すればよい。ここで
は、保護絶縁層4543として、PCVD法により窒化珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよい。ここでは、
平坦化絶縁層として、絶縁層4544はアクリルを用いる。
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
して電気的に接続されている。
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図11の構成に限定されない。
ることができる。
である。
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図20に示す。
よび筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、
軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図20では表示部2705)に文章を表示し、左側の表示部
(図20では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケ
ーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成として
もよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
フレーム9700は、筐体9701に表示部9703が組み込まれている。表示部970
3は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム9700
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができ
る。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
22(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図22(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図22(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9
900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限
定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
放送を受信して映像を表示部9303または表示部9307に表示することができる。ま
た、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたま
ま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9
303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
話の一例を示す斜視図である。
体を腕に装着するためのバンド部9204、腕に対するバンド部の固定状態を調節する調
節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されて
いる。
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
23(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図23(B)
に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
ネルなどの映像表示装置を用いる。図23(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
ず、携行できる形状を有しているものであればよい。
本実施の形態では、半導体装置の一形態として、実施の形態1乃至5で示す薄膜トランジ
スタを有する表示装置の例を図24乃至図37を用いて説明する。本実施の形態は、表示
素子として液晶素子を用いた液晶表示装置の例を図24乃至図37を用いて説明する。図
24乃至図37の液晶表示装置に用いられるTFT628、629は、実施の形態1乃至
5で示す薄膜トランジスタを適用することができ、実施の形態1乃至5で示す工程で同様
に作製できる電気特性及び信頼性の高い薄膜トランジスタである。TFT628及びTF
T629は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタである。図24
乃至図37では、薄膜トランジスタの一例として図4に示す薄膜トランジスタを用いる場
合について説明するが、これに限定されるものではない。
。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図24に表している。また、図26は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
に突起644が形成されている。画素電極層624上には配向膜648が形成され、同様
に対向電極層640及び突起644上にも配向膜646が形成されている。基板600と
対向基板601の間に液晶層650が形成されている。
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620、絶縁膜620を覆う絶縁膜621、絶縁膜621を覆う絶縁膜
622をそれぞれ貫通するコンタクトホール623で、配線618と接続する。TFT6
28は実施の形態1乃至5で示す薄膜トランジスタを適宜用いることができる。また、保
持容量部630は、TFT628のゲート配線602と同時に形成した第1の容量配線で
ある容量配線604と、第1のゲート絶縁膜606a、第2のゲート絶縁膜606bと、
配線616、618と同時に形成した第2の容量配線である容量配線617で構成される
。
成されている。
た材料を用いて形成する。画素電極層624にはスリット625を設ける。スリット62
5は液晶の配向を制御するためのものである。
それぞれTFT628、画素電極層624及び保持容量部630と同様に形成することが
できる。TFT628とTFT629は共に配線616と接続している。この液晶表示パ
ネルの画素(ピクセル)は、画素電極層624と画素電極層626により構成されている
。画素電極層624と画素電極層626はサブピクセルである。
材料を用いて形成することが好ましい。対向電極層640上には液晶の配向を制御する突
起644が形成されている。なお、図26に基板600上に形成される画素電極層624
及び画素電極層626を破線で示し、対向電極層640と、画素電極層624及び画素電
極層626が重なり合って配置されている様子を示している。
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
る。
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図28に表している。
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
コンタクトホール623において、配線618でTFT628と接続している。また、画
素電極層626は、絶縁膜620、絶縁膜621及び絶縁膜622をそれぞれ貫通するコ
ンタクトホール627において、配線619でTFT629と接続している。TFT62
8のゲート配線602と、TFT629のゲート配線603には、異なるゲート信号を与
えることができるように分離されている。一方、データ線として機能する配線616は、
TFT628とTFT629で共通に用いられている。TFT628とTFT629は実
施の形態1乃至5で示す薄膜トランジスタを適宜用いることができる。なお、ゲート配線
602、ゲート配線603及び容量配線690上には第1のゲート絶縁膜606a、第2
のゲート絶縁膜606bが形成されている。
離されている。V字型に広がる画素電極層624の外側を囲むように画素電極層626が
形成されている。画素電極層624と画素電極層626に印加する電圧を、TFT628
及びTFT629により異ならせることで、液晶の配向を制御している。この画素構造の
等価回路を図31に示す。TFT628はゲート配線602と接続し、TFT629はゲ
ート配線603と接続している。また、TFT628とTFT629は、共に配線616
と接続している。ゲート配線602とゲート配線603に異なるゲート信号を与えること
で、液晶素子651と液晶素子652の動作を異ならせることができる。すなわち、TF
T628とTFT629の動作を個別に制御することにより、液晶素子651と液晶素子
652の液晶の配向を精密に制御して視野角を広げることができる。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図30に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図30に基板600上に形成される画素電極層624及び画素電極層626を破線
で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配
置されている様子を示している。
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子が形成されている。また、画素電極層626と液晶
層650と対向電極層640が重なり合うことで、第2の液晶素子が形成されている。図
30乃至図33で説明する表示パネルの画素構造は、一画素に第1の液晶素子と第2の液
晶素子が設けられたマルチドメイン構造となっている。
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には着色膜636、平坦化膜637などが形成されている。なお、対向
基板601側に対向電極は設けられていない。また、基板600と対向基板601の間に
、配向膜646及び配向膜646を介して液晶層650が形成されている。
FT628が形成される。容量配線604はTFT628のゲート配線602と同時に形
成することができる。TFT628としては、実施の形態1乃至5で示した薄膜トランジ
スタを適用することができる。電極層607は、実施の形態1乃至5で示す画素電極層4
27と同様の材料を用いることができる。また、電極層607は略画素の形状に区画化し
た形状で形成する。なお、電極層607及び容量配線604上には第1のゲート絶縁膜6
06a、第2のゲート絶縁膜606bが形成される。
絶縁膜606b上に形成される。配線616は液晶表示パネルにおいてビデオ信号をのせ
るデータ線であり一方向に伸びる配線であると同時に、TFT628のソース領域又はド
レイン領域と接続し、ソース及びドレインの一方の電極となる。配線618はソース及び
ドレインの他方の電極となり、画素電極層624と接続する配線である。
が形成される。また、絶縁膜621上には、絶縁膜620及び絶縁膜621に形成される
コンタクトホール623を介して、配線618に接続する画素電極層624が形成される
。画素電極層624は実施の形態1乃至5で示した画素電極と同様の材料を用いて形成す
る。
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
面構造を図32に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は液晶の配向を制御するためのものである。この場合、電界は電極層607と
画素電極層624の間で発生する。電極層607と画素電極層624の間には第1のゲー
ト絶縁膜606a、第2のゲート絶縁膜606bが形成されているが、第1のゲート絶縁
膜606a、第2のゲート絶縁膜606bの厚さは50〜200nmであり、2〜10μ
mである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な方向(水平
方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な
方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも
水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がること
となる。また、電極層607と画素電極層624は共に透光性の電極であるので、開口率
を向上させることができる。
あり、図中に示す切断線V−Wに対応する断面構造を図34に表している。以下の説明で
はこの両図を参照して説明する。
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には着
色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電極
は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜64
8を介して液晶層650が形成されている。
9はTFT628のゲート配線602と同時に形成することができる。また、画素電極層
624は、略画素の形状に区画化した形状で形成する。TFT628としては、実施の形
態1乃至6で示した薄膜トランジスタを適用することができる。
縁膜606b上に形成される。配線616は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、TFT628のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線618は、ソース及び
ドレインの他方の電極となり、画素電極層624と接続する配線である。
形成される。また、絶縁膜621上には、絶縁膜620及び絶縁膜621に形成されるコ
ンタクトホール623において、配線618に接続する画素電極層624が形成される。
画素電極層624は実施の形態1で示した画素電極層427と同様の材料を用いて形成す
る。なお、図35に示すように、画素電極層624は、共通電位線609と同時に形成し
た櫛形の電極と横電界が発生するように形成される。また、画素電極層624の櫛歯の部
分が共通電位線609と同時に形成した櫛形の電極と交互に咬み合うように形成される。
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
される。保持容量は共通電位線609と容量電極層615の間に第1のゲート絶縁膜60
6a、第2のゲート絶縁膜606bを設け、それにより形成している。容量電極層615
と画素電極層624はコンタクトホール623において接続されている。
り、図中に示す切断線K−Lに対応する断面構造を図36に表している。以下の説明では
この両図を参照して説明する。
線618を介してTFT628と接続している。データ線として機能する配線616は、
TFT628と接続している。TFT628は実施の形態1乃至5に示すTFTのいずれ
かを適用することができる。
形成されている。容量配線604はTFT628のゲート配線602と同時に形成するこ
とができる。ゲート配線602及び容量配線604上には第1のゲート絶縁膜606a、
第2のゲート絶縁膜606bが形成される。保持容量は、容量配線604と容量電極層6
15の間に第1のゲート絶縁膜606a、第2のゲート絶縁膜606bを介して形成して
いる。容量電極層615と画素電極層624はコンタクトホール633を介して接続され
ている。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。液晶層650は画素電極層624と対向電極層640の間に配向膜648及び配向
膜646を介して形成されている。
成されている。
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板601
の対向電極層640が形成されている面とは逆の面に、偏光板を貼り合わせておく。
の液晶表示装置は、開口率が高い液晶表示装置である。
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
200 基板
202a 第1のゲート絶縁層
202b 第2のゲート絶縁層
203 保護絶縁層
204 平坦化絶縁層
210 薄膜トランジスタ
216 酸化物絶縁層
217 導電層
220 薄膜トランジスタ
227 画素電極層
230 容量配線層
231 容量電極層
232 端子電極
234 ソース配線
235 端子電極
236 金属配線層
237 金属配線層
238 ゲート配線層
239 酸化物半導体層
240 薄膜トランジスタ
241 金属配線層
242 金属配線層
251 酸化物半導体層
400 基板
402 ゲート絶縁層
402a 第1のゲート絶縁層
402b 第2のゲート絶縁層
403 保護絶縁層
404 平坦化絶縁層
406 酸化物導電層
407 酸化物絶縁膜
408a 低抵抗ドレイン領域
408b 低抵抗ドレイン領域
409a ソース電極層
409b ドレイン電極層
410 薄膜トランジスタ
411 ゲート電極層
412 酸化物半導体層
413 チャネル形成領域
414a 高抵抗ドレイン領域
414b 高抵抗ドレイン領域
415a ソース電極層
415b ドレイン電極層
416 酸化物絶縁膜
417 導電層
420 薄膜トランジスタ
421 ゲート電極層
422 酸化物半導体層
423 チャネル形成領域
424a 高抵抗ドレイン領域
424b 高抵抗ドレイン領域
425a 導電層
425b 導電層
426 導電層
427 画素電極層
430 酸化物半導体膜
431 酸化物半導体層
432 酸化物半導体層
433a レジストマスク
433b レジストマスク
434 導電層
436a レジストマスク
436b レジストマスク
438a レジストマスク
438b レジストマスク
441 コンタクトホール
442 酸化物導電層
443 酸化物半導体層
444 酸化物半導体膜
445a レジストマスク
445b レジストマスク
446a 低抵抗ドレイン領域
446b 低抵抗ドレイン領域
446c 導電層
447a ソース電極層
447b ドレイン電極層
448 画素電極層
449 薄膜トランジスタ
450 薄膜トランジスタ
451 基板
452a 第1のゲート絶縁層
452b 第2のゲート絶縁層
453 保護絶縁層
454 平坦化絶縁層
455 酸化物半導体層
456a 突出領域
456b 突出領域
457a 突出領域
467b 突出領域
460 薄膜トランジスタ
461 ゲート電極層
462 酸化物半導体層
463 チャネル形成領域
464a 高抵抗ドレイン領域
464b 高抵抗ドレイン領域
464c 金属層
465a ソース電極層
465b ドレイン電極層
465c 酸化物導電層
466 酸化物絶縁膜
467 導電層
468 端子電極
469 酸化物半導体層
470 薄膜トランジスタ
471 ゲート電極層
472 酸化物半導体層
473 チャネル形成領域
474a 高抵抗ドレイン領域
474b 高抵抗ドレイン領域
476 導電層
477 画素電極層
478 酸化物半導体層
479 酸化物半導体層
480 酸化物半導体膜
481 酸化物半導体膜
482a レジストマスク
482b レジストマスク
483 酸化物半導体層
484 金属導電層
485 酸化物半導体層
486 金属導電層
487a レジストマスク
487b レジストマスク
490a 導電層
490b 導電層
491a レジストマスク
491b レジストマスク
492 薄膜トランジスタ
493 薄膜トランジスタ
494 コンタクトホール
496 酸化物半導体膜
497 酸化物半導体層
498 酸化物半導体層
580 基板
581 薄膜トランジスタ
583 絶縁膜
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 基板
600 基板
601 対向基板
602 ゲート配線
603 ゲート配線
604 容量配線
605 容量配線
606a ゲート絶縁膜
606b ゲート絶縁膜
607 電極層
609 共通電位線
615 容量電極層
616 配線
617 容量配線
618 配線
619 配線
620 絶縁膜
621 絶縁膜
622 絶縁膜
623 コンタクトホール
624 画素電極層
625 スリット
626 画素電極層
627 コンタクトホール
628 TFT
629 TFT
630 保持容量部
631 保持容量部
633 コンタクトホール
636 着色膜
637 平坦化膜
640 対向電極層
641 スリット
644 突起
646 配向膜
648 配向膜
650 液晶層
651 液晶素子
652 液晶素子
690 容量配線
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 保護絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4035 スペーサ
4040 導電層
4041 絶縁層
4501 基板
4502 画素部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4518b FPC
4519 異方性導電膜
4520 隔壁
4540 導電層
4541 絶縁層
4543 保護絶縁層
4543 絶縁層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 薄膜トランジスタ
5604 配線
5605 配線
6400 画素
6401 スイッチング用トランジスタ
6402 発光素子駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 TFT
7002 発光素子
7003 陰極
7004 EL層
7005 陽極
7008 陰極
7009 隔壁
7011 TFT
7012 発光素子
7013 陰極
7014 EL層
7015 陽極
7016 遮蔽膜
7017 導電膜
7019 隔壁
7021 駆動用TFT
7022 発光素子
7023 陰極
7024 EL層
7025 陽極
7026 陽極
7027 導電膜
7029 隔壁
7030 接続電極層
7031 酸化物絶縁層
7032 絶縁層
7033 カラーフィルタ層
7034 オーバーコート層
7035 保護絶縁層
7040 接続電極層
7041 酸化物絶縁層
7042 絶縁層
7043 カラーフィルタ層
7044 オーバーコート層
7045 保護絶縁層
7050 接続電極層
7051 酸化物絶縁層
7052 保護絶縁層
7053 平坦化絶縁層
7055 絶縁層
7061 酸化物絶縁層
7062 保護絶縁層
7063 カラーフィルタ層
7067 導電膜
7071 駆動用TFT
7073 カラーフィルタ層
7074 オーバーコート層
7075 保護絶縁層
9201 表示部
9202 表示ボタン
9203 操作スイッチ
9204 バンド部
9205 調節部
9206 カメラ部
9207 スピーカ
9208 マイク
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
Claims (4)
- 画素部と、駆動回路部と、容量部と、を有し、
前記画素部は、
第1のゲート電極層と、
前記第1のゲート電極層上のゲート絶縁層と、
前記ゲート絶縁層を介して、前記第1のゲート電極層と重なる領域を有する第1の酸化物半導体層と、
前記第1の酸化物半導体層上に接する領域を有する、第1のソース電極層又は第1のドレイン電極層と、
前記第1のソース電極層上又は前記第1のドレイン電極層上の、無機絶縁層と、
前記無機絶縁層上の有機絶縁層と、
前記有機絶縁層上の画素電極と、を有し、
前記画素電極は、スリットを有し、
前記駆動回路部は、
第2のゲート電極層と、
前記第2のゲート電極層上の前記ゲート絶縁層と、
前記ゲート絶縁層を介して、前記第2のゲート電極層と重なる領域を有する第2の酸化物半導体層と、
前記第2の酸化物半導体層上に接する領域を有する、第2のソース電極層又は第2のドレイン電極層と、
前記第2のソース電極層上又は前記第2のドレイン電極層上の、前記無機絶縁層と、
前記無機絶縁層上の第1の導電層と、を有し、
前記容量部は、
第2の導電層と、
前記画素電極と、
前記第2の導電層と前記画素電極との間に設けられた前記無機絶縁層と、を有し、
前記第1の導電層は、前記画素電極と同じ材料を有し、
前記第2の導電層は、透光性を有し、
前記有機絶縁層は、前記第2のゲート電極層、前記第2の酸化物半導体層および前記第1の導電層と重ならないことを特徴とする半導体装置。 - 請求項1において、
前記第1のソース電極層上又は前記第1のドレイン電極層上の、第3の導電層を有し、
前記画素電極は、前記第3の導電層を介して、前記第1のソース電極層又は前記第1のドレイン電極層と電気的に接続されることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記第1の導電層は、前記第2の酸化物半導体層と重なる領域を有する領域を有することを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記第1の導電層は、フローティング状態であることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009185315 | 2009-08-07 | ||
JP2009185315 | 2009-08-07 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017131753A Division JP6392942B2 (ja) | 2009-08-07 | 2017-07-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019182587A Division JP2020036019A (ja) | 2009-08-07 | 2019-10-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019033261A JP2019033261A (ja) | 2019-02-28 |
JP6600055B2 true JP6600055B2 (ja) | 2019-10-30 |
Family
ID=43534147
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010174109A Expired - Fee Related JP5721361B2 (ja) | 2009-08-07 | 2010-08-03 | 半導体装置の作製方法 |
JP2015061012A Withdrawn JP2015173265A (ja) | 2009-08-07 | 2015-03-24 | 半導体装置 |
JP2017131753A Expired - Fee Related JP6392942B2 (ja) | 2009-08-07 | 2017-07-05 | 半導体装置 |
JP2018155908A Expired - Fee Related JP6600055B2 (ja) | 2009-08-07 | 2018-08-23 | 半導体装置 |
JP2019182587A Withdrawn JP2020036019A (ja) | 2009-08-07 | 2019-10-03 | 半導体装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010174109A Expired - Fee Related JP5721361B2 (ja) | 2009-08-07 | 2010-08-03 | 半導体装置の作製方法 |
JP2015061012A Withdrawn JP2015173265A (ja) | 2009-08-07 | 2015-03-24 | 半導体装置 |
JP2017131753A Expired - Fee Related JP6392942B2 (ja) | 2009-08-07 | 2017-07-05 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019182587A Withdrawn JP2020036019A (ja) | 2009-08-07 | 2019-10-03 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8912541B2 (ja) |
JP (5) | JP5721361B2 (ja) |
KR (1) | KR101760241B1 (ja) |
CN (1) | CN101997005B (ja) |
TW (1) | TWI596741B (ja) |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI415283B (zh) * | 2009-02-18 | 2013-11-11 | Au Optronics Corp | X射線感測器及其製作方法 |
JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
EP2284891B1 (en) | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
WO2011027701A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011027702A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011027656A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
KR102111264B1 (ko) * | 2009-09-16 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
KR101693544B1 (ko) | 2009-09-24 | 2017-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
WO2011043164A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
KR101818265B1 (ko) * | 2009-11-06 | 2018-01-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102066532B1 (ko) * | 2009-11-06 | 2020-01-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102183102B1 (ko) | 2009-11-27 | 2020-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
KR102115344B1 (ko) | 2010-08-27 | 2020-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
US8803143B2 (en) * | 2010-10-20 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including buffer layers with high resistivity |
KR102138213B1 (ko) | 2010-11-24 | 2020-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유기 광 디바이스 및 유기 광 디바이스의 보호 부재 |
KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101486180B1 (ko) * | 2011-02-07 | 2015-01-23 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치 |
US9646829B2 (en) * | 2011-03-04 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8841664B2 (en) * | 2011-03-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9219159B2 (en) | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
TWI545652B (zh) | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US9012904B2 (en) * | 2011-03-25 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN102655165B (zh) | 2011-03-28 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
US9082860B2 (en) * | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9012905B2 (en) * | 2011-04-08 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same |
US9331206B2 (en) | 2011-04-22 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
TW202414842A (zh) | 2011-05-05 | 2024-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP6006975B2 (ja) * | 2011-05-19 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP6005401B2 (ja) | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20130007006A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
CN102915968A (zh) * | 2011-08-01 | 2013-02-06 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN103843145B (zh) | 2011-09-29 | 2017-03-29 | 株式会社半导体能源研究所 | 半导体装置 |
JP2013093565A (ja) * | 2011-10-07 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR20130040706A (ko) | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
DE112012007290B3 (de) | 2011-10-14 | 2017-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
KR102072244B1 (ko) * | 2011-11-30 | 2020-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP2015043112A (ja) * | 2011-12-21 | 2015-03-05 | シャープ株式会社 | タッチパネルおよびタッチパネル付き表示装置 |
JP2015166889A (ja) * | 2012-07-02 | 2015-09-24 | シャープ株式会社 | タッチパネルおよびタッチパネル付き表示装置 |
JP2014199899A (ja) * | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8937307B2 (en) * | 2012-08-10 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI575663B (zh) * | 2012-08-31 | 2017-03-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR101968929B1 (ko) * | 2012-09-11 | 2019-04-16 | 삼성디스플레이 주식회사 | 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널 |
KR102679509B1 (ko) * | 2012-09-13 | 2024-07-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2014089444A (ja) * | 2012-10-05 | 2014-05-15 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
TWI607510B (zh) * | 2012-12-28 | 2017-12-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
KR102000738B1 (ko) | 2013-01-28 | 2019-07-23 | 삼성디스플레이 주식회사 | 정전기 방지 회로 및 이를 포함하는 표시 장치 |
US10566455B2 (en) | 2013-03-28 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI802017B (zh) * | 2013-05-16 | 2023-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP2015195327A (ja) * | 2013-06-05 | 2015-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6475424B2 (ja) * | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6400961B2 (ja) * | 2013-07-12 | 2018-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
DE112014005486T5 (de) * | 2013-12-02 | 2016-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
US9349751B2 (en) | 2013-12-12 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9397149B2 (en) * | 2013-12-27 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN103777395A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
TWI546850B (zh) * | 2014-11-14 | 2016-08-21 | 群創光電股份有限公司 | 顯示面板之製備方法 |
US9964799B2 (en) * | 2015-03-17 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
CN104934444B (zh) * | 2015-05-11 | 2018-01-02 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板结构及其制作方法 |
US9576984B1 (en) * | 2016-01-14 | 2017-02-21 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel and conducting structure |
CN105742293A (zh) * | 2016-03-01 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
SG10201701689UA (en) | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
US10333004B2 (en) * | 2016-03-18 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor wafer, module and electronic device |
TWI602306B (zh) * | 2016-07-05 | 2017-10-11 | Innolux Corp | 陣列基板結構與顯示裝置 |
CN107689391B (zh) * | 2016-08-04 | 2020-09-08 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管基板及其制备方法 |
US10244230B2 (en) | 2017-03-01 | 2019-03-26 | Avalon Holographics Inc. | Directional pixel for multiple view display |
CN107393934B (zh) | 2017-08-14 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN107507841B (zh) * | 2017-09-22 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
US11513405B2 (en) | 2018-04-26 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
CN110554544B (zh) * | 2018-06-01 | 2023-04-14 | 山力科技有限公司 | 微开关电子书写板 |
JP2020053475A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及び表示装置 |
CN110515252B (zh) * | 2019-08-30 | 2024-02-20 | 京东方科技集团股份有限公司 | 电子纸像素单元、以及电子纸像素单元制备方法 |
US20210193049A1 (en) * | 2019-12-23 | 2021-06-24 | Apple Inc. | Electronic Display with In-Pixel Compensation and Oxide Drive Transistors |
WO2023100022A1 (ja) * | 2021-11-30 | 2023-06-08 | 株式会社半導体エネルギー研究所 | 表示装置、及び表示装置の作製方法 |
Family Cites Families (160)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JP2714016B2 (ja) * | 1988-08-05 | 1998-02-16 | 株式会社東芝 | 表示装置 |
JPH02252269A (ja) * | 1989-03-27 | 1990-10-11 | Seiko Epson Corp | 半導体装置 |
JPH05326953A (ja) * | 1991-04-26 | 1993-12-10 | Tonen Corp | アクティブマトリックス型画像表示パネルの製造方法 |
JP2776083B2 (ja) * | 1991-08-23 | 1998-07-16 | 日本電気株式会社 | 液晶表示装置およびその製造方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP4300435B2 (ja) * | 1998-08-18 | 2009-07-22 | ソニー株式会社 | 電気光学装置の製造方法、及び電気光学装置用の駆動基板の製造方法 |
US6261881B1 (en) * | 1998-08-21 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same |
JP3692795B2 (ja) * | 1998-08-25 | 2005-09-07 | カシオ計算機株式会社 | 表示装置 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4253826B2 (ja) * | 1999-09-07 | 2009-04-15 | カシオ計算機株式会社 | 画像読取装置 |
JP3581073B2 (ja) * | 2000-03-07 | 2004-10-27 | シャープ株式会社 | イメージセンサおよびその製造方法 |
JP2001284592A (ja) | 2000-03-29 | 2001-10-12 | Sony Corp | 薄膜半導体装置及びその駆動方法 |
JP2001324725A (ja) | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003029293A (ja) | 2001-07-13 | 2003-01-29 | Minolta Co Ltd | 積層型表示装置及びその製造方法 |
KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
JP2003037268A (ja) | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4974425B2 (ja) * | 2001-09-10 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4634673B2 (ja) * | 2001-09-26 | 2011-02-16 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
JP4723787B2 (ja) * | 2002-07-09 | 2011-07-13 | シャープ株式会社 | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
JP4183990B2 (ja) * | 2002-07-11 | 2008-11-19 | シャープ株式会社 | 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060191092A1 (en) * | 2005-02-28 | 2006-08-31 | O'reilly Donna M | Multi-purpose mitt |
JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
JP2006245031A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US7151276B2 (en) * | 2005-03-09 | 2006-12-19 | 3M Innovative Properties Company | Semiconductors containing perfluoroether acyl oligothiophene compounds |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
US20070002199A1 (en) | 2005-06-30 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
KR100729043B1 (ko) | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP5129473B2 (ja) | 2005-11-15 | 2013-01-30 | 富士フイルム株式会社 | 放射線検出器 |
US7745798B2 (en) | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP5250929B2 (ja) | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
KR100732849B1 (ko) | 2005-12-21 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
JP5060738B2 (ja) | 2006-04-28 | 2012-10-31 | 株式会社ジャパンディスプレイイースト | 画像表示装置 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP4277874B2 (ja) | 2006-05-23 | 2009-06-10 | エプソンイメージングデバイス株式会社 | 電気光学装置の製造方法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
TWI312580B (en) * | 2006-09-04 | 2009-07-21 | Taiwan Tft Lcd Associatio | A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5216204B2 (ja) * | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US20080157081A1 (en) | 2006-12-28 | 2008-07-03 | Samsung Electronics Co., Ltd. | Organic light emitting device and method for manufacturing the same |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
WO2008105347A1 (en) | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP2008258579A (ja) * | 2007-03-09 | 2008-10-23 | Seiko Epson Corp | 薄膜トランジスタおよび表示装置 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5244331B2 (ja) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
KR101338021B1 (ko) * | 2007-04-04 | 2013-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 |
WO2008126879A1 (en) | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
JP5197058B2 (ja) | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP2009194351A (ja) | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
JP5143514B2 (ja) | 2007-09-21 | 2013-02-13 | 株式会社ジャパンディスプレイウェスト | 表示装置及び表示装置の製造方法 |
JP4506810B2 (ja) * | 2007-10-19 | 2010-07-21 | ソニー株式会社 | 表示装置 |
WO2009051050A1 (en) * | 2007-10-19 | 2009-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving thereof |
JP5377940B2 (ja) | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
CN101911303B (zh) | 2007-12-25 | 2013-03-27 | 出光兴产株式会社 | 氧化物半导体场效应晶体管及其制造方法 |
JP5540517B2 (ja) | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
JP2009211009A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
JP2009265271A (ja) | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | 電気光学表示装置 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
EP2146379B1 (en) * | 2008-07-14 | 2015-01-28 | Samsung Electronics Co., Ltd. | Transistor comprising ZnO based channel layer |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR102181301B1 (ko) | 2009-07-18 | 2020-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
WO2011010545A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI528527B (zh) | 2009-08-07 | 2016-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
-
2010
- 2010-07-30 TW TW099125455A patent/TWI596741B/zh not_active IP Right Cessation
- 2010-08-02 US US12/848,397 patent/US8912541B2/en active Active
- 2010-08-02 KR KR1020100074598A patent/KR101760241B1/ko active IP Right Grant
- 2010-08-03 JP JP2010174109A patent/JP5721361B2/ja not_active Expired - Fee Related
- 2010-08-06 CN CN201010248853.9A patent/CN101997005B/zh not_active Expired - Fee Related
-
2015
- 2015-03-24 JP JP2015061012A patent/JP2015173265A/ja not_active Withdrawn
-
2017
- 2017-07-05 JP JP2017131753A patent/JP6392942B2/ja not_active Expired - Fee Related
-
2018
- 2018-08-23 JP JP2018155908A patent/JP6600055B2/ja not_active Expired - Fee Related
-
2019
- 2019-10-03 JP JP2019182587A patent/JP2020036019A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP6392942B2 (ja) | 2018-09-19 |
JP2011054946A (ja) | 2011-03-17 |
US20110031497A1 (en) | 2011-02-10 |
JP2020036019A (ja) | 2020-03-05 |
KR20110015374A (ko) | 2011-02-15 |
JP2019033261A (ja) | 2019-02-28 |
US8912541B2 (en) | 2014-12-16 |
TW201117356A (en) | 2011-05-16 |
JP2015173265A (ja) | 2015-10-01 |
JP5721361B2 (ja) | 2015-05-20 |
TWI596741B (zh) | 2017-08-21 |
JP2017208558A (ja) | 2017-11-24 |
CN101997005B (zh) | 2015-11-25 |
CN101997005A (zh) | 2011-03-30 |
KR101760241B1 (ko) | 2017-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6600055B2 (ja) | 半導体装置 | |
JP6619907B1 (ja) | 表示装置 | |
JP6339151B2 (ja) | 表示装置 | |
JP6386623B2 (ja) | 半導体装置の作製方法及び液晶表示装置の作製方法 | |
JP6267748B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6600055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |