KR101999625B1 - 팬-아웃 반도체 패키지 - Google Patents
팬-아웃 반도체 패키지 Download PDFInfo
- Publication number
- KR101999625B1 KR101999625B1 KR1020160107713A KR20160107713A KR101999625B1 KR 101999625 B1 KR101999625 B1 KR 101999625B1 KR 1020160107713 A KR1020160107713 A KR 1020160107713A KR 20160107713 A KR20160107713 A KR 20160107713A KR 101999625 B1 KR101999625 B1 KR 101999625B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- fan
- semiconductor package
- semiconductor chip
- sealing material
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 292
- 239000003566 sealing material Substances 0.000 claims abstract description 114
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 113
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims description 97
- 239000011347 resin Substances 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 73
- 239000011256 inorganic filler Substances 0.000 claims description 58
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 58
- 238000002161 passivation Methods 0.000 claims description 36
- 239000011162 core material Substances 0.000 claims description 27
- 238000011049 filling Methods 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 344
- 239000010408 film Substances 0.000 description 53
- 239000000463 material Substances 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 21
- 229920001187 thermosetting polymer Polymers 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 15
- 238000007747 plating Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000001723 curing Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000002313 adhesive film Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000004744 fabric Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 239000011135 tin Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000032798 delamination Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000011133 lead Substances 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000002335 surface treatment layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010987 cubic zirconia Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- -1 such as a prepreg Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000001029 thermal curing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 개시는 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 상기 반도체칩의 활성면 상에 배치된 연결부재, 및 상기 봉합재 상에 배치된 보강층을 포함하며, 상기 2연결부재는 상기 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는, 팬-아웃 반도체 패키지에 관한 것이다.
Description
본 개시는 반도체 패키지, 예를 들면, 접속단자를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
본 개시의 여러 목적 중 하나는 워피지 문제를 효과적으로 해결할 수 있는 새로운 구조의 팬-아웃 반도체 패키지를 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 반도체칩을 봉합하는 봉합재 상에 패키지의 휨을 제어할 수 있는 보강층을 부착하는 것이다.
예를 들면, 본 개시에 따른 팬-아웃 반도체 패키지는 관통홀을 갖는 제1연결부재, 상기제1연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면 및 상기활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 상기제1연결부재 및 상기반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 상기제1연결부재 및 상기반도체칩의 활성면 상에 배치된 제2연결부재, 및 상기봉합재 상에 배치된 보강층을 포함하며, 상기제1연결부재 및 상기제2연결부재는 각각 상기반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 워피지 문제를 효과적으로 해결할 수 있는 팬-아웃 반도체 패키지를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 8의 팬-아웃 반도체 패키지의 개략적인 I-I' 절단 평면도다.
도 11은 도 8의 팬-아웃 반도체 패키지의 제1연결부재에 형성된 비아의 다양한 모습을 개략적으로 나타낸 단면도다.
도 12 내지 도 16은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 21은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 22는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 24는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 25는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 26은 팬-아웃 반도체 패키지에 워피지가 발생한 경우를 대략 도시한다.
도 27은 팬-아웃 반도체 패키지의 워피지를 개선한 경우를 대략 도시한다.
도 28은 도 27에서 발생하는 부가적인 문제들을 개략적으로 도시한다.
도 29는 팬-아웃 반도체 패키지의 워피지 개선 효과를 비교하여 도시한다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 8의 팬-아웃 반도체 패키지의 개략적인 I-I' 절단 평면도다.
도 11은 도 8의 팬-아웃 반도체 패키지의 제1연결부재에 형성된 비아의 다양한 모습을 개략적으로 나타낸 단면도다.
도 12 내지 도 16은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 21은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 22는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 24는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 25는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 26은 팬-아웃 반도체 패키지에 워피지가 발생한 경우를 대략 도시한다.
도 27은 팬-아웃 반도체 패키지의 워피지를 개선한 경우를 대략 도시한다.
도 28은 도 27에서 발생하는 부가적인 문제들을 개략적으로 도시한다.
도 29는 팬-아웃 반도체 패키지의 워피지 개선 효과를 비교하여 도시한다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 재배선층 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 워피지 문제를 효과적으로 해결할 수 있는 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 8의 팬-아웃 반도체 패키지의 개략적인 I-I' 절단 평면도다.
도 11은 도 8의 팬-아웃 반도체 패키지의 제1연결부재에 형성된 비아의 다양한 모습을 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 제1연결부재(110) 및 반도체칩(120)의 비활성면의 적어도 일부를 봉합하는 봉합재(130), 제1연결부재(110), 반도체칩(120)의 활성면 상에 배치된 제2연결부재(140), 봉합재(130) 상에 배치된 보강층(181), 보강층(181) 상애 배치된 수지층(182), 및 수지층(182)과 보강층(181)과 봉합재(130)를 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시키는 개구부(182H)를 포함한다. 부가적으로, 일례에 따른 팬-아웃 반도체 패키지(100A)는 제2연결부재(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부(150H) 상에 배치된 언더범프금속층(160) 및 언더범프금속층(160) 상에 배치된 접속단자(170)를 포함한다. 보강층(181)은 봉합재(130) 보다 엘라스틱 모듈러스(Elastic Modulus)가 클 수 있으며, 봉합재(130) 보다 열팽창계수(Coefficient of Thermal Expansion)가 작을 수 있다.
한편, 도 26에 도시한 바와 같이, 제1연결부재(510), 반도체칩(520) 등을 봉합하는 봉합재(530) 형성을 위하여 이들을 단단히 고정할 수 있는 열경화성 수지필름을 사용할 수 있다. 구체적으로, 제1연결부재(510)와 반도체칩(520)의 사이의 관통홀(510H) 공간에 수지를 완전히 충진하고, 밀착력을 높이기 위하여, 통상 수지 흐름성이 좋은, 높은 열팽창계수를 갖는 열경화성 수지필름을 봉합재(530) 형성을 위하여 사용할 수 있다. 다만, 이러한 열경화성 수지필름은 수지의 열경화 수축이 커서, 경화 후 패키지에 워피지(W1)가 심하게 발생할 수 있다. 따라서, 이후 반도체칩(520)의 활성면 상에 미세 회로 패턴을 형성하는 것이 어려울 수 있다.
한편, 도 27에 도시한 바와 같이, 이를 개선하기 위하여, 봉합재(540) 형성을 위하여 열팽창계수가 낮은 열경화성 수지필름을 사용하는 것을 고려해볼 수 있으며, 이 경우 열팽창계수가 높은 열경화성 수지필름을 사용하는 경우 대비 워피지(W2)가 개선될 수 있다. 다만, 도 28에서 볼 수 있듯이, 통상 열팽창계수를 낮추기 위하여 무기필러 함량을 증가시키게 되는바, 수지 흐름성 저하로 미세한 공간을 충분히 충진하지 못하여 보이드(Void) 등이 발생할 수 있다. 또한, 밀착력 저하로 딜라미네이션(Delamination) 등이 발생할 수 있다.
반면, 일례에 따른 팬-아웃 반도체 패키지(100A)와 같이 엘라스틱 모듈러스가 상대적으로 크거나, 또는 열팽창계수가 상대적으로 작은 보강층(181)을 도입하는 경우, 봉합재(130)로 사용되는 물질, 예를 들면, 열경화성 수지필름의 경화 수축을 보강층(181)이 잡아주어, 경화 후 워피지 발생이 최소화될 수 있다. 따라서, 봉합재(130)로 높은 열팽창계수를 갖는 물질을 사용하여도 무방하며, 그 결과 보이드(Void) 문제나 딜라미네이션(Delamination) 문제 등도 발생하지 않는다.
한편, 일례에 따른 팬-아웃 반도체 패키지(100A)의 경우, 보강층(181)이 글라스 클로스, 무기필러 및 절연수지를 포함할 수 있으며, 이 경우 보강층(181)에 개구부를 형성하는 것이 용이하지 않을 수 있다. 다만, 보강층(181) 상에 수지층(182)을 배치하는 경우, 이를 해결할 수 있다. 예를 들면, 수지층(182)으로 봉합재(130)와 동일 또는 유사한 재료, 예를 들면, 무기필러 및 절연수지를 포함하되 유리섬유(Glass Cloth, Glass Fabric) 등의 심재를 포함하지 않는 절연물질, 즉 ABF(Ajinomoto Build-up Film) 등을 사용하는 경우, 개구부(182H)를 용이하게 형성할 수 있다. 개구부(182H)를 통하여 노출된 배선은 마킹(Marking), 패드(Pad) 등으로 활용될 수 있다.
이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
제1연결부재(110)는 반도체칩(120)의 접속패드(122)를 재배선시키는 재배선층(112a, 112b)을 포함하는바 제2연결부재(140)의 층수를 감소시킬 수 있다. 필요에 따라서는, 구체적인 재료에 따라 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 경우에 따라서는, 제1연결부재(110)에 의하여 일례에 따른 팬-아웃 반도체 패키지(100A)가 패키지 온 패키지(Package on Package)의 일부로 사용될 수 있다. 제1연결부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체칩(120)이 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(120)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
제1연결부재(110)는 제2연결부재(140)와 접하는 제1절연층(111a), 제2연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 제1연결부재(110)는 제1 및 제2절연층(111a, 111b)을 각각 관통하며 제1 및 제2재배선층(112a, 112b) 및 제2및 제3재배선층(112b, 112c)을 각각 전기적으로 연결하는 제1 및 제2비아(113a, 113b)를 포함한다. 제1재배선층(112a)이 매립되어 있기 때문에 상술한 바와 같이 제2연결부재(140)의 절연층(141a)의 절연거리가 실질적으로 일정할 수 있다. 제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다.
도면에서는 제1연결부재(110)가 두 개의 절연층(111a, 111b)으로 구성되는 것을 도시하였지만, 제1연결부재(110)를 구성하는 절연층의 수가 이보다 많을 수 있음은 물론이며, 이 경우 내부에 배치되는 재배선층의 수 역시 더 많을 수 있음은 물론이며, 이들을 연결하는 추가적인 비아가 더 형성될 수 있음은 물론이다.
절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다. 제1절연층(111a)과 제2절연층(111b)은 서로 동일한 절연물질을 포함할 수 있으며, 그 경계가 불분명할 수 있으나, 이에 한정되는 것은 아니다.
재배선층(112a, 112b, 112c)은 반도체칩(120)의 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함한다. 제한되지 않는 일례로서, 재배선층(112a, 112b, 112c) 모두 그라운드 패턴을 포함할 수 있으며, 이 경우 제2연결부재(140)의 재배선층(142a, 142b)에 그라운드 패턴을 최소화하여 형성할 수 있는바, 배선 설계 자유도가 향상될 수 있다.
재배선층(112a, 112b, 112c) 중 개구부(182H)를 통하여 노출된 제3재배선층(112c)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(113a, 113b)는 서로 다른 층에 형성된 재배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113a, 113b) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도 11에 도시한 바와 같이, 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다. 한편, 후술하는 공정에서 알 수 있듯이, 제1비아(113a)를 위한 홀을 형성할 때 제1재배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있고, 제2비아(113b)를 위한 홀을 형성할 때 제2재배선층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1 및 제2비아(113a, 113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1비아(113a)는 제2재배선층(112b)의 일부와, 제2비아(113b)는 제3재배선층(112c)의 일부와 각각 일체화될 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 그 결과 봉합재(130)가 접속패드(122) 하면으로 블리딩 되는 것을 어느 정도 방지할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다.
반도체칩(120)의 비활성면은 제1연결부재(110)의 제3재배선층(112c)의 상면 보다 아래에 위치할 수 있다. 예를 들면, 반도체칩(120)의 비활성면은 제1연결부재(110)의 제2절연층(111b)의 상면보다 아래에 위치할 수 있다. 반도체칩(120)의 비활성면과 제1연결부재(110)의 제3재배선층(112c)의 상면의 높이 차이는 2㎛ 이상, 예를 들면, 5㎛ 이상일 수 있다. 이때, 반도체칩(120)의 비활성면 모퉁이에서 발생하는 크랙을 효과적으로 방지할 수 있다. 또한, 봉합재(130)를 적용하는 경우의 반도체칩(120)의 비활성면 상의 절연거리의 편차를 최소화할 수 있다.
제1연결부재(110)의 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
봉합재(130)는 제1연결부재(110) 및/또는 반도체칩(120)을 보호할 수 있다. 봉합 형태는 특별히 제한되지 않으며, 제1연결부재(110) 및/또는 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮을 수 있으며, 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 공간을 채울 수 있다. 또한, 봉합재(130)는 반도체칩(120)의 패시베이션막(123)과 제2연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 한편, 봉합재(130)가 관통홀(110H)을 채움으로써, 구체적인 물질에 따라 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
봉합재(130)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통홀(110H) 내의 공간을 제1봉합재로 채우고, 그 후 제1연결부재(110) 및 반도체칩(120)을 제2봉합재로 덮을 수 있다. 또는, 제1봉합재를 사용하여 관통홀(110H) 내의 공간을 채움과 더불어 소정의 두께로 제1연결부재(110) 및 반도체칩(120)을 덮고, 그 후 제1봉합재 상에 제2봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
봉합재(130)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 티타늄(Ti), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
제2연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선하기 위한 구성이다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 후술하는 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 절연층(141a, 141b), 절연층(141a, 141b) 상에 배치된 재배선층(142a, 142b), 및 절연층(141a, 141b)을 관통하며 재배선층(142a, 142b)을 연결하는 비아(143a, 143b)를 포함한다. 일례에 따른 팬-아웃 반도체 패키지(100A)에서는 제2연결부재(140)기 복수의 재배선층(142a, 142b) 층으로 구성되나, 이에 한정되는 것은 아니며, 단일의 층으로 구성될 수도 있다. 또한, 다른 수의 층수를 가질 수도 있음은 물론이다.
절연층(141a, 141b)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 이 경우, 절연층(141a, 141b)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143a, 143b)의 파인 피치를 달성할 수 있다. 절연층(141a, 141b)의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(141a, 141b)은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다.
재배선층(142a, 142b)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142a, 142b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함한다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함한다.
재배선층(142a, 142b) 중 일부 노출된 재배선층(142b)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
비아(143a, 143b)는 서로 다른 층에 형성된 재배선층(142a, 142b), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143a, 143b)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142a, 142b)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 이에 형성되는 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142a, 142b)은 제2연결부재(140)의 박형화를 위하여 제1연결부재(110)의 재배선층(112a, 112b, 112c) 대비 상대적으로 작게 형성할 수 있다.
보강층(181)은 팬-아웃 반도체 패키지(100A)에서 발생하는 워피지를 개선하기 위한 것으로, 예를 들면, 봉합재(130)로 사용되는 물질, 예를 들면, 열경화성 수지필름의 경화 수축을 보강층(181)이 잡아주어 워피지를 개선할 수 있다. 보강층(181)은 봉합재(130) 대비 상대적으로 엘라스틱 모듈러스가 클 수 있으며, 열팽창계수가 작을 수 있다. 이 경우, 워피지 개선 효과가 특히 우수하다.
보강층(181)은 심재, 무기필러, 및 절연수지를 포함할 수 있다. 예를 들면, 보강층(181)은 언클레드 동박적층판(Unclad CCL), 프리프레그(Prepreg)등일 수 있다. 이와 같이, 유리섬유(Glass Cloth, Glass Fabric) 등의 심재를 포함하는 경우 엘라스틱 모듈러스를 상대적으로 크게 구현할 수 있으며, 무기필러를 포함하는 경우 무기필러의 함량을 조절하여 열팽창계수를 상대적으로 작게 구현할 수 있다. 보강층(181)은 경화 상태(c-stage)로 부착될 수 있으며, 이 경우 봉합재(130)와 보강층(181) 사이의 경계면이 대략 선형일 수 있다. 한편, 무기필러는 실리카, 알루미나 등일 수 있으며, 수지는 에폭시수지 등일 수 있으나, 이에 한정되는 것은 아니다.
수지층(182)은 보강층(181) 상에 배치된다. 수지층(182)은 봉합재(130)와 동일 또는 유사한 재료, 예를 들면, 무기필러 및 절연수지를 포함하되 심재는 포함하지 않는 절연물질, 즉 ABF 등을 이용하여 형성할 수 있다. 보강층(181)이 심재 등을 포함하는 경우, 보강층(181) 자체로는 개구부(182H)를 형성하기 어려우나, 수지층(182)을 부가하는 경우, 개구부(182H)를 용이하게 형성할 수 있다. 개구부(182H)는 봉합재(130)와 보강층(181)과 수지층(182)을 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시킨다. 개구부(182H)는 마킹(Marking)용 개구부로 활용될 수 있다. 또는, 패키지 온 패키지(Package on Package) 구조에 있어서 패드(Pad) 노출을 위한 개구부로 활용 될 수도 있다. 또는, 표면실장(Surface Mounted Technology: SMT) 부품이 실장 되기 위한 개구부로 활용 될 수도 있다. 수지층(182)을 배치하는 경우 워피지 개선에 보다 용이할 수 있다.
패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142a, 142b) 중 일부 재배선층(142b)의 적어도 일부를 노출시키는 개구부(150H)를 가질 수 있다. 개구부(150H)는 재배선층(142b)의 일면을 완전히 또는 일부만 노출시킬 수 있다. 패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연 수지와 같은 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 심재는 포함하지 않으나, 필러는 포함하는 절연수지, 예를 들면, 무기필러 및 에폭시수지를 포함하는 ABF 등이 사용될 수 있다. 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는 절연물질, 예를 들면, ABF 등을 사용하는 경우, 수지층(182)과 대칭 효과를 가질 수 있으며, 그 결과 워피지 제어에 보다 효과적일 수 있다.
패시베이션층(150)으로 무기필러 및 절연수지를 포함하는 절연물질, 예를 들면, ABF 등을 사용할 때, 제2연결부재(140)의 절연층(141a, 141b) 역시 무기필러 및 절연수지를 포함할 수 있으며, 이때 패시베이션층(150)에 포함된 무기필러의 중량퍼센트는 제2연결부재(140)의 절연층(141a, 141b)에 포함된 무기필러의 중량퍼센트 보다 클 수 있다. 이 경우, 패시베이션층(150) 역시 열팽창계수(CTE)가 상대적으로 낮을 수 있으며, 보강층(181)과 유사하게 워피지 제어에 활용될 수 있다.
패시베이션층(150)은 필요에 따라서 하기 식 (1) 내지 식 (4)를 만족하는 재료를 사용할 수 있다. 이 경우, 보드 레벨 신뢰성을 개선할 수 있다. 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, 측정 방법으로는, 예를 들면, JIS C-6481, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 표준 인장시험을 통해 측정할 수 있다. 또한, 열팽창계수는 열기계분석기(TMA)나 동적열특성분석기(DMA)로 측정한 열팽창계수 값을 의미한다. 또한, 두께는 패시베이션층(150)의 경화 후 두께를 의미하며, 통상의 두께 측정 장비를 이용하여 측정할 수 있다. 또한, 표면조도는 공지의 방법, 예컨대 CZ(큐빅 지르코니아)를 이용한 표면처리를 통하여 수행할 수 있으며, 통상의 조도 측정장비를 이용하여 측정할 수 있다. 또한, 수분 흡수율 역시 통상의 측정 장비를 이용하여 측정할 수 있다.
식 (1): 엘라스틱 모듈러스 x 열팽창계수 = 230 GPa·ppm / ℃
식 (2): 두께 = 10㎛
식 (3): 표면조도 = 1 ㎚
식 (4): 수분 흡수율 = 1.5 %
언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시켜 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 패시베이션층(150)의 개구부(150H) 내의 벽면 및 노출된 제2연결부재(140)의 재배선층(142b) 상에 배치될 수 있다. 언더범프금속층(160)은 공지의 도전성 물질, 즉 금속을 이용하여 공지의 메탈화(Metallization) 방법으로 형성할 수 있다.
접속단자(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 반도체칩(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
접속단자(170) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(100A)는 팬-아웃 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도면에 도시하지 않았으나, 필요에 따라서는 제1연결부재(110)의 관통홀(110H) 내에 복수의 반도체칩(미도시)이 배치될 수도 있으며, 제1연결부재(110)의 관통홀(110H)이 복수 개(미도시)고, 각각의 관통홀 내에 반도체칩(미도시)이 배치될 수도 있다. 또한, 반도체칩 외에 별도의 수동부품(미도시), 예를 들면, 컨덴서, 인덕터 등이 함께 관통홀(110H) 내에 함께 봉합될 수 있다. 또한, 패시베이션층(150) 상에 표면실장부품(미도시)이 실장 될 수도 있다.
도 12 내지 도 16은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 12를 참조하면, 먼저, 캐리어 필름(301)을 준비한다. 캐리어 필름(301)의 일면 또는 양면에는 금속막(302, 303)이 형성될 수 있다. 금속막(302, 303) 사이의 접합면에는 후속하는 분리 공정에서의 분리가 용이하도록 표면처리가 되어 있을 수 있다. 또는, 금속막(302, 303) 사이에 이형층(Release layer)을 구비하여 후속 공정에서 분리를 용이하게 할 수도 있다. 캐리어 필름(301)은 공지의 절연기판일 수 있으며, 그 재질은 어떠한 것이든 무방하다. 금속막(302, 303)은 통상 동박(Cu foil)일 수 있으나, 이에 한정되는 것은 아니며, 다른 도전성 물질로 이루어진 얇은 박막일 수도 있다. 다음으로, 드라이 필름(304)을 이용하여 제1재배선층(112a) 형성을 위한 패터닝을 수행한다. 이는 공지의 포토리소그래피 공법을 이용하여 형성할 수 있다. 드라이 필름(304)은 감광성 재료로 이루어진 공지의 드라이 필름일 수 있다. 다음으로, 드라이 필름(304)의 패터닝된 공간을 도전성 물질로 채워 제1재배선층(112a)을 형성한다. 도금 공정을 이용할 수 있으며, 이때 금속막(303)은 시드층 역할을 수행할 수 있다. 도금 공정으로는 전해도금 또는 무전해 도금, 구체적으로는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등을 이용할 수 있으나, 이에 한정되는 것은 아니다. 다음으로, 드라이 필름(304)을 제거한다. 이는 공지의 방법, 예를 들면 에칭 공정 등을 이용할 수 있다.
도 13을 참조하면, 다음으로, 금속막(303) 상에 재배선층(112a)의 적어도 일부를 매립하는 제1절연층(111a)을 형성한다. 그 후, 제1절연층(111a)을 관통하는 제1비아(113a)를 형성한다. 또한, 제1절연층(111a) 상에 제2재배선층(112b)을 형성한다. 제1절연층(111a)은 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다. 제1비아(113a) 및 제2재배선층(112b)은 포토리소그래피법, 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 제1절연층(111a)에 비아 홀을 형성한 후 드라이 필름 등으로 패터닝하고, 도금 공정 등으로 비아 홀 및 패터닝된 공간을 채우는 방법으로 형성할 수 있다. 다음으로, 제1절연층(111a) 상에 제2재배선층(112b)을 덮는 제2절연층(111b)을 형성한다. 그 후, 제2절연층(111b)을 관통하는 제2비아(113b)를 형성한다. 또한, 제2절연층(112a) 상에 제3재배선층(113b)을 형성한다. 이들의 형성 방법은 상술한 바와 동일하다. 다음으로, 캐리어 필름(301)을 박리한다. 이때, 박리는 금속막(302, 303)이 분리되는 것일 수 있다. 분리에는 블레이드를 이용할 수 있으나, 이에 한정되지 않으며, 공지된 모든 방법이 사용될 수 있다. 한편, 일련의 과정은 캐리어 필름(301)의 박리 전에 제1연결부재(110)를 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 캐리어 필름(301)을 먼저 박리한 후에 상술한 공정에 따라 제1연결부재(110)를 형성할 수도 있음은 물론이다. 즉, 순서가 반드시 설명한 순서에 한정되는 것은 아니다.
도 14를 참조하면, 다음으로, 남아 있는 금속막(303)을 공지의 에칭 방법 등으로 제거하고, 또한 제1연결부재(110)에 관통홀(110H)을 형성한다. 관통홀(110H)은 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홀(110H) 내의 수지 스미어를 제거한다. 다음으로, 제1연결부재(110)의 일측에 점착필름(305)을 부착한다. 점착필름(305)은 제1연결부재(110)를 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 다음으로, 제1연결부재(110)의 관통홀(110H) 내에 반도체칩(120)을 배치한다. 예를 들면, 관통홀(110H) 내의 점착필름(305) 상에 반도체칩(120)을 부착하는 방법으로 이를 배치한다. 반도체칩(120)은 접속패드(122)가 점착필름(305)에 부착되도록 페이스-다운(face-down) 형태로 배치한다.
도 15를 참조하면, 다음으로, 봉합재(130)를 이용하여 반도체칩(120)을 봉합한다. 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮으며, 관통홀(110H) 내의 공간을 채운다. 봉합재(130)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(130) 형성을 위한 수지를 미경화 상태에서 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름(305) 상에 제1연결부재 및 반도체칩(120)을 봉합할 수 있도록 봉합재(130) 형성을 위한 수지를 미경화 상태로 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 반도체칩(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 다음으로, 봉합재(130) 상에 보강층(181)을 형성한다. 보강층(181)은 언클레드 동박적층판 등과 같이 경화 상태(c-stage)로 봉합재(130)에 부착될 수 있다. 따라서, 부착 후 봉합재(130)와 보강층(181) 사이의 경계면이 대략 선형일 수 있다. 봉합재(130)의 경화는 보강층(181)을 부착한 후에 수행될 수 있으며, 이 경우 봉합재(130)의 경화 수축에 따른 워피지를 보강층(181)이 제어할 수 있다. 또한, 이 경우, 보강층(181)과 봉합재(130)의 밀착력이 우수할 수 있다. 다음으로, 점착필름(305)을 박리한다. 박리방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름(305)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름(305)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름(305)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다. 다음으로, 점착필름(305)을 제거한 제1연결부재(110) 및 반도체칩(120)의 활성면 상에 제2연결부재(140)를 형성한다. 제2연결부재(140)는 절연층(141a, 141b)을 순차적으로 형성하되, 각각의 절연층(141a, 141b)를 형성한 후 해당 층에 각각 재배선층(142a, 142b) 및 비아(143a, 143b)를 상술한 바와 같은 도금 공정 등으로 형성하여 형성할 수 있다. 또한, 보강층(181) 상에 수지층(182)을 형성한다. 또한, 제2연결부재(140) 상에 패시베이션층(150)을 형성한다. 수지층(182) 및 패시베이션층(150)은 마찬가지로 각각 이들의 전구체를 라미네이션 한 후 경화시키는 방법, 각각 이들의 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다.
도 16을 참조하면, 다음으로, 패시베이션층(150)에 제2연결부재(140)의 재배선층(142b) 중 적어도 일부가 노출되도록 개구부(150H)를 형성하며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(160)을 형성한다. 또한, 봉합재(130)와 보강층(181)과 수지층(182)을 관통하며 제1연결부재(110)의 제3재배선층(112c) 중 적어도 일부를 노출시키는 개구부(182H)를 형성한다. 개구부(182H)는 기계적 드릴 및/또는 레이저 드릴 및/또는 연마용 입자를 이용하는 샌드 블라스트법 및/또는 플라스마를 이용한 드라이 에칭법 등에 의하여 형성될 수 있다. 다음으로, 언더범프금속층(160) 상에 접속단자(170)를 형성한다. 접속단자(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 접속단자(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 접속단자(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.
한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 캐리어 필름(301)을 준비한 후에 복수의 팬-아웃 반도체 패키지(100A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 팬-아웃 반도체 패키지(100A)로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.
도 17은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 봉합재(130) 상에 보강층(181)만 부착되어 있다. 이와 같이, 보강층(181) 상에 별도의 수지층(182) 등이 부착되지 않은 경우라도, 워피지 제어가 가능하다. 보강층(181)은 심재, 무기필러, 및 절연수지를 포함하는, 예를 들면, 언클레드 동박적층판, 프리프레그 등일 수 있다. 보강층(181)은 봉합재(130) 대비 상대적으로 엘라스틱 모듈러스가 클 수 있으며, 열팽창계수가 작을 수 있다. 이 경우, 워피지 개선 효과가 특히 우수하다. 보강층(181)은 경화 상태(c-stage)로 부착될 수 있으며, 이 경우 봉합재(130)와 보강층(181) 사이의 경계면이 대략 선형일 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 18은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 봉합재(130) 상에 보강층(181)만 부착되어 있으며, 이때 보강층(181)에는 봉합재(130) 및 보강층(181)을 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시키는 개구부(181H)가 형성되어 있다. 이와 같이, 보강층(181) 상에 별도의 수지층(182) 등이 부착되지 않은 경우라도, 보강층(181)에 개구부(181H)가 형성될 수 있다. 다만, 이 경우 심재를 포함하는 보강층(181)의 재료적인 특성상 개구부(181H) 형성이 수지층(182)이 있는 경우 보다 어려울 수 있다. 또한, 보강층(181)의 심재가 개구부(181H) 벽면으로 노출될 수 있는바, 이를 제거하기 위한 추가 공정이 필요할 수 있다. 보강층(181)은 경화 상태(c-stage)로 부착될 수 있으며, 이 경우 봉합재(130)와 보강층(181) 사이의 경계면이 대략 선형일 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 19는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100D)는 보강층(183)이 심재, 무기필러, 및 절연수지를 포함하는, 예컨대, 프리프레그 등일 수 있으며, 봉합재(130)가 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는, 예컨대, ABF 등일 수 있다. 이때, 봉합재(130)에 포함된 무기필러의 중량퍼센트를 a1, 보강층(183)에 포함된 무기필러의 중량퍼센트를 a2라 할 때, a1 < a2를 만족할 수 있다. 예를 들면, 1.10 < a2/a1 < 1.95 정도일 수 있다. 즉, 무기필러의 농도가 상대적으로 높은 보강층(183)은 열팽창계수가 상대적으로 낮을 수 있으며, 무기필러의 농도가 상대적으로 낮은 봉합재(130)는 열팽창계수가 상대적으로 높을 수 있다. 따라서, 봉합재(130)는 수지 흐름성이 우수할 수 있고, 보강층(183)은 워피지 제어에 유리할 수 있다. 또한, 보강층(181)의 두께를 t1, 봉합재(130)의 제1연결부재(110)를 덮는 두께를 t2, 봉합재(130)의 반도체칩(120)의 비활성면을 덮는 두께를 t3라 할 때, t2 < t1 및 t3 < t1을 만족할 수 있다. 예를 들면, 0.2 < t2/t1 < 0.6 및 0.2 < t3/t1 < 0.6 정도일 수 있다. 즉, 보강층(183)의 두께가 봉합재(130)의 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮는 두께 보다 두꺼울 수 있으며, 이 경우 워피지 제어에 보다 유리할 수 있다.
한편, 보강층(183)은 미경화 상태에서 봉합재(130)에 부착된 후 경화될 수 있으며, 따라서 서로 접하는 이종 재료간의 혼합 또는 경계면 이동으로 관통홀(110H) 내로 열팽창계수가 상대적으로 작은 보강층(183) 자재가 침투할 수 있다. 예를 들면, 심재, 무기필러, 및 절연수지를 포함하는, 예컨대, 프리프레그 등이 미경화 상태(b-stage)로 반경화 상태의 봉합재(130)에 부착된 후 후속 공정에 의하여 경화(c-stage)되어 보강층(183)이 형성될 수 있으며, 이때 보강층(183)과 봉합재(130) 사이의 무기필러의 농도 차이로 자재간 혼합 또는 경계면이 이동할 수 있다. 그 결과, 봉합재(130)와 보강층(183) 사이의 경계면이 비선형일 수 있다. 예를 들면, 봉합재(130)와 보강층(183) 사이의 경계면은 제1연결부재(110)의 관통홀(110H)의 벽면과 반도체칩(120) 사이의 공간을 향하여 형성된 리레스부(183P)를 가질 수 있다. 이 경우 보강층(183)과 봉합재(130) 사이의 접촉면적이 넓어지게 되는바 밀착력이 더 향상될 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않으며, 재료 및 경화 상태가 다른 보강층(183)을 사용하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 20은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100E)는 보강층(184)이 심재, 무기필러, 및 절연수지를 포함하되, 심재를 기준(184c)으로 보강층(184)의 봉합재(130)와 접하는측(184a)에 포함된 무기필러의 중량퍼센트와 반대측(184b)에 포함된 무기필러의 중량퍼센트가 상이한, 예컨대, 비대칭 프리프레그 등일 수 있다. 봉합재(130)는 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는, 예컨대, ABF 등일 수 있다. 이때, 봉합재(130)에 포함된 무기필러의 중량퍼센트를 a1, 보강층(184)의 봉합재(130)와 접하는측(184a)에 포함된 무기필러의 중량퍼센트를 a2, 보강층(184)의 반대측(184b)에 포함된 무기필러의 중량퍼센트를 a3라 할 때, a1 < a2 < a3를 만족할 수 있다. 예를 들면, 1.10 < a3/a1 < 1.95 정도일 수 있다. 즉, 보강층(184)의 타측(184b)의 열팽창계수가 상대적으로 가장 낮고, 보강층(184)의 일측(184a)의 열팽창계수가 중간 정도이며, 봉합재(130)의 열팽창계수가 상대적으로 가장 높을 수 있다. 따라서, 봉합재(130)는 수지 흐름성이 우수할 수 있고, 보강층(184)의 일측(184a)은 봉합재(130)와의 우수한 밀착력을 확보할 수 있으며, 보강층(184)의 타측(184b)은 효과적으로 워피지를 제어할 수 있다. 또한, 보강층(184)의 두께를 t1, 봉합재(130)의 제1연결부재(110)를 덮는 두께를 t2, 봉합재(130)의 반도체칩(120)의 비활성면을 덮는 두께를 t3라 할 때, t2 < t1 및 t3 < t1을 만족할 수 있다. 예를 들면, 0.2 < t2/t1 < 0.6 및 0.2 < t3/t1 < 0.6 정도일 수 있다. 이 경우, 워피지 제어에 보다 유리할 수 있다.
한편, 보강층(184)은 미경화 상태에서 반 경화 상태의 봉합재(130)에 부착된 후 경화될 수 있으며, 따라서 서로 접하는 이종 재료간의 혼합 또는 경계면 이동으로 관통홀(110H) 내로 열팽창계수가 상대적으로 작은 보강층(184) 자재가 침투할 수 있다. 즉, 심재, 무기필러, 및 절연수지를 포함하는, 예를 들면, 비대칭 프리프레그 등이 미경화 상태(b-stage)로 봉합재(130)에 부착된 후 후속 공정에 의하여 경화(c-stage)되어 보강층(184)이 형성될 수 있으며, 이때 보강층(184)의 일측(184a)과 봉합재(130) 사이의 무기필러의 중량퍼센트의 차이로 자재간 혼합 또는 경계면이 이동할 수 있다. 그 결과, 봉합재(130)와 보강층(184) 사이의 경계면이 비선형일 수 있다. 예를 들면, 보강층(184)의 일측(184a)의 일부가 제1연결부재(110)의 관통홀(110H) 내에서 제1연결부재(110) 및 반도체칩(120) 사이의 공간을 채우는 봉합재(130)를 향하여 딤플되어 레리스부(184P)가 형성될 수 있다. 이 경우 보강층(184)과 봉합재(130) 사이의 접촉면적이 넓어지게 되는바 밀착력이 더 좋아질 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않으며, 재료 및 경화 상태가 다른 보강층(184)을 사용하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 21은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100F)는 봉합재(130) 상에 보강층(185)만 부착되어 있다. 이때, 보강층(185)은 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는, 예를 들면, ABF 등일 수 있다. 또한, 봉합재(130) 역시 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는, 예를 들면, ABF 등일 수 있다. 다만, 보강층(185)의 엘라스틱 모듈러스가 봉합재(130) 보다 클 수 있으며, 또는 열팽창계수가 봉합재(130) 보다 작을 수 있는바, 워피지 개선이 가능하다. 보강층(185)은 경화 상태(c-stage)로 부착될 수 있으며, 이 경우 봉합재(130)와 보강층(181) 사이의 경계면이 대략 선형일 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않으며, 재료 및 경화 상태가 다른 보강층(185)을 사용하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 22는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100G)는 봉합재(130) 상에 보강층(185)만 부착되어 있으며, 이때 보강층(185)에는 보강층(185)을 관통하며 제1연결부재(110)의 제3재배선층(112c)의 적어도 일부를 노출시키는 개구부(185H)가 형성되어 있다. 보강층(185)이 심재를 포함하지 않는 경우에는 개구부(185H)를 쉽게 형성할 수 있다. 보강층(185)은 경화 상태(c-stage)로 부착될 수 있는바, 봉합재(130)와 보강층(185) 사이의 경계면이 대략 선형일 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않으며, 재료 및 경화 상태가 다른 보강층(185)을 사용하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 23은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100H)는 보강층(186)이 무기필러, 및 절연수지를 포함하되 심재를 포함하지 않는, 예컨대, ABF 등일 수 있으며, 봉합재(130) 역시 무기필러 및 절연수지를 포함하되 심재를 포함하지 않는, 예컨대, ABF 등일 수 있다. 이때 봉합재(130)에 포함된 무기필러의 중량퍼센트를 a1, 보강층(186)에 포함된 무기필러의 중량퍼센트를 a2라 할 때, a1 < a2를 만족할 수 있다. 예를 들면, 1.10 < a2/a1 < 1.95 정도일 수 있다. 즉, 무기필러의 농도가 상대적으로 높은 보강층(186)은 열팽창계수가 상대적으로 낮을 수 있으며, 무기필러의 농도가 상대적으로 낮은 봉합재(130)는 열팽창계수가 상대적으로 높을 수 있다. 따라서, 봉합재(130)는 수지 흐름성이 우수할 수 있고, 보강층(186)은 워피지 제어에 유리할 수 있다. 또한, 보강층(186)의 두께를 t1, 봉합재(130)의 제1연결부재(110)를 덮는 두께를 t2, 봉합재(130)의 반도체칩(120)의 비활성면을 덮는 두께를 t3라 할 때, t2 < t1 및 t3 < t1을 만족할 수 있다. 예를 들면, 0.2 < t2/t1 < 0.6 및 0.2 < t3/t1 < 0.6 정도일 수 있다. 즉, 보강층(186)의 두께가 봉합재(130)의 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮는 두께 보다 두꺼울 수 있으며, 이 경우 워피지 제어에 보다 유리할 수 있다.
한편, 보강층(186)은 미경화 상태에서 반경화 상태의 봉합재(130)에 부착된 후 경화될 수 있으며, 따라서 서로 접하는 이종 재료간의 혼합 또는 경계면 이동으로 관통홀(110H) 내로 열팽창계수가 상대적으로 작은 보강층(186) 자재가 침투할 수 있다. 즉, 무기필러 및 절연수지를 포함하되 글라스 클로스를 포함하지 않는, 예를 들면, ABF 등이 미경화 상태(b-stage)로 봉합재(130)에 부착된 후 후속 공정에 의하여 경화(c-stage)되어 보강층(186)이 형성될 수 있으며, 이때 보강층(186)과 봉합재(130) 사이의 무기필러의 중량퍼센트의 차이로 자재간 혼합 또는 경계면이 이동할 수 있다. 그 결과, 봉합재(130)와 보강층(186) 사이의 경계면이 비선형일 수 있다. 예를 들면, 보강층(186)의 일부가 제1연결부재(110)의 관통홀(110H) 내에서 제1연결부재(110) 및 반도체칩(120) 사이의 공간을 채우는 봉합재(130)를 향하여 딤플되어 리레스부(186P)가 형성될 수 있다. 이 경우 보강층(186)과 봉합재(130) 사이의 접촉면적이 넓어지게 되는바 밀착력이 더 좋아질 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 수지층(182)을 더 형성하지 않으며, 재료 및 경화 상태가 다른 보강층(186)을 사용하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
도 24는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100I)는 제1재배선층(112a)이 제1절연층 내부로 리세스되며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가진다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성 물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다. 한편, 이와 같이 제1재배선층(112a)이 제1절연층(111a) 내부로 리세스된바, 제1연결부재(110)의 제1재배선층(112a)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 상측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142a)과 제1연결부재(110)의 제1재배선층(112a) 사이의 거리는 제2연결부재(140)의 재배선층(142a)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 금속막(303)을 제거할 때 제1재배선층(112a)의 일부 역시 제거하여 단차를 가지게 하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100H)의 특징이 다른 일례에 따른 팬-아웃 반도체 패키지(100I)에도 적용될 수 있음은 물론이다.
도 25는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100J)는 제1연결부재(110)가 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(112a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3재배선층(111c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4재배선층(112d)을 포함한다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 한편, 도면에는 도시하지 않았으나, 제1 내지 제4 재배선층(112a, 112b, 112c, 112d)는 제1 내지 제3 절연층(111a, 111b, 111c)을 관통하는 제1 내지 제3비아를 통하여 전기적으로 연결될 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기 필러, 및 절연 수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기 필러 및 절연 수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
제1연결부재(110)의 제3재배선층(112c)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 하측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142)과 제1연결부재(110)의 제3재배선층(112c) 사이의 거리는 제2연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 이는 제3재배선층(112c)이 제2절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 제2연결부재(140)와 접할 수 있기 때문이다. 제1연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
설명하지 않은 그 외의 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 또한, 제1연결부재(110)를 다르게 형성하는 것을 제외하고는 제조공정이 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 다른 일례에 따른 팬-아웃 반도체 패키지(100B~100H)의 특징이 다른 일례에 따른 팬-아웃 반도체 패키지(100I)에도 적용될 수 있음은 물론이다.
도 26은 팬-아웃 반도체 패키지에 워피지가 발생한 경우를 대략 도시한다.
도면을 참조하면, 절연층(511), 재배선층(512a, 512b), 비아(513) 등으로 구성되는 제1연결부재(510)와, 바디(521), 전극패드(522) 등으로 구성되는 반도체칩(520)을 봉합하는 봉합재(530)로, 이들을 단단히 고정할 수 있는 열경화성 수지필름을 사용할 수 있다. 구체적으로, 제1연결부재(510)와 반도체칩(520)의 사이의 관통홀(510H) 공간에 수지를 완전히 충진하고, 밀착력을 높이기 위하여, 통상 수지 흐름성이 좋은, 높은 열팽창계수를 갖는 열경화성 수지필름을 봉합재(530) 형성을 위하여 사용할 수 있다. 다만, 이러한 열경화성 수지필름은 수지의 열경화 수축이 커서, 경화 후 패키지에 워피지(W1)가 심하게 발생하는 것을 알 수 있다. 따라서, 이후 미세 회로 패턴의 형성이 어려울 수 있다.
도 27은 팬-아웃 반도체 패키지의 워피지를 개선한 경우를 대략 도시한다.
도 28은 도 27에서 발생하는 부가적인 문제들을 개략적으로 도시한다.
도면을 참조하면, 절연층(511), 재배선층(512a, 512b), 비아(513) 등으로 구성되는 제1연결부재(510)와, 바디(521), 전극패드(522) 등으로 구성되는 반도체칩(520)을 봉합하는 봉합재(540)로, 열팽창계수가 낮은 열경화성 수지필름을 사용하는 것을 고려해볼 수 있다. 이 경우 열팽창계수가 높은 열경화성 수지필름을 사용하는 경우 대비 워피지(W2)가 개선될 수 있음을 알 수 있다. 다만, 통상 열팽창계수를 낮추기 위하여 무기필러 함량을 증가시키게 되는바, 수지 흐름성 저하로 미세한 공간을 충분히 충진하지 못하여 보이드가 발생할 수 있음을 알 수 있다. 또한, 밀착력 저하로 딜라미네이션이 발생할 수 있음을 알 수 있다.
도 29는 팬-아웃 반도체 패키지의 워피지 개선 효과를 비교하여 도시한다.
도면을 참조하면, 실시예 1은 도 26에서와 같이 수지 흐름성이 좋은 높은 열팽창계수를 갖는 열경화성 수지필름을 봉합재로 이용한 경우이다. 실시예 1의 경우 봉합재의 높은 열경화 수축으로 워피지가 심하게 발생하는 것을 알 수 있다. 실시예 2는 도 27에서와 같이 워피지 개선을 위하여 낮은 열팽창계수를 갖는 열경화성 수지필름을 봉합재로 이용한 경우이다. 실시예 2의 경우 봉합재의 낮은 열경화 수축으로 워피지 개선은 가능하나, 부가적으로 상술한 바와 같은 보이드 문제, 딜라미네이션 문제 등이 발생하였다. 실시예 3은 본 개시에서와 같이, 수지 흐름성이 좋은 높은 열팽창계수를 갖는 열경화성 수지필름을 봉합재로 이용하되, 봉합재 상에 이보다 엘라스틱 모듈러스가 높거나, 열팽창계수가 작은 보강층을 도입한 경우이다. 실시예 3의 경우 보이드 문제, 딜라미네이션 문제 없이도 실시예 2와 동등한 수준으로 워피지를 개선할 수 있었다.
본 개시에서 사용된 일례나 변형예 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들이나 변형예들은 다른 일례나 변형예들의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 제1연결부재는 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다. 또한, 수직 방향은 상술한 상부 및 하부 방향을 의미하며, 수평 방향은 이와 수직한 방향을 의미한다. 이때, 수직 단면은 수직 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에 도시한 단면도를 그 예로 들 수 있다. 또한, 수평 단면은 수평 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에서 도시한 평면도를 그 예로 들 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100J: 팬-아웃 반도체 패키지
110: 제1연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113: 비아
112: 반도체칩 121: 바디
122: 접속패드 123: 패시베이션막
125: 금속층 130: 봉합재
140: 제2연결부재 141a, 141b: 절연층
142a, 142b: 재배선층 143a, 143b: 비아
150: 패시베이션층 150H: 개구부
160: 언더범프금속층 170: 접속단자
181, 183, 184, 185, 186: 보강층 182: 수지층
181H, 182H, 185H: 개구부
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100J: 팬-아웃 반도체 패키지
110: 제1연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113: 비아
112: 반도체칩 121: 바디
122: 접속패드 123: 패시베이션막
125: 금속층 130: 봉합재
140: 제2연결부재 141a, 141b: 절연층
142a, 142b: 재배선층 143a, 143b: 비아
150: 패시베이션층 150H: 개구부
160: 언더범프금속층 170: 접속단자
181, 183, 184, 185, 186: 보강층 182: 수지층
181H, 182H, 185H: 개구부
Claims (36)
- 접속패드가 배치된 제1면 및 상기 제1면의 반대측에 배치된 제2면을 갖는 반도체칩;
상기 반도체칩의 제2면의 적어도 일부를 봉합하는 봉합재;
상기 반도체칩의 제1면 상에 배치된 제1연결부재; 및
상기 봉합재 상에 배치된 보강층; 을 포함하며,
상기 제1연결부재는 상기 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하며,
상기 보강층 및 상기 봉합재는 각각 무기필러, 및 절연수지를 포함하며,
상기 보강층에 포함된 무기필러의 중량퍼센트가 상기 봉합재에 포함된 무기필러의 중량퍼센트 보다 큰,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 보강층은 상기 봉합재 보다 엘라스틱 모듈러스가 큰,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 보강층은 상기 봉합재 보다 열팽창계수가 작은,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
상기 보강층은 심재를 더 포함하는,
팬-아웃 반도체 패키지.
- 제 4 항에 있어서,
상기 보강층 상에 배치된 수지층; 을 더 포함하며,
상기 수지층은 무기필러 및 절연수지를 포함하는,
팬-아웃 반도체 패키지.
- 제 5 항에 있어서,
상기 수지층과 상기 보강층과 상기 봉합재를 관통하는 개구부; 를 더 포함하는,
팬-아웃 반도체 패키지.
- 제 5 항에 있어서,
상기 제1연결부재 상에 배치된 패시베이션층; 을 더 포함하며,
상기 패시베이션층은 무기필러 및 절연수지를 포함하는,
팬-아웃 반도체 패키지.
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 보강층은 심재를 기준으로 상기 봉합재와 접하는측에 포함된 무기필러의 중량퍼센트와 반대측에 포함된 무기필러의 중량퍼센트가 상이한,
팬-아웃 반도체 패키지.
- 제 10 항에 있어서,
상기 봉합재에 포함된 무기필러의 중량퍼센트를 a1, 상기 보강층의 상기 봉합재와 접하는측에 포함된 무기필러의 중량퍼센트를 a2, 상기 보강층의 반대측에 포함된 무기필러의 중량퍼센트를 a3라 할 때, a1 < a2 < a3를 만족하는,
팬-아웃 반도체 패키지.
- 삭제
- 삭제
- 접속패드가 배치된 제1면 및 상기 제1면의 반대측에 배치된 제2면을 갖는 반도체칩;
상기 반도체칩의 제2면의 적어도 일부를 봉합하는 봉합재;
상기 반도체칩의 제1면 상에 배치된 연결부재;
상기 봉합재 상에 배치된 보강층; 및
상기 연결부재 상에 배치된 패시베이션층; 을 포함하며,
상기 연결부재는 절연층 및 상기 절연층 상에 배치되며 상기 반도체칩의 접속패드와 전기적으로 연결된 재배선층을 포함하며,
상기 연결부재의 절연층 및 상기 패시베이션층은 각각 무기필러 및 절연수지를 포함하고,
상기 패시베이션층에 포함된 무기필러의 중량퍼센트는 상기 연결부재의 절연층에 포함된 무기필러의 중량퍼센트 보다 큰,
팬-아웃 반도체 패키지.
- 삭제
- 관통홀을 갖는 프레임;
상기 관통홀에 배치되며, 접속패드를 포함하는 반도체칩;
상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 덮으며, 상기 관통홀의 적어도 일부를 채우는 봉합재;
상기 프레임 및 상기 반도체칩의 하측에 배치되며, 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결부재; 및
상기 봉합재의 상에 배치된 보강층; 을 포함하며,
상기 보강층과 상기 봉합재 사이의 경계면은 상기 관통홀의 내벽 및 상기 반도체칩 사이의 공간을 향하는 리레스부를 갖는,
팬-아웃 반도체 패키지.
- 제 16 항에 있어서,
상기 보강층의 두께는 상기 봉합재의 상기 프레임을 덮는 두께 및 상기 반도체칩의 백면을 덮는 두께 보다 두꺼운,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
관통홀을 갖는 제2연결부재; 를 더 포함하며,
상기 반도체칩은 상기 제2연결부재의 관통홀에 배치되며,
상기 제2연결부재는, 제1절연층, 상기 제1연결부재와 접하며 상기 제1절연층에 매립된 제1재배선층, 및 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 을 포함하며,
상기 제1 및 제2재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
- 제 18 항에 있어서,
상기 제2연결부재는, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 더 포함하며,
상기 제3재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
- 제 18 항에 있어서,
상기 제1연결부재의 재배선층과 상기 제1재배선층 사이의 거리가 상기 제1연결부재의 재배선층과 상기 접속패드 사이의 거리보다 큰,
팬-아웃 반도체 패키지.
- 제 18 항에 있어서,
상기 제1재배선층은 상기 제1연결부재의 재배선층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
- ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서,
상기 제1재배선층의 하면은 상기 접속패드의 하면보다 상측에 위치하는,
팬-아웃 반도체 패키지.
- ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈제 19 항에 있어서,
상기 제2재배선층은 상기 반도체칩의 제1면과 제2면 사이에 위치하는,
팬-아웃 반도체 패키지.
- 제 1 항에 있어서,
관통홀을 갖는 제2연결부재; 를 더 포함하며,
상기 반도체칩은 상기 제2연결부재의 관통홀에 배치되며,
상기 제2연결부재는, 제1절연층, 상기 제1절연층의 양면에 배치된 제1재배선층 및 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제1재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
상기 제1 내지 제3재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
- 제 24 항에 있어서,
상기 제2연결부재는, 상기 제1절연층 상에 배치되어 상기 제2재배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4재배선층, 을 더 포함하며,
상기 제4재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
- 제 24 항에 있어서,
상기 제1절연층은 상기 제2절연층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
- ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈제 24 항에 있어서,
상기 제3재배선층은 상기 제1연결부재의 재배선층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
- ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈제 24 항에 있어서,
상기 제1재배선층은 상기 반도체칩의 제1면과 제2면 사이에 위치하는,
팬-아웃 반도체 패키지.
- ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈제 24 항에 있어서,
상기 제3재배선층의 하면은 상기 접속패드의 하면보다 하측에 위치하는,
팬-아웃 반도체 패키지. - 제 1 항에 있어서,
관통홀을 갖는 절연부재; 를 더 포함하며,
상기 반도체칩은 상기 절연부재의 관통홀에 배치된,
팬-아웃 반도체 패키지.
- ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
관통홀을 갖는 제2연결부재; 를 더 포함하며,
상기 반도체칩은 상기 제2연결부재의 관통홀에 배치되며,
상기 제2연결부재는, 절연층, 상기 절연층의 제1면 상에 배치된 제1재배선층, 및 상기 절연층의 제1면과 마주하는 제2면 상에 제2재배선층, 을 포함하며,
상기 제1 및 제2재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106105515A TWI658546B (zh) | 2016-03-25 | 2017-02-20 | 扇出型半導體封裝體 |
| US15/440,181 US10276467B2 (en) | 2016-03-25 | 2017-02-23 | Fan-out semiconductor package |
| JP2017039309A JP6494122B2 (ja) | 2016-03-25 | 2017-03-02 | ファン−アウト半導体パッケージ |
| CN201710181440.5A CN107230666B (zh) | 2016-03-25 | 2017-03-24 | 扇出型半导体封装件 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20160036258 | 2016-03-25 | ||
| KR1020160036258 | 2016-03-25 | ||
| KR20160083565 | 2016-07-01 | ||
| KR1020160083565 | 2016-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170112906A KR20170112906A (ko) | 2017-10-12 |
| KR101999625B1 true KR101999625B1 (ko) | 2019-07-17 |
Family
ID=60140582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160107713A KR101999625B1 (ko) | 2016-03-25 | 2016-08-24 | 팬-아웃 반도체 패키지 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101999625B1 (ko) |
| TW (1) | TWI658546B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101933421B1 (ko) * | 2017-10-27 | 2018-12-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 모듈 |
| KR101939046B1 (ko) * | 2017-10-31 | 2019-01-16 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
| KR102029101B1 (ko) * | 2017-12-28 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
| KR20190082604A (ko) | 2018-01-02 | 2019-07-10 | 삼성전자주식회사 | 반도체 패키지 |
| KR102111302B1 (ko) * | 2018-07-27 | 2020-05-15 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| JP2021150541A (ja) * | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体パッケージ |
| TWI738325B (zh) * | 2020-05-08 | 2021-09-01 | 大陸商上海兆芯集成電路有限公司 | 晶片封裝方法、晶片封裝體陣列及晶片封裝體 |
| TWI818743B (zh) * | 2021-10-13 | 2023-10-11 | 日商旭化成股份有限公司 | 半導體裝置及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059821A (ja) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2012039090A (ja) * | 2010-07-15 | 2012-02-23 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2013089745A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 多層プリント配線基板とその製造方法 |
| JP2014131040A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 多層基板及び多層基板の製造方法 |
| JP2015207676A (ja) * | 2014-04-22 | 2015-11-19 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842798B2 (en) * | 2012-03-23 | 2017-12-12 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a PoP device with embedded vertical interconnect units |
| KR101362715B1 (ko) * | 2012-05-25 | 2014-02-13 | 주식회사 네패스 | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 |
| US9627338B2 (en) * | 2013-03-06 | 2017-04-18 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra high density embedded semiconductor die package |
-
2016
- 2016-08-24 KR KR1020160107713A patent/KR101999625B1/ko active IP Right Grant
-
2017
- 2017-02-20 TW TW106105515A patent/TWI658546B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059821A (ja) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP2012039090A (ja) * | 2010-07-15 | 2012-02-23 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2013089745A (ja) * | 2011-10-18 | 2013-05-13 | Panasonic Corp | 多層プリント配線基板とその製造方法 |
| JP2014131040A (ja) * | 2012-12-31 | 2014-07-10 | Samsung Electro-Mechanics Co Ltd | 多層基板及び多層基板の製造方法 |
| JP2015207676A (ja) * | 2014-04-22 | 2015-11-19 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI658546B (zh) | 2019-05-01 |
| TW201803046A (zh) | 2018-01-16 |
| KR20170112906A (ko) | 2017-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6494122B2 (ja) | ファン−アウト半導体パッケージ | |
| KR101982044B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102098593B1 (ko) | 팬-아웃 반도체 패키지 및 그 제조방법 | |
| KR102012443B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102015335B1 (ko) | 전자부품 패키지 및 그 제조방법 | |
| KR101982040B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102052900B1 (ko) | 팬-아웃 반도체 패키지 | |
| JP6629703B2 (ja) | ファンアウト半導体パッケージ及びその製造方法 | |
| KR101999625B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102002071B1 (ko) | 팬-아웃 반도체 패키지 및 그 제조방법 | |
| JP6521529B2 (ja) | 電子部品パッケージ及びパッケージオンパッケージ構造 | |
| JP6443893B2 (ja) | ファン−アウト半導体パッケージ | |
| KR20170112363A (ko) | 전자부품 패키지 및 그 제조방법 | |
| KR101982047B1 (ko) | 팬-아웃 반도체 패키지 | |
| JP2017175112A (ja) | ファン−アウト半導体パッケージ | |
| KR102017635B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR101973426B1 (ko) | 전자부품 패키지 및 그 제조방법 | |
| KR101973431B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR102003390B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR101963278B1 (ko) | 팬-아웃 반도체 패키지 및 그 제조방법 | |
| KR102045236B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR101973430B1 (ko) | 팬-아웃 반도체 패키지 | |
| KR20200130925A (ko) | 팬-아웃 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant |