JP4634230B2 - 回路基板、電子部品及び電気接続箱 - Google Patents

回路基板、電子部品及び電気接続箱 Download PDF

Info

Publication number
JP4634230B2
JP4634230B2 JP2005177709A JP2005177709A JP4634230B2 JP 4634230 B2 JP4634230 B2 JP 4634230B2 JP 2005177709 A JP2005177709 A JP 2005177709A JP 2005177709 A JP2005177709 A JP 2005177709A JP 4634230 B2 JP4634230 B2 JP 4634230B2
Authority
JP
Japan
Prior art keywords
plating layer
solder
circuit board
electronic component
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005177709A
Other languages
English (en)
Other versions
JP2006351926A (ja
Inventor
唯司 富川
功雄 一色
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2005177709A priority Critical patent/JP4634230B2/ja
Publication of JP2006351926A publication Critical patent/JP2006351926A/ja
Application granted granted Critical
Publication of JP4634230B2 publication Critical patent/JP4634230B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、回路基板、電子部品及び電気接続箱に関するものである。
従来より、自動車のバッテリーから各車載負荷へ電力を分配するための配電回路に、FET等のパワー半導体装置を用いたものが知られている(例えば特許文献1参照)。このようなパワー半導体装置は、例えば半導体チップをダイパッド上に半田等のろう材によって接合し、その半導体チップを封止樹脂により封止した構成になっており、外部に露出されたダイパッドやその他の電極板を回路基板上の導電路に半田付けすることにより基板上に実装される。
特開2003−164039公報
上記のように、半田等のろう材を用いた接合作業の際には、接合しようとする導電路や電極板等とろう材との間に外気が挟み込まれて気泡ができることがある。また、加熱によりろう材や、あるいは導電路や電極板の表面に設けられたメッキ層からガスが発生して気泡となることもある。このようにして、接合後にろう材中に多くの気泡が残ると、ろう材が剥がれやすくなって電気接続の信頼性が損なわれたり、あるいは熱抵抗が大きくなって放熱性が大きく低下するおそれがある。
本発明は上記のような事情に基づいて完成されたものであって、その目的は、半田等のろう材中に残留する気泡を低減することで、放熱性の向上等を図るところにある。
上記の目的を達成するための手段として、請求項1の発明に係る回路基板は、電子部品がろう材を用いて接合される導電路を備えた回路基板であって、前記導電路は、銅箔からなる基材の表面にメッキ層を設けてなり、前記導電路の表面には、接合時に気体を逃がすための逃がし溝が、前記メッキ層の一部を除去することで形成されているところに特徴を有する。
請求項2の発明は、請求項1に記載のものにおいて、前記逃がし溝の底部は、周辺部よりも前記ろう材の濡れ性が低くされているところに特徴を有する。
請求項の発明は、請求項1または2に記載のものにおいて、前記逃がし溝は、前記メッキ層が線状に除去されてなるところに特徴を有する。
請求項の発明は、請求項1または2に記載のものにおいて、前記逃がし溝は、前記メッキ層が格子状に除去されてなるところに特徴を有する。
請求項の発明に係る電子部品は、外部の導電路にろう材を用いて接合される電極板を有した電子部品であって、前記電極板の表面には、接合時に気体を逃がすための逃がし溝が形成されているところに特徴を有する。
請求項の発明は、請求項に記載のものにおいて、前記逃がし溝の底部は、周辺部よりも前記ろう材の濡れ性が低くされているところに特徴を有する。
請求項の発明は、請求項5または6に記載のものにおいて、前記逃がし溝は、前記メッキ層が線状に除去されてなるところに特徴を有する。
請求項の発明は、請求項5または6に記載のものにおいて、前記逃がし溝は、前記メッキ層が格子状に除去されてなるところに特徴を有する。
請求項の発明に係る回路基板は、請求項から請求項のいずれか一項に記載の電子部品を実装したところに特徴を有する。
請求項10の発明に係る電気接続箱は、請求項1から請求項及び請求項のいずれか一項に記載の回路基板を備えたところに特徴を有する。
<請求項1の発明>
導電路の表面に逃がし溝が形成されているため、ろう材による接合時に気体が逃がし溝により逃がされる。これにより、ろう材中に残留する気泡を低減することができ、放熱性を向上させることができる。
また、逃がし溝は、メッキ層の一部を除去することで形成されるため、簡易に形成することができる。
<請求項2及び請求項の発明>
逃がし溝の底部が周辺部に比べてろう材の濡れ性が低くなっているため、接合時に逃がし溝がろう材で埋められにくくなる。従って、逃がし溝の通気性を確保することができる。
<請求項及び請求項の発明>
逃がし溝は、メッキ層を線状に除去することで形成されている。このため、逃がし溝を例えばレーザ等によって簡易に形成することができる。
<請求項及び請求項の発明>
逃がし溝は、メッキ層を格子状に除去することで形成されている。このため、逃がし溝を例えばレーザ等によって簡易に形成することができる。また、ろう材の流動を抑えることができる。
<請求項、請求項及び請求項10の発明>
導電板の表面に逃がし溝が形成されているため、ろう材による接合時に気体が逃がし溝により逃がされる。これにより、ろう材中に残留する気泡を低減することができ、放熱性を向上させることができる。
<実施形態1>
以下、本発明の実施形態1を図1ないし図4によって説明する。
本実施形態のパワー半導体装置1(本発明の電子部品に相当)は、自動車のバッテリーから各車載負荷へ電力を分配するために用いられる電気接続箱(図示せず)の一構成部品として用いられる。電気接続箱は、配電回路を構成する回路構成体2(本発明の回路基板に相当)をケース(図示せず)内に収容してなり、図1に示すように、この回路構成体2上にパワー半導体装置1が実装されている。
回路構成体2は、いわゆる両面プリント基板であって、絶縁性のベース基板3の表裏両面に、銅箔からなる導電路4及び絶縁皮膜5(ソルダーレジスト)のパターンを印刷することで形成されている。導電路4の一部は、絶縁皮膜5から露出されており、その露出部分において、図2にも示すように、銅箔4Aの表面に半田濡れ性に優れたNiメッキ層4Bが形成されることで、パワー半導体装置1等の電子部品が接続されるランド部6,7が形成されている。
パワー半導体装置1は、図1に示すように、平板状のダイパッド部10(本発明の電極板に相当)を備えており、その上面にMOS−FETチップ11が半田12により接合され、さらにそのMOS−FETチップ11が封止樹脂14により封止されている。ダイパッド部10は、図2にも示すように、銅合金からなる基材10Aの表面に半田濡れ性が良好なNi等のメッキ層10Bが設けられている。また、ダイパッド部10は、底面が封止樹脂14の外側に露出しており、その底面が半田15によりランド部7に接合されている。また、封止樹脂14の一側面からは、複数本のリード部16が延出されている。各リード部16は、MOS−FETチップ9の電極にボンディングワイヤ(図示せず)を介して接続されており、外側に延出した端部が半田17によりランド部6に接合されている。
ダイパッド部10の上下面、即ち半田12,15による接合がなされる面には、図2及び図3に示すように、格子状の逃がし溝20が形成されている。この逃がし溝20は、例えばダイパッド部10の表面にレーザ光線を照射して、メッキ層10Bの一部を除去することで形成される。このようにしてメッキ層10Bの一部が除去されると、除去された部分から露出した銅合金よりなる基材10Aの表面が酸化して酸化皮膜(図示せず)が形成される。このため、逃がし溝20の底部は、メッキ層10Bの表面に比べて半田濡れ性が低くなっている。
一方、回路構成体2におけるランド部7の表面にも、図2及び図4に示すように、格子状の逃がし溝21が形成されている。この逃がし溝21も、ランド部7の表面へのレーザ光線の照射等により、メッキ層4Bの一部を除去することで形成される。逃がし溝21の底部は、銅箔4Aの表面に形成された酸化皮膜により、メッキ層4Bの表面に比べて半田濡れ性が低くなっている。
パワー半導体装置1を回路構成体2上に実装する場合には、まず回路構成体2の各ランド部6,7にスクリーン印刷等によりペースト状の半田15,17を印刷する。そして、その半田15,17の上に、パワー半導体装置1のリード部16及びダイパッド部10を載置し、リフロー炉(図示せず)で半田溶融温度まで加熱、冷却することにより、リード部16及びダイパッド部10と、各ランド部6,7とを半田付けする。
上記接合工程において、リフロー炉にて半田15が溶融すると、その半田15が濡れ性の良いランド部7及びダイパッド部10のメッキ層4B,10Bの表面を伝って濡れ拡がる一方で、濡れ性の低い逃がし溝20,21の底部には付着しない。このため、ダイパッド部10若しくは導電路4と半田15との間に挟まれた外気や、半田15やメッキ層4B,10Bから発生したガスが逃がし溝20,21を通じて外部に逃がされる。これにより、冷却後に半田15中に残留する気泡が低減される。また、同じく上記の接合工程においては、逃がし溝20,21が格子状に形成されることで半田濡れ性が良好なメッキ層4B,10Bがブロック状に分断されているため、半田15がそのブロックよりも外側に流動しにくくなる。このため、半田溶融時にパワー半導体装置1が半田の流動に伴って移動することが防止され、部品の位置決めの精度を高めることができる。
なお、パワー半導体装置1の製造の際には、ダイパッド部10の上面にMOS−FETチップ9が半田12により接合される。この半田付け作業は加熱処理により行われるが、この工程においてもダイパッド部10と半田12との間に挟まれた外気や、半田12やメッキ層10Bから発生したガスが、ダイパッド部10の上面に設けられた逃がし溝20により外部に逃がされる。また、逃がし溝20が格子状に形成されることで半田濡れ性が良好なメッキ層10Bがブロック状に分断されているため、半田12が流動しにくくなる。このため、半田溶融時にMOS−FETチップ9が半田の流動に伴って移動することが防止され、位置決め精度を高めることができる。
以上のように本実施形態によれば、ランド部7及びダイパッド部10の表面に逃がし溝20,21が形成されているため、半田による接合時に気体が逃がし溝21により逃がされる。これにより、半田中に残留する気泡を低減することができ、放熱性を向上させることができる。
逃がし溝20,21の底部が周辺部(メッキ層4B,10Bの表面)に比べて半田濡れ性が低くなっているため、接合時に逃がし溝20,21が半田で埋められにくくなる。従って、逃がし溝20,21の通気性を確保することができる。
逃がし溝20,21は、メッキ層4B,10Bの一部を除去することで形成されるため、簡易に形成することができる。
また、逃がし溝20,21は、メッキ層4B,10Bを線状または格子状に除去することで形成されている。このため、逃がし溝20,21を例えばレーザ等によって簡易に形成することができる。また、逃がし溝20,21が格子状に形成されているため、半田の流動を抑えることができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態では、ろう材として半田を用いたものを示したが、半田以外のろう材、例えば銀ろう等の硬ろうを用いたものも本発明に含まれる。
(2)上記実施形態では、逃がし溝を格子状に形成したものを示したが、逃がし溝の形状は適宜変更できる。例えば図5に示したものでは、線状の8本の逃がし溝21Aがランド部7の中心から放射状に延びて形成されている。また、図6に示したものでは、ランド部7のうち中央を除いた外周部に8本の線状の逃がし溝21Bが放射状に延びて形成されている。
(3)上記実施形態では、逃がし溝をダイパッド部とダイパッド部が接合されるランド部に設けたものを示したが、本発明によれば、電子部品が有するダイパッド部以外の電極板(リード部等)や、その電極板と接合される回路基板の導電路に逃がし溝を設けても良い。
(4)上記実施形態に例示した製造工程はあくまでも一例であって、適宜に変更可能である。
(5)メッキ層は、異なる成分を含む層が複数積層されたものであっても良い。この場合、逃がし溝を形成するために、メッキ層を形成する複数の層の全てを削っても良く、表面側の一部の層のみを削っても良い。
(6)逃がし溝は、導電路、電極板のメッキ層を削って形成しても良い。
本発明の実施形態1に係るパワー半導体装置と回路構成体の断面図 ダイパッド部と導電路との半田接合部分を示す部分拡大断面図 ダイパッド部の平面図 ランド部の平面図 他の実施形態に係る逃がし溝を示す平面図 別の他の実施形態に係る逃がし溝を示す平面図
符号の説明
1…パワー半導体装置
2…回路構成体(回路基板)
4…導電路
7A…銅箔(基材)
7B…メッキ層
10…ダイパッド部(電極板)
10A…基材
10B…メッキ層
12,15…半田(ろう材)
20,21,21A,21B…逃がし溝

Claims (10)

  1. 電子部品がろう材を用いて接合される導電路を備えた回路基板であって、
    前記導電路は、銅箔からなる基材の表面にメッキ層を設けてなり、
    前記導電路の表面には、接合時に気体を逃がすための逃がし溝が、前記メッキ層の一部を除去することで形成されていることを特徴とする回路基板。
  2. 前記逃がし溝の底部は、周辺部よりも前記ろう材の濡れ性が低くされていることを特徴とする請求項1に記載の回路基板。
  3. 前記逃がし溝は、前記メッキ層が線状に除去されてなることを特徴とする請求項1または請求項2に記載の回路基板。
  4. 前記逃がし溝は、前記メッキ層が格子状に除去されてなることを特徴とする請求項1または請求項2に記載の回路基板。
  5. 外部の導電路にろう材を用いて接合される電極板を有した電子部品であって、
    前記電極板は、銅合金からなる基材の表面にメッキ層を設けて構成され、
    前記電極板の表面には、接合時に気体を逃がすための逃がし溝が、前記メッキ層の一部を除去することで形成されていることを特徴とする電子部品。
  6. 前記逃がし溝の底部は、周辺部よりも前記ろう材の濡れ性が低くされていることを特徴とする請求項5に記載の電子部品。
  7. 前記逃がし溝は、前記メッキ層が線状に除去されてなることを特徴とする請求項5または請求項6に記載の電子部品。
  8. 前記逃がし溝は、前記メッキ層が格子状に除去されてなることを特徴とする請求項5または請求項6に記載の電子部品。
  9. 請求項5から請求項8のいずれか一項に記載の電子部品を実装した回路基板。
  10. 請求項1から請求項4及び請求項9のいずれか一項に記載の回路基板を備えた電気接続箱。
JP2005177709A 2005-06-17 2005-06-17 回路基板、電子部品及び電気接続箱 Expired - Fee Related JP4634230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005177709A JP4634230B2 (ja) 2005-06-17 2005-06-17 回路基板、電子部品及び電気接続箱

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005177709A JP4634230B2 (ja) 2005-06-17 2005-06-17 回路基板、電子部品及び電気接続箱

Publications (2)

Publication Number Publication Date
JP2006351926A JP2006351926A (ja) 2006-12-28
JP4634230B2 true JP4634230B2 (ja) 2011-02-16

Family

ID=37647436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005177709A Expired - Fee Related JP4634230B2 (ja) 2005-06-17 2005-06-17 回路基板、電子部品及び電気接続箱

Country Status (1)

Country Link
JP (1) JP4634230B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197155B2 (en) * 2007-12-28 2015-11-24 Onamba Co., Ltd. Terminal plate circuit
JP4929382B2 (ja) * 2010-07-13 2012-05-09 株式会社東芝 電子部品構造体及び電子機器
ITMI20111776A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura a rifusione
US8587019B2 (en) * 2011-10-11 2013-11-19 Ledengin, Inc. Grooved plate for improved solder bonding
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
EP3030060B1 (en) * 2013-07-30 2020-01-08 Kyocera Corporation Wiring base plate and electronic device
JP6206021B2 (ja) * 2013-09-12 2017-10-04 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
JP2016127207A (ja) * 2015-01-07 2016-07-11 三菱電機株式会社 実装基板およびその製造方法、ならびにプリント配線板および電子部品
CN108028232B (zh) * 2015-10-27 2021-09-24 京瓷株式会社 布线基板、电子装置以及电子模块
JP6569610B2 (ja) * 2016-07-06 2019-09-04 株式会社デンソー 電子装置
JP6757006B2 (ja) * 2016-10-21 2020-09-16 国立研究開発法人産業技術総合研究所 半導体装置及びその製造方法
JP7168280B2 (ja) * 2018-06-26 2022-11-09 住友電工デバイス・イノベーション株式会社 半導体装置、および、半導体チップの搭載方法
CN109273423A (zh) * 2018-08-22 2019-01-25 宁波天炬光电科技有限公司 芯片结构、芯片级封装增强结构及方法
DE102018125300A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil
JP2020136431A (ja) * 2019-02-18 2020-08-31 株式会社東芝 半導体デバイスの製造方法および半導体デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220281A (ja) * 1983-05-28 1984-12-11 Nippon Light Metal Co Ltd 金属体のろう付接合方法
JPH1131876A (ja) * 1997-07-10 1999-02-02 Murata Mfg Co Ltd 回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220281A (ja) * 1983-05-28 1984-12-11 Nippon Light Metal Co Ltd 金属体のろう付接合方法
JPH1131876A (ja) * 1997-07-10 1999-02-02 Murata Mfg Co Ltd 回路基板

Also Published As

Publication number Publication date
JP2006351926A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP4634230B2 (ja) 回路基板、電子部品及び電気接続箱
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP4438489B2 (ja) 半導体装置
JP2005095977A (ja) 回路装置
JP2014060211A (ja) 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP2017212316A (ja) 金属−セラミックス接合基板およびその製造方法
JP2008187101A (ja) 半導体装置及び半導体装置の実装構造
JP2006318986A (ja) フレキシブルプリント回路板およびその製造方法
JP2006060141A (ja) 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR101735439B1 (ko) 히팅싱크패드가 삽입된 방열인쇄회로기판의 제조방법
JP2006351927A (ja) 半導体装置、回路基板及び電気接続箱
JP6587795B2 (ja) 回路モジュール
CN110931447A (zh) 模块及印刷基板
JP6477105B2 (ja) 半導体装置
JP6027626B2 (ja) 部品内蔵基板の製造方法
JP2013171963A (ja) プリント基板装置および電子機器
JP6633151B2 (ja) 回路モジュール
JP2018046225A (ja) 基板装置
JP2008259286A (ja) 回路構成体
US8598597B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法
JP2008282904A (ja) モールドパッケージおよびその製造方法
JP2008028212A (ja) 回路モジュールおよび電気的接続構造

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees