JP4691455B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4691455B2
JP4691455B2 JP2006053227A JP2006053227A JP4691455B2 JP 4691455 B2 JP4691455 B2 JP 4691455B2 JP 2006053227 A JP2006053227 A JP 2006053227A JP 2006053227 A JP2006053227 A JP 2006053227A JP 4691455 B2 JP4691455 B2 JP 4691455B2
Authority
JP
Japan
Prior art keywords
semiconductor element
isolation
heat
heat spreader
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006053227A
Other languages
English (en)
Other versions
JP2007234781A (ja
Inventor
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006053227A priority Critical patent/JP4691455B2/ja
Priority to US11/500,879 priority patent/US20070200209A1/en
Publication of JP2007234781A publication Critical patent/JP2007234781A/ja
Priority to US12/696,611 priority patent/US8089146B2/en
Application granted granted Critical
Publication of JP4691455B2 publication Critical patent/JP4691455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は半導体装置に係わり、特に半導体素子の近傍にコンデンサ等のチップ部品が配置された半導体装置及びそのような半導体装置に取り付けられるヒートスプレッダ等の放熱部材に関する。
近年、半導体素子がより高い周波数で動作するようになってきており、動作の際の発熱量が増大している。半導体素子からの熱を放出して冷却するために、基板上に搭載された半導体素子の背面に放熱部材としてヒートスプレッダが設けられることが多い。放熱を効率的に行うために、ヒートスプレッダは半導体素子の外形より大きく形成され、半導体素子全体を覆うような形状とされる。そして、ヒートスプレッダは、半導体素子の背面に伝熱性の接合部材により接合される。
図１は従来のヒートスプレッダを有する半導体装置の断面図である。図１に示すように、半導体素子１がプリント基板２に搭載され、ヒートスプレッダ３が半導体素子１を覆うように設けられている。ヒートスプレッダ３はプリント基板２まで延在する脚部３ａを有しており、半導体素子１が収容される凹部３ｂが形成されている。すなわち、ヒートスプレッダ３の外周部分の脚部３ａにより凹部３ｂが形成されている。
半導体素子１の周囲にはコンデンサなどのチップ部品（電子部品）４がプリント基板２上に実装されている。このため、ヒートスプレッダ３の凹部３ｂは、チップ部品４も収容できる大きさに形成されている。
ヒートスプレッダ３は、例えば銅（Ｃｕ）等の伝熱性の良好な金属により形成され、接合部材５により半導体素子１の背面に接合される。接合部材５として、例えば伝熱性の粒子を樹脂に添加したような伝熱性樹脂が用いられることがあるが、より伝熱性を向上させるために、はんだや銀ペースト等の金属接合部材を用いることが多くなってきている。
ヒートスプレッダ３の凹部３ｂの周囲部分、すなわち脚部３ａの端面は、プリント基板２に接着される。これにより、ヒートスプレッダ３をプリント基板２にも固定すると共に、プリント基板２がヒートスプレッダ３により補強されるという効果も得られる。
接合部材５として金属接合部材であるはんだを用いた場合、はんだを半導体素子１の背面とヒートスプレッダ３の凹部３ｂの底面との間に挟んだ状態でヒートスプレッダ３をプリント基板２上に載置して仮固定し、これをリフロー炉に入れて加熱してはんだを溶融してから固化させる。
接合部材５としてのはんだをリフローする際に、はんだの量が多すぎると、図２に示すように、溶融したはんだが半導体素子１の背面から外側にはみ出してしまうことがある。また、溶融したはんだに圧力が加わってはんだの表面の酸化膜が破れた時に、そこからはんだの粒が飛散することもある。このような場合、半導体素子１の近傍に配置されていたチップ部品４に、はみ出したはんだあるいは飛散したはんだが接触してチップ部品４がショートするおそれがある。
このような問題を解決するために、半導体素子１とプリント基板２との間に充填されるアンダーフィル６を多めに供給して、チップ部品４もアンダーフィル６で被覆してしまうことが提案されている（例えば、特許文献１及び２参照。）。
特開２０００−２００８７０号公報 特開２００１−２６７４７３号公報
上述のように、半導体素子１とプリント基板２との間に充填されるアンダーフィル６は、比較的粘度が低い液状樹脂として供給される。そのため、チップ部品４を覆うようにチップ部品４に対して供給しても、完全に覆いきれないおそれがある。また、チップ部品４が数多く配置されている場合、その各々に対してアンダーフィル６を供給しなければならず、アンダーフィル６の供給に手間がかかる。また、比較的高価なアンダーフィル６を多量に使用しなければならないので半導体装置の製造コストが上昇するというも問題もある。
また、チップ部品４をはんだ付けした後にアンダーフィル６を供給すると、チップ部品４の両側の電極をはんだ付けした場合、チップ部品４の下部とプリント基板２の表面との間に狭い空隙（図２中符号７で示す）が形成される場合が多い。このような状態でチップ部品４をはんだ付けした後にアンダーフィル６をチップ部品４に供給した際、アンダーフィル６が空隙に完全に入り込めずに空隙を埋めることができないことがある。
このような場合、ヒートスプレッダ３を接合するための接合部材５を溶融するために半導体装置がリフロー炉で加熱されると、チップ部品４の両側のはんだも一時的に溶融される。その際、チップ部品４の上側はアンダーフィルで覆われているので、溶融したはんだがチップ部品４の下の空隙に流れ込むことがある。この場合、溶融したはんだによりチップ部品４の両側の電極がショートしてしまうといった問題が発生する。
本発明は上述の問題に鑑みなされたものであり、半導体素子に放熱部材を接合する際に、溶融した接合部材が半導体素子の周囲に配置された電子部品に接触することのない半導体装置、及びそのような放熱部材を提供することを目的とする。
上述の目的を達成するために、本発明によれば、基板に搭載された半導体素子と、該半導体素子の周囲に配置された電子部品と、前記半導体素子の背面に接合部材により接合された放熱部材とを有し、該放熱部材は、前記半導体素子の外周と前記電子部品との間に延在する隔離部を有し、該隔離部は前記放熱部材の一部であって前記放熱部材と一体に形成されており、前記隔離部は、前記半導体素子の全周を包囲するように枠状に形成されており、前記放熱部材は前記半導体素子及び前記電子部品を収容する凹部を有し、該凹部の外周部が前記基板に接合され、前記隔離部は前記基板に向かって延在し、前記隔離部の先端と前記基板との間に所定の空隙が形成されていることを特徴とする半導体装置が提供される。
本発明によれば、半導体素子に放熱部材を接合する際に、溶融した接合部材が隔離部を超えてはみ出すことがない。これにより、溶融した接合部材が半導体素子の周囲に配置された電子部品に接触することがなく、半導体装置の信頼性が向上し、半導体装置の歩留まりを向上することができる。
本発明の第１の実施形態による半導体装置ついて、図３を参照しながら説明する。図３は本発明の第１の実施形態による半導体装置の断面図である。
図３に示すように、半導体素子１がプリント基板２にフリップチップ実装され、ヒートスプレッダ１０が半導体素子１を覆うように設けられている。半導体素子１とプリント基板２との間にはウンダーフィル６が充填される。
放熱部材であるヒートスプレッダ１０はプリント基板２まで延在する脚部１０ａを有しており、半導体素子１が収容される凹部１０ｂが形成されている。すなわち、ヒートスプレッダ１０の外周部分の脚部１０ａにより凹部１０ｂが形成されている。
半導体素子１の周囲にはコンデンサや抵抗などのチップ部品（電子部品）４がプリント基板２上に実装されている。このため、ヒートスプレッダ１０の凹部１０ｂは、チップ部品４も収容できる大きさに形成されている。
ヒートスプレッダ１０は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等の伝熱性の良好な金属により形成され、接合部材５により半導体素子１の背面に接合される。接合部材５として、例えば伝熱性の粒子を樹脂に添加したような伝熱性樹脂を用いてもよいが、より伝熱性を向上させるために、はんだや銀ペースト等の金属接合部材を用いることが好ましい。本実施形態では、ヒートスプレッダ１０を銅（Ｃｕ）で形成し、銅と接合性がよく高い伝熱性を有するはんだを接合部材５として用いている。
ヒートスプレッダ１０の凹部１０ｂの周囲部分、すなわち脚部１０ａの端面は、接着材８によりプリント基板２に接着される。これにより、ヒートスプレッダ１０をプリント基板２にも固定すると共に、プリント基板２がヒートスプレッダ１０により補強されるという効果も得られる。
ここで、本実施形態では、ヒートスプレッダ１０は、半導体素子１及びプリント基板２に固定された際に、半導体素子１とチップ部品４との間に延在する部分として隔離部１２を有している。本実施形態では、隔離部１２は放熱部材１０に一体に形成されている。図４はヒートスプレッダ１０の斜視図である。例えば、ヒートスプレッダ１０を銅板で作成する場合、枠状に隔離部１２を残して凹部１０ａを機械加工やエッチング等により加工する。
枠状の隔離部１２は内側の寸法が半導体素子１の外形寸法より僅かに大きくなるように加工される。また、隔離部１２の端部は、脚部１０ｂより僅かに低くなるように形成される。すなわち、ヒートスプレッダ１０がプリント基板２に固定された際に、図３に示すように、端部１２ａがプリント基板２から離れて所定の小さな間隙が形成されるような高さ寸法とされる。この間隙を設けることにより、導電性の隔離部１２がプリント基板２上の配線等に接触しないようにすると共に、後述のように接合部材５としてのはんだが枠状の隔離部１２から外にはみ出ないようにしている。
以上のような構成のヒートスプレッダ１０は、半導体素子１に接合される部分（隔離部１２の内側の凹部１０ａの底面）及び枠状の隔離部１２の内面が銅（Ｃｕ）であるため、接合部材５としてはんだを用いた場合に、はんだに対する濡れ性は良好である。
次に、ヒートスプレッダ１０を半導体素子１に接合し且つプリント基板２に固定する工程について説明する。
ヒートスプレッダ１０を裏返して（図４に示す状態にする）隔離部１２の内側に適量のはんだペースト又はハンダ粒を配置する。そして、ヒートスプレッダ１０の脚部１０ｂの端面に接着材８を塗布する。その後、半導体素子１とチップ部品４が搭載されたプリント基板２を裏返して、半導体装置１が枠状の隔離部１２の内側に収まるように、ヒートスプレッダ１０の上に載置する。そして、プリント基板２とヒートスプレッダ１０をクリップ等でクランプして仮固定し、その状態でリフロー炉に入れて加熱する。リフロー炉での加熱により、隔離部１２の内側で半導体素子１の背面とヒートスプレッダ１０の凹部１０ａの底面との間のはんだが溶融する。
はんだが溶融した際、余分なはんだは半導体素子１の背面からはみ出すが、隔離部１２の内面で阻止されそれ以上はみ出ることはできず、溶融したはんだは隔離部１２内に保持される。隔離部１２の内面ははんだに対する濡れ性が良好なため、溶融したはんだは隔離部１２の内面に付着し効果的に隔離部１２の内側に保持される。また、溶融したはんだがはみ出る際に、表面の酸化被膜が破れてはんだが飛散したとしても、隔離部１２の内面に付着するだけで、隔離部１２の外に飛散することはない。
以上のように、溶融したはんだは隔離部１２の内側に保持され、溶融したはんだがチップ部品４に達することはない。したがって、チップ部品４が接合部材５としてのはんだによりショートするといたった問題を防止することができる。
なお、リフロー炉における加熱により、接着材８が硬化してヒートスプレッダ１０はプリント基板２に接着される。加熱が終了したら、半導体装置はリフロー炉から取り出されて冷却され、はんだは固化して図３に示す接合部材５となり、放熱部材としてのヒートスプレッダ１０は半導体素子１の背面に接合部材５により接合される。
以上のように、本実施形態による半導体装置は、放熱部材としてヒートスプレッダ１０を有し、ヒートスプレッダ１０の隔離部１２がはんだのはみ出しを抑制する。隔離部１２は、ヒートスプレッダ１０を加工する際に同時に加工して形成することができる。したがって、ヒートスプレッダの加工形状を変更するだけで、部品点数を増やすことなくはんだのはみ出しを防止することができ、半導体装置の製造コストを増大することもない。またヒートスプレッダを有する半導体装置の信頼性が向上し、はんだのはみ出しによる不良率が低減されて半導体装置の歩留まりを向上することができる。
次に、本発明の第２の実施形態による半導体装置について、図５及び図６を参照しながら説明する。図５は本発明の第２の実施形態による半導体装置の断面図であり、図６は図５に示す隔離部材の斜視図である。なお、図５において、図３に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
本発明の第２の実施形態による半導体装置は、上述の第１の実施形態による半導体装置と基本的に同じ構成であり、ヒートスプレッダ２０の構成が異なるだけである。本実施形態によるヒートスプレッダ２０は、ヒートスプレッダ１０の隔離部１２を構成する部材として隔離部材２２が別部材として設けられる。
隔離部材２２は、図５に示すように、例えば銅板で形成された枠状部２２ａの周囲に取り付け部２２ｂが張り出した形状である。取り付け部２２ｂの張り出し寸法は、ヒートスプレッダ２０の凹部２０ａの内側の寸法に応じて決定されており、隔離部材２２は銅板の弾性を利用して凹部２０ａ内に嵌め込まれて固定される。
本実施形態では、隔離部材２２は上述の隔離部１２と同様な効果を有するように銅板で形成されるが、銅板に限定されるものではない。隔離部材２２は銅板以外の金属板で形成してもよく、あるいは、隔離部材２２がチップ部品４やプリント基板２上の配線に接触した際にショートしないように絶縁材で形成することもできる。隔離部材２２を絶縁材で形成した場合、はんだとの濡れ性が欲しい部分に金めっきやニッケルめっきを施してもよい。また、隔離部材２２の枠状部２２ａと取り付け部２２ｂとを別個の部材として接合することもできる。すなわち、枠状部２２ａをヒートスプレッダ２０の所定の位置に取り付けることができるものであれば、どのような構成であってもよい。
以上のような隔離部材２２が取り付けられたヒートスプレッダ２０も、上述の第１の実施形態のヒートスプレッダ１０と同じ効果を有する。本実施形態によるヒートスプレッダ２０は凹部２０ａを有する従来のヒートスプレッダと同じ形状とすることができ、隔離部材２２を後から取り付けるだけで、はんだのはみ出しを防止することができる。
以上のように、本明細書は以下の発明を開示する。
（付記１）
基板に搭載された半導体素子と、
該半導体素子の周囲に配置された電子部品と、
前記半導体素子の背面に接合部材により接合された放熱部材と
を有し、
該放熱部材は、前記半導体素子の外周と前記電子部品との間に延在する隔離部を有することを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置であって、
前記隔離部は、前記放熱部材に一体に形成され、前記半導体素子の全周を包囲するように枠状に形成されていることを特徴とする半導体装置。
（付記３）
付記２記載の半導体装置であって、
前記接合部材は、加熱溶融してから硬化させることにより前記半導体素子の前記背面を前記放熱部材に接合する金属接合部材であって、前記枠状の隔離部の内側に配置されていることを特徴とする半導体装置。
（付記４）
付記３記載の半導体装置であって、
前記放熱部材及び前記隔離部は、前記金属接合部材に対する濡れ性を有する材料により形成されることを特徴とする半導体装置。
（付記５）
付記３記載の半導体装置であって、
前記金属接合部材は、はんだ及び銀ペーストのうちの一つであることを特徴とする半導体装置。
（付記６）
付記２記載の半導体装置であって、
前記放熱部材は前記半導体素子及び前記電子部品を収容する凹部を有し、
該凹部の外周部が前記基板に接合され、
前記隔離部は前記放熱部材から前記基板に向かって延在し、前記隔離部の先端と前記基板との間に所定の空隙が形成されていることを特徴とする半導体装置。
（付記７）
付記１記載の半導体装置であって、
前記隔離部は、前記放熱部材に取り付けられた前記放熱部材とは異なる部材であり、前記半導体素子の全周を包囲するように枠状に形成されていることを特徴とする半導体装置。
（付記８）
付記７記載の半導体装置であって、
前記放熱部材は前記半導体素子及び前記電子部品を収容する凹部を有し、
前記隔離部は金属板の曲げ加工により形成され、前記放熱部材の凹部に嵌め込まれて固定されていることを特徴とする半導体装置。
（付記９）
付記７記載の半導体装置であって、
前記接合部材は、加熱溶融してから硬化させることにより前記半導体素子の前記背面を前記放熱部材に接合する金属接合部材であって、前記枠状の隔離部の内側に配置されていることを特徴とする半導体装置。
（付記１０）
付記８記載の半導体装置であって、
前記隔離部は、前記金属接合部材に対する濡れ性を有する材料により形成されることを特徴とする半導体装置。
（付記１１）
付記７記載の半導体装置であって、
前記金属接合部材は、はんだ及び銀ペーストのうちの一つであることを特徴とする半導体装置。
（付記１２）
付記７記載の半導体装置であって、
前記放熱部材の前記凹部の外周部が前記基板に接合され、
前記隔離部は前記放熱部材から前記基板に向かって延在し、前記隔離部の先端と前記基板との間に所定の空隙が形成されていることを特徴とする半導体装置。
（付記１３）
周囲に電子部品が配置された半導体素子の背面に接合部材により接合されるよう構成された放熱部材であって、
前記半導体素子の外周と前記電子部品との間に延在するように形成された隔離部を有することを特徴とする放熱部材。
（付記１４）
付記１３記載の放熱部材であって、
前記半導体素子と前記電子部品を収容する凹部を有し、
前記隔離部は前記半導体素子の外形より大きい枠状の部材であり、該凹部の底部から延在することを特徴とする放熱部材。
（付記１５）
付記１４記載の放熱部材であって、
前記隔離部の先端は、前記放熱部材の底部からの前記凹部の周囲部分の高さより低いことを特徴とする放熱部材。
（付記１６）
付記１３記載の放熱部材であって、
前記隔離部は金属板の曲げ加工により形成され、前記凹部に嵌め込まれて固定されていることを特徴とする放熱部材。
従来のヒートスプレッダを有する半導体装置の断面図である。 図１に示す半導体装置において接合部材がはみ出した状態を示す断面図である。 本発明の第１の実施形態による半導体装置の断面図である。 図３に示すヒートスプレッダの斜視図である。 本発明の第２の実施形態による半導体装置の断面図である。 図５に示す隔離部材の斜視図である。
符号の説明
１ 半導体素子
２ プリント基板
４ チップ部品
５ 接合部材
６ アンダーフィル
８ 接着材
１０，２０ ヒートスプレッダ
１０ａ，２０ａ 凹部
１０ｂ、２０ｂ 脚部
１２ 隔離部
１２ａ 端部
２２ 隔離部材
２２ａ 枠状部
２２ｂ 取り付け部

Claims (1)

  1. 基板に搭載された半導体素子と、
    該半導体素子の周囲に配置された電子部品と、
    前記半導体素子の背面に接合部材により接合された放熱部材と
    を有し、
    該放熱部材は、前記半導体素子の外周と前記電子部品との間に延在する隔離部を有し、
    該隔離部は前記放熱部材の一部であって前記放熱部材と一体に形成されており、
    前記隔離部は、前記半導体素子の全周を包囲するように枠状に形成されており、
    前記放熱部材は前記半導体素子及び前記電子部品を収容する凹部を有し、
    該凹部の外周部が前記基板に接合され、
    前記隔離部は前記基板に向かって延在し、前記隔離部の先端と前記基板との間に所定の空隙が形成されていることを特徴とする半導体装置。
JP2006053227A 2006-02-28 2006-02-28 半導体装置 Expired - Fee Related JP4691455B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006053227A JP4691455B2 (ja) 2006-02-28 2006-02-28 半導体装置
US11/500,879 US20070200209A1 (en) 2006-02-28 2006-08-09 Semiconductor device and heat radiation member
US12/696,611 US8089146B2 (en) 2006-02-28 2010-01-29 Semiconductor device and heat radiation member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006053227A JP4691455B2 (ja) 2006-02-28 2006-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007234781A JP2007234781A (ja) 2007-09-13
JP4691455B2 true JP4691455B2 (ja) 2011-06-01

Family

ID=38443176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006053227A Expired - Fee Related JP4691455B2 (ja) 2006-02-28 2006-02-28 半導体装置

Country Status (2)

Country Link
US (2) US20070200209A1 (ja)
JP (1) JP4691455B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309732B2 (ja) * 2008-07-02 2013-10-09 日本精工株式会社 電動パワーステアリング装置
US8390112B2 (en) 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
WO2011111112A1 (ja) * 2010-03-12 2011-09-15 富士通株式会社 放熱構造体およびその製造方法
JP5447175B2 (ja) 2010-05-17 2014-03-19 富士通セミコンダクター株式会社 半導体装置
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5799565B2 (ja) * 2011-04-22 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP6060527B2 (ja) * 2012-05-31 2017-01-18 株式会社ソシオネクスト 半導体パッケージ
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
JP5892184B2 (ja) * 2014-03-18 2016-03-23 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
FR3049764B1 (fr) * 2016-03-30 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique pourvu d'un organe de dissipation de la chaleur
JP2019186375A (ja) * 2018-04-10 2019-10-24 富士通コンポーネント株式会社 通信モジュール
FR3092932A1 (fr) * 2019-02-14 2020-08-21 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant un capot
CN110416097B (zh) * 2019-06-12 2021-05-11 苏州通富超威半导体有限公司 防止铟金属溢出的封装结构及封装方法
JP2021052134A (ja) 2019-09-26 2021-04-01 株式会社デンソー 電子制御装置
WO2022138441A1 (ja) * 2020-12-23 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
CN117178354A (zh) * 2021-04-20 2023-12-05 日立安斯泰莫株式会社 车载装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JP2000058686A (ja) * 1998-08-10 2000-02-25 Fujitsu Ltd 半導体装置及び半導体装置用キャリア
JP2001308215A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 半導体装置
JP2003152149A (ja) * 2001-11-03 2003-05-23 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2004071977A (ja) * 2002-08-08 2004-03-04 Mitsubishi Electric Corp 半導体装置
JP2005136272A (ja) * 2003-10-31 2005-05-26 Hitachi Cable Ltd 高周波部品搭載用半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663576B2 (ja) 1988-11-08 1997-10-15 神鋼電機株式会社 パルスモータ
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
JP3228339B2 (ja) 1998-11-04 2001-11-12 日本電気株式会社 半導体装置およびその製造方法
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
JP2001007255A (ja) 1999-06-08 2001-01-12 Taishu Denno Kofun Yugenkoshi 高効率放熱型チップ寸法パッケージ方法及び装置
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6752204B2 (en) * 2001-09-18 2004-06-22 Intel Corporation Iodine-containing thermal interface material
JP2004179227A (ja) 2002-11-25 2004-06-24 Alps Electric Co Ltd 電子部品実装基板
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
US6807061B1 (en) * 2003-04-28 2004-10-19 Hewlett-Packard Development Company, L.P. Stack up assembly
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
US7633158B2 (en) * 2003-09-05 2009-12-15 Rohde & Schwarz Gmbh & Co., Kg Electronic component comprising a cooling surface
US6979899B2 (en) * 2003-12-31 2005-12-27 Texas Instruments Incorported System and method for high performance heat sink for multiple chip devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JP2000058686A (ja) * 1998-08-10 2000-02-25 Fujitsu Ltd 半導体装置及び半導体装置用キャリア
JP2001308215A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 半導体装置
JP2003152149A (ja) * 2001-11-03 2003-05-23 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2004071977A (ja) * 2002-08-08 2004-03-04 Mitsubishi Electric Corp 半導体装置
JP2005136272A (ja) * 2003-10-31 2005-05-26 Hitachi Cable Ltd 高周波部品搭載用半導体装置

Also Published As

Publication number Publication date
US20070200209A1 (en) 2007-08-30
JP2007234781A (ja) 2007-09-13
US20100127364A1 (en) 2010-05-27
US8089146B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
JP4691455B2 (ja) 半導体装置
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP4874325B2 (ja) 半導体装置
US8860196B2 (en) Semiconductor package and method of fabricating the same
KR20090050750A (ko) 전력 모듈 및 그 제조 방법
JP2004103998A (ja) 回路部品内蔵モジュール
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
US20170318661A1 (en) Circuit board and on-board structure of semiconductor integrated circuit
JP2007066960A (ja) 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
JP5169800B2 (ja) 電子装置
JP2012191002A (ja) 半導体装置
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP6559236B2 (ja) 半導体装置およびその製造方法
US9815133B2 (en) Method for producing a module
JP6477105B2 (ja) 半導体装置
JP2013171963A (ja) プリント基板装置および電子機器
JP2013211497A (ja) 部品接合構造
JP2013065887A (ja) 電子装置
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP2019050297A (ja) 半導体装置
JP4863836B2 (ja) 半導体装置
JP4853276B2 (ja) 半導体装置の製造方法
JP2010219087A (ja) 表面実装部品の実装構造および実装方法
JP5401498B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees