JP2007005607A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007005607A JP2007005607A JP2005184816A JP2005184816A JP2007005607A JP 2007005607 A JP2007005607 A JP 2007005607A JP 2005184816 A JP2005184816 A JP 2005184816A JP 2005184816 A JP2005184816 A JP 2005184816A JP 2007005607 A JP2007005607 A JP 2007005607A
- Authority
- JP
- Japan
- Prior art keywords
- heat spreader
- semiconductor device
- groove
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 半導体チップで発生する熱を半導体装置外に放熱するための、ヒートスプレッダを有する半導体装置では、ヒートスプレッダの面積が広く、ヒートスプレッダとこのヒートスプレッダに対応したランドとの間の半田が溶融したときに、半導体装置が移動し易く、半導体装置に位置決めが困難であった。
【解決手段】 ランドと接合されるヒートスプレッダの面に、ヒートスレッダの端部に到る溝を設け、半田が溶融したときの半導体装置の移動を溝によって阻止する。
【選択図】 図3
【解決手段】 ランドと接合されるヒートスプレッダの面に、ヒートスレッダの端部に到る溝を設け、半田が溶融したときの半導体装置の移動を溝によって阻止する。
【選択図】 図3
Description
本発明は、放熱板の機能を果たすヒートスプレッダの第1の面側に半導体チップを装着し、他方の面を半導体装置の外部に露出するように構成した半導体装置に関し、さらに詳しくは、ヒートスプレッダに溝を設けて、この半導体装置を配線基板等に実装する場合の位置決めを容易にした半導体装置に関する。
半導体装置の高速化や高密度化に伴って、半導体チップからの発熱量が増えている。この発熱した熱を外部に逃すために、半導体チップをヒートスプレッダに登載し、半導体チップを登載していないヒートスプレッダの面を半導体装置の外部に露出させた半導体装置が知られている。図7はヒートスプレッダを備えた従来の半導体装置の例を示す図で、いわゆるガルウィングタイプのリードがパッケージの4方向から出ている表面実装型半導体装置であり、QFP(Quad Flat Package)と称される形式のものである。図7の(a)は、半導体装置100の断面図であり、矢印Aで示した方向から矢視した平面図を図7の(b)に示した。図7に示した半導体素子を含む集積回路が形成された半導体チップ112は、ヒートスプレッダ116にチップ接合層114を介して登載されており、半導体チップ112のボンディングパッド(図示せず)とアウタリード120に一体に接続されているインナリード(図示せず)とを、ボンディングワイヤ118を介して電気的に接続し、半導体チップ112、ボンディングワイヤ118、インナリード等を樹脂で封止するパッケージ122とで構成されている。ヒートスプレッダ116の半導体チップ112を登載した面に対向する面(非登載面)は、半導体装置100の外部に露出している。この露出した面を、半導体装置100を実装すべき配線基板130のランド136に半田層139を介して接合されている。この配線基板130に接合することにより、半導体チップ112で発生した熱は、ヒートスプレッダ116およびランド136等を介して半導体装置100の外部に放熱される。半導体チップ112の回路端子はアウタリード120によって、配線基板130の対応するランド132に半田層135を介して、電気的に接続される。しかし、ヒートスプレッダ116は、アウタリード120に比べ面積が広いために、半田等で半導体装置100を配線基板130に接続するときに、ヒートスプレッダ116とこれに対応するランド136との間の溶融半田の表面張力により、半導体装置100が配線基板130から浮く。そのために、ランド132とアウタリード120との位置決め、すなわち、半導体装置100と配線基板130との位置決めが困難であった。
上記した問題と同様の問題点を解決するものとして、例えば、特開2000−223622号公報には、半導体装置を基板に半田付けする場合に、配線基板とヒートスプレッダ(同公報ではタブ乃至はヒートシンクと称している。)との間の溶融した半田が偏り、半導体装置が傾き、浮いた側のリードと配線基板のランドとが接続できないことを解決する手段が記載されている。具体的には、同公報では、放熱板の半導体チップ非登載面に溝を設け、この溝に半田が濡れ難いレジンを埋め込むことにより、非登載面を複数の小領域に分割して、半田の流動範囲を分割した各々の複数の小領域内に限定する様にして、半田の偏りを解消することが開示されている。
特開2000−223622号公報、段落0020、段落0030、図12、図19。
上記公報に記載の技術では、溝で分割された各小領域間を溶融した半田が流動することがない。したがって、各小領域とこの小領域に対応する各ランドとの間の半田融着を確実にするめには、各小領域又は対応するランドに半田などの接合材を均一な厚さで塗布等をしておく必要がある。さらに、溝にレジンを埋め込む等の煩雑な工程が必要になる。この煩雑な工程は、半導体装置の配線基板に実装するための時間やコストの上昇等を招来する恐れがある。本発明は、上記した問題が無く、半導体装置の位置決めが容易に可能なヒートスプレッダを有した半導体装置を提供することを課題とする。
上記課題を解決するために、第1の発明においては、半導体装置において、前記半導体装置内は、半導体チップと、前記半導体チップを登載するヒートスプレッダと、前記ヒートスプレッダの前記半導体チップを登載する面に対向する半導体チップ非登載面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝とを有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの半導体チップ非登載面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とした。
さらに、第2の発明では、前記溝を複数設けた前記半導体装置において、前記複数の溝の全てが、共通の位置を通過する様に形成されていることを特徴とした。
さらに、第3の発明においては、第1、第2の発明に加え、前記溝は、前記半導体非登載面の中心位置を通過する様に形成されていることを特徴とした。
さらに、第4の発明では、ヒートスプレッダを有する半導体装置において、前記半導体装置の外部に面した前記ヒートスプレッダの面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝を有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの前記外部の面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とした。
本発明に係る構成では、半導体装置に設けたヒートスプレッダの半導体チップ非登載面に、前記ヒートスプレッダの厚さよりも浅い溝を前記ヒートスプレッダの端部に到るまで設け、前記溝を複数設ける場合には、前記溝によって半導体非登載面を分割して形成される複数の小領域の周辺部の一部は前記ヒートスプレッダの端部であることを特徴としたので、前記ヒートスプレッダの半導体非登載面または、前記ヒートスプレッダの半導体非登載面と接合する配線基板側のランドに半田等の接合材を塗布又は配置するだけで、前記接合材は所定の温度において、各小領域の半導体チップ登載面に流動するとともに、半導体装置は、前記溝に流入した接合材によって、移動が制限され、前記半導体装置の位置が正確に行える効果を有し、さらに、各複数の小領域は、半田等の接合材で接合されたことになるので、ヒートスプレッダとこのヒートスプレッダを介して伝導してきた前記半導体チップの熱をヒートスプレッダに接合される配線基板上のランドに効率良く伝導でき、半導体チップが発熱した熱を半導体装置外に放熱する効果を有する。
本発明を実施するための最良の形態を、図1から図6までを参照して説明する。図1は、本発明に係る半導体装置の断面の概略構成を示す図であり、図2は、同半導体装置の概略平面図であり、図3は同半導体装置を裏面から見た概略を示す図である。
図1において、半導体装置10は、QFP型の半導体装置であるが、本発明はこのQFP型の半導体装置に限定されるものではなく、半導体装置内の半導体チップからの放熱をヒートスプレッダを介して、半導体装置外に放熱するために、このヒートスプレッダを配線基板上のランドに接合するタイプのものに適用できる。
図1で、半導体チップ12は、ヒートスプレッダ16にチップ接合層14を介して登載し、接合されており、半導体チップ12のボンディングパッド(図示せず)とアウタリード20に一体に接続されているインナリード(図示せず)とを、ボンディングワイヤ18を介して電気的に接続し、半導体チップ12、ボンディングワイヤ18、インナリード等を樹脂で封止するパッケージ22とで構成されている。ヒートスプレッダ16の半導体チップ12を登載した面に対向する面(非登載面)は、半導体装置10の外部に露出している。この露出した面には、半導体装置10を配線基板に半田で接合するときに半導体装置10の移動を防止する溝17が設けられている。なお、半導体装置10を配線基板に接合する接合材(半田)は、Pb−Sn系半田、Pb系半田、Sn系半田、In系半田、Au系半田、およびPbフリー半田等を用いることが可能である。
図2は、図1に示した本発明に係る半導体装置10の概略平面図である。本実施例では、QFP型半導体装置であるので、パッケージ22の四辺から、アウタリードが外向きに設けられている。
図3は、図1、図2に示した半導体装置10を裏面から見た概略構成を示す図であり、パッケージ22の中央部には、ヒートスプレッダ16の半導体チップ非登載面が露出しており、本実施例では、ヒートスプレッダ16の略中央部を通る様に、一本の溝17が設けられている。
図4は、本発明に係る半導体装置10を配線基板30に配置した状態を示す図である。配線基板30には、ヒートスプレッダ16の位置、アウタリード20の接合部位置に対応した箇所にランド36及びランド32が配置されており、本実施例では、これら各ランド32、36に半田ペースト34および38が塗布乃至は添付されている。ヒートスプレッダ16の下に配置する半田ペースト38は、ヒートスプレッダ16の中央部付近に配置するので、半導体装置10を配線基板30上に配置した際には、半導体ペースト38は、溝17にも入り込む。この様に溝17の形状に沿い、入り込んだ半田ペースト38によって、半導体装置10が移動し難くなるので、配線基板30に対する位置決めがより正確になる。配置された半導体装置10と配線基板30は、実装すべき他の電子部品を配置した後に、半田ペースト34、38等を溶融するために、例えばリフロー炉に入れられて、半田ペーストの溶融、固化が行われる。
図5は、本発明に係る半導体装置10を配線基板30に実装した状態を示す図であり、半導体装置10のヒートスプレッダ16及び各アウタリード20はそれぞれ、ランド36及びランド32に半田ペーストが固化した半田層39、35によって接合される。このように、ヒートスプレッダ16に溝17を設けて、半導体装置10の移動を阻止する様にしたので、正確に各アウタリード20と対応する配線基板30上の各ランド32とを位置精度よく、接合できる。
なお、図3に示した様に、溝17は、ヒートスプレッダ16の端部にまで達しているので、半田を溶融させた場合にガスが発生しても、前記端部からガスが溝17から抜け易くなる。
上記実施例では、ヒートスプレッダ16に溝17を一本設けた場合を図3に例示したが、溝形状の他の例を図6に示す。図6(a)は、ヒートスプレッダ16の半導体チップ非登載面に2本の溝を直交する様に配置した例である。この溝17を有した半導体装置を配線基板に半田で接合する場合には、溶融した半田が4つの小領域に各々流動する様に、各溝が交差する共通部(鎖線で示す)に半田ペーストを配置することが好ましい。本例の溝においては、2本の溝17が、半導体装置の位置決めに寄与する。
図6(b)の溝形状は、6本の溝をヒートスプレッダ16の半導体チップ非登載面に放射状に配置したものであり、図6(a)の場合と同じく、この溝17を有した半導体装置を配線基板に半田で接合する場合には、溶融した半田が8つの小領域に各々流動する様に、各溝が交差する箇所である共通部(鎖線で示す)に半田ペーストを配置することが好ましい。本例の溝においては、4本の溝17が、半導体装置の位置決めに寄与する。
なお、図6(a)、(b)に図示した様に、各溝17はヒートスプレッダの中心付近を共通部としているので、各小領域部分は対称になり、この共通部付近に配置される半田ペーストが溶融した場合に、均等に各小領域部に流動し易くなる。
図6(c)は、図6(a)に示した矢印AAの矢視方向で見た溝17の断面形状を示す。この図6(c)に示した溝断面形状は、U字状であり、半田ペーストが溝の隅まで容易に充填される効果があり、半田ペーストが硬化して半田層になったときに、ヒートスプレッダ16とランド36との間に熱的な伝導を疎外する空隙等が生じる可能を減少させる。また、溝断面形状はコの字、Uの字に限らず、V字状やその他の形状であってもよく、溶融状態にある半田が入り込む溝形状であれば良い。
なお、上記実施例では、ヒートスプレッダ16を配線基板30のランド36に半田で接合する場合を例に説明をしたが、ヒートスプレッダ16を、半導体装置10の外部に設けた放熱作用を有する部材,例えばヒートシンクなどに接合する様に、構成してもよく、また接合材として、半田以外に熱伝導性のシリコーン樹脂または熱伝導性を向上させるための熱伝導性フィラを含んだ樹脂等で接着しても良い。
以上の開示に加え、以下の付記に記載の構成を開示する。
(付記1)半導体装置において、前記半導体装置内は、半導体チップと、前記半導体チップを登載するヒートスプレッダと、前記ヒートスプレッダの前記半導体チップを登載する面に対向する半導体チップ非登載面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝とを有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの半導体チップ非登載面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。
(付記2)前記溝を複数設けた付記1に記載の半導体装置において、前記複数の溝の全てが、共通の位置を通過する様に形成されていることを特徴とする半導体装置。
(付記3)付記1または付記2の半導体装置において、前記溝は、前記半導体非登載面の中心位置を通過する様に形成されていることを特徴とする半導体装置。
(付記4)付記1乃至付記3に記載の半導体装置において、前記溝の断面形状は、コの字またはU字型またはV字型の形状であることを特徴とする半導体装置。
(付記5)ヒートスプレッダを有する半導体装置において、前記半導体装置の外部に面した前記ヒートスプレッダの面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝を有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの前記外部の面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。
(付記1)半導体装置において、前記半導体装置内は、半導体チップと、前記半導体チップを登載するヒートスプレッダと、前記ヒートスプレッダの前記半導体チップを登載する面に対向する半導体チップ非登載面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝とを有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの半導体チップ非登載面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。
(付記2)前記溝を複数設けた付記1に記載の半導体装置において、前記複数の溝の全てが、共通の位置を通過する様に形成されていることを特徴とする半導体装置。
(付記3)付記1または付記2の半導体装置において、前記溝は、前記半導体非登載面の中心位置を通過する様に形成されていることを特徴とする半導体装置。
(付記4)付記1乃至付記3に記載の半導体装置において、前記溝の断面形状は、コの字またはU字型またはV字型の形状であることを特徴とする半導体装置。
(付記5)ヒートスプレッダを有する半導体装置において、前記半導体装置の外部に面した前記ヒートスプレッダの面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝を有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの前記外部の面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。
半導体チップが発熱する熱をヒートスプレッダを介して、半導装置の外部に伝導し、配線基板のランド等にヒートスプレッダを接合するとともに、ヒートスプレッダに溝を設けたので、半導体装置と配線基板との位置決めが容易になる。
10 半導体装置
12 半導体チップ
16 ヒートスプレッダ
17 溝
20 アウタリード
30 配線基板
32、36 ランド
12 半導体チップ
16 ヒートスプレッダ
17 溝
20 アウタリード
30 配線基板
32、36 ランド
Claims (4)
- 半導体装置において、
半導体チップと、
前記半導体チップを登載するヒートスプレッダと、
前記ヒートスプレッダの前記半導体チップを登載する面に対向する半導体チップ非登載面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝とを有し、
該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの半導体チップ非登載面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。 - 前記溝を複数設けた請求項1に記載の半導体装置において、
前記複数の溝の全てが、共通の位置を通過する様に形成されていることを特徴とする半導体装置。 - 請求項1または請求項2の半導体装置において、
前記溝は、前記半導体非登載面の中心位置を通過する様に形成されていることを特徴とする半導体装置。 - ヒートスプレッダを有する半導体装置において、前記半導体装置の外部に面した前記ヒートスプレッダの面に、前記ヒートスプレッダの厚さよりも浅い溝深さを有する溝を有し、該溝の両端部は前記ヒートスプレッダの端部に達し、前記溝によって前記ヒートスプレッダの前記外部の面に形成される小領域面のいずれかの面は、前記ヒートスプレッダの端部に達することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184816A JP2007005607A (ja) | 2005-06-24 | 2005-06-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184816A JP2007005607A (ja) | 2005-06-24 | 2005-06-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007005607A true JP2007005607A (ja) | 2007-01-11 |
Family
ID=37690907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184816A Withdrawn JP2007005607A (ja) | 2005-06-24 | 2005-06-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007005607A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009011419A1 (ja) * | 2007-07-19 | 2009-01-22 | Nec Corporation | 電子部品実装装置及びその製造方法 |
US10090182B2 (en) | 2015-12-11 | 2018-10-02 | Tdk Corporation | Load port device and cleaning gas introducing method into a container on a load port |
US10304702B2 (en) | 2015-12-11 | 2019-05-28 | Tdk Corporation | Efem |
US10566227B2 (en) | 2015-12-11 | 2020-02-18 | Tdk Corporation | Controlling method for a wafer transportation part and a load port part on an EFEM |
CN113594010A (zh) * | 2021-08-20 | 2021-11-02 | 武汉联影医疗科技有限公司 | 用于x射线管的阳极靶盘及其制造方法、x射线管 |
-
2005
- 2005-06-24 JP JP2005184816A patent/JP2007005607A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009011419A1 (ja) * | 2007-07-19 | 2009-01-22 | Nec Corporation | 電子部品実装装置及びその製造方法 |
KR101065935B1 (ko) | 2007-07-19 | 2011-09-19 | 엔이씨 액세스 테크니카 가부시키가이샤 | 전자 부품 실장 장치 및 그 제조 방법 |
US8120921B2 (en) | 2007-07-19 | 2012-02-21 | Nec Corporation | Device having electronic components mounted therein and method for manufacturing such device |
CN101755335B (zh) * | 2007-07-19 | 2012-07-11 | 日本电气株式会社 | 电子部件安装装置及其制造方法 |
JP5413971B2 (ja) * | 2007-07-19 | 2014-02-12 | 日本電気株式会社 | 電子部品実装装置及びその製造方法 |
US10090182B2 (en) | 2015-12-11 | 2018-10-02 | Tdk Corporation | Load port device and cleaning gas introducing method into a container on a load port |
US10304702B2 (en) | 2015-12-11 | 2019-05-28 | Tdk Corporation | Efem |
US10566227B2 (en) | 2015-12-11 | 2020-02-18 | Tdk Corporation | Controlling method for a wafer transportation part and a load port part on an EFEM |
CN113594010A (zh) * | 2021-08-20 | 2021-11-02 | 武汉联影医疗科技有限公司 | 用于x射线管的阳极靶盘及其制造方法、x射线管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
EP1740029B1 (en) | Circuit substrate | |
EP1003214A2 (en) | Semiconductor device and method of producing the same | |
US10314161B2 (en) | Circuit board and on-board structure of semiconductor integrated circuit | |
WO2006132130A1 (ja) | 半導体装置、基板および半導体装置の製造方法 | |
JP2007066960A (ja) | 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 | |
JP2008187101A (ja) | 半導体装置及び半導体装置の実装構造 | |
JP2007005607A (ja) | 半導体装置 | |
KR101812908B1 (ko) | 반도체 장치 | |
JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
JPWO2017090413A1 (ja) | 電力用半導体装置 | |
WO2016067748A1 (ja) | 電子部品の実装構造 | |
JP5634571B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
JP6477105B2 (ja) | 半導体装置 | |
JP2007036035A (ja) | 半導体装置 | |
JPH11345900A (ja) | 半導体装置 | |
JP2021027348A (ja) | 半導体装置 | |
JP7050487B2 (ja) | 電子デバイス | |
JP2003023243A (ja) | 配線基板 | |
JPH10313167A (ja) | 配線基板 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP3959839B2 (ja) | 半導体装置の製造方法 | |
JP4863836B2 (ja) | 半導体装置 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |