JP6438247B2 - 横型半導体装置 - Google Patents

Description

本明細書では、ソース領域とドレイン領域が半導体基板の表面に臨む位置に形成されており、半導体基板の表面上に形成されているゲート電極の電圧によってソース領域とドレイン領域の間の抵抗が変化する横型半導体装置を開示する。また、ソース領域に代えてエミッタ領域とし、ドレイン領域に代えてコレクタ領域とした横型半導体装置を開示する。

横型半導体装置の一例が、特許文献１に開示されている。その半導体装置は、図６に示すように、半導体基板２の表面の一部に臨む位置に形成されているソース領域８と、半導体基板２の表面の他の一部に臨む位置に形成されているドレイン領域１６を備えている。ソース領域８とドレイン領域１６を分断する位置に、ボディ領域（領域の形状からいうとウェル領域の一部）４が形成されており、ボディ領域４が表面に臨む範囲に、ゲート絶縁膜１０を介してゲート電極１２が対向している。ソース領域８とドレイン領域１６はｎ型であり、ボディ領域４はｐ型である。ゲート電極１２に電圧を印加すると、ゲート絶縁膜１０を介してゲート電極１２に対向している範囲のバディ領域４がｎ型に反転し、ソース領域８とドレイン領域１６間の抵抗が低下する。

参照番号１８は、ボディ領域４とドレイン領域１６の間に介在しているドリフト領域であり、ドレイン領域１６よりも低濃度のｎ型領域である。ドリフト領域１８は、半導体装置のオン時には電流経路となり、オフ時には逆バイアス電圧を保持（耐圧）する。また参照番号６は、コンタクト領域であり、ボディ領域４よりも高濃度のｐ型領域で形成されており、図示しないソース電極とオーミック接触してボディ領域４の電位をソース電極の電位に一致させ、半導体装置の動作を安定化させる。
なお図６では、半導体基板２の表面上に形成するソース電極とドレイン電極と保護膜等の図示を省略している。また、ドリフト領域１８より深部の構造は、様々に設計できる。実際の半導体装置では、Ａ−Ａ線を対称軸とする左右対称構造を備えていることがある。

半導体装置の動作を安定化させるために、ボディ領域４とドレイン領域１６の間に介在しているドリフト領域１８の表面を覆う絶縁膜１４を形成し、半導体装置のオン時には電流が絶縁膜１４の下に位置する半導体基板の内部を流れるようにしたり、逆バイアス電圧が作用するオフ時にはソース・ドレイン間の電位差を利用してドリフト領域１８内の電界分布を均一化させることが好ましい。電界分布が均一化すると、半導体装置が高耐圧化される。なお、高耐圧化のためにはドリフト領域１８上に形成する絶縁膜１４を厚く形成することが好ましい。絶縁膜１４は、ＬＯＣＯＳ(local oxidation of silicon、シリコンの選択酸化)方法で形成されている。

図７は、ＬＯＣＯＳ方法に代えて、ＳＴＩ（shallow trench isolation）方法で形成した絶縁膜１４ａで、ボディ領域４とドレイン領域１６の間に介在しているドリフト領域１８の表面を覆う例を示している。絶縁膜１４ａは、半導体基板２の表面に浅いトレンチを形成し、そのトレンチに酸化物を充填し、その後に平坦化処理して形成される。

特開平９−２０５２０１号公報

従来の技術では、ゲート電極１２とボディ領域４の間を絶縁するゲート絶縁膜１０と、ボディ領域４とドレイン領域１６の間に介在しているドリフト領域１８の表面を覆う絶縁膜（ドリフト領域被覆膜という）１４，１４ａを必要とする。
本明細書では、ゲート絶縁膜１０とドリフト領域被覆膜１４，１４ａを別々に用意する必要がなく、一枚の共通絶縁膜で兼用してしまう技術を提供する。

本明細書で開示する横型半導体装置は、半導体基板の表面の一部に臨む位置に形成されている第１導電側のウェル領域と、ウェル領域内の半導体基板の表面の一部に臨む位置に形成されている第２導電側のソース領域と、ウェル領域外の半導体基板の表面の一部に臨む位置に形成されている第２導電側のドレイン領域と、ウェル領域とドレイン領域の間に介在している第２導電型のドリフト領域と、絶縁膜と、ゲート電極を備えている。絶縁膜は、半導体基板の表面に沿って、ソース領域に接する位置からウェル領域とドリフト領域を経てドレイン領域に接する位置まで延びている。ゲート電極は、ソース領域とドリフト領域を隔てる範囲のウェル領域の存在範囲において絶縁膜上に積層されている。本明細書で開示する横型半導体装置では、一枚の絶縁膜が、ソース領域に接する位置からウェル領域とドリフト領域を経てドレイン領域に接する位置まで、連続的に延びている。

種々の研究の結果、ゲート電極に印加するゲート電圧の大きさによって、反転層を形成するために薄いことが必要とされるゲート絶縁膜に許容される最大厚みが、ドリフト領域の電界分布を安定させるために厚いことが必要とされるドリフト領域被覆膜に許容される最少厚みよりも厚い関係となる場合があることが判明した。すなわち、ゲート絶縁膜の許容最大厚み＞ドリフト領域被覆膜の許容最少厚みの関係にあり、ゲート絶縁膜の許容最大厚みからドリフト領域被覆膜の許容最少厚みの範囲内の厚みを持つ絶縁膜を利用すれば、ゲート絶縁膜にもドリフト領域被覆膜にもなりえる場合があることが判明した。
上記条件が成立する場合、ソース領域に接する位置からドレイン領域に接する位置まで一枚の絶縁膜が一様な厚みで連続して延びていればよく、ゲート絶縁膜とドリフト領域被覆膜を別々に製造する必要がない。
また後記するように、場所によって厚みが変化する一枚の絶縁膜を形成することが可能であり、その絶縁膜形成方法によると、ゲート絶縁膜の最適厚みとドリフト領域被覆膜の最適厚みが相違する場合でも、ソース領域に接する位置からドレイン領域に接する位置まで連続的に延びる一枚の絶縁膜で、ゲート絶縁膜とドリフト領域被覆膜を兼用することができる。ソース領域に接する位置からドレイン領域に接する位置まで連続的に延びる一枚の絶縁膜が、ゲート絶縁膜として機能する部分とドリフト領域被覆膜として機能する部分を併せ持つことになり、ゲート絶縁膜とドリフト領域被覆膜を別々に用意する必要がなくなる。

ＳＴＩ法で形成された絶縁膜を利用すると、絶縁膜の厚みを正確に管理することが可能となり、ゲート絶縁膜として機能する部分とドリフト領域被覆膜として機能する部分を合わせ持つ絶縁膜を得やすい。例えば、ゲート絶縁膜に許容される最大厚み＞ドリフト領域被覆膜に許容される最少厚みの関係にある場合に、ゲート絶縁膜に許容される最大厚み＞ＳＴＩ絶縁膜の厚み＞ドリフト領域被覆膜に許容される最少厚みの関係に管理しやすい。ＳＴＩ法を用いると、ゲート電極とウェル領域等の間を絶縁するとともにゲート電極に電圧を印加したときにはウェル領域に反転層を形成する特性が必要とされるゲート絶縁膜に必要な厚みと、逆バイアス時にソース・ドレイン間の電界分布を均一化することが必要とされるドリフト領域被覆膜に必要な厚みを同時に満足することができる。ＳＴＩ法で形成された絶縁膜を利用すると、ゲート絶縁膜とドリフト領域被覆膜を兼用しやすくなる。
ＳＴＩ法に利用するトレンチの深さは、必ずしも一様である必要がない。例えば、ウェル領域に対向する位置での深さと、ドリフト領域を覆う位置での深さを変えてもよい。上記の半導体装置では、ソース領域に接する位置からドレイン領域に接する位置まで、一枚の絶縁膜が連続的に延びている。その絶縁膜は、ゲート絶縁膜として機能する部分とドリフト領域被覆膜として機能する部分を併せ持っており、部分ごとに最適厚みに調整することができる。ゲート絶縁膜とドリフト領域被覆膜を別々に用意する必要がない。

ウェル領域（すなわちチャネル領域を提供する領域）がｐ型であり、ソース領域・ドリフト領域・ドレイン領域がｎ型であり、ゲート絶縁膜厚が一定である場合、ゲート電極をｐ型のポリシリコンで形成すると、ゲート電極をｎ型のポリシリコンで形成する場合に比して、閾値電圧を上げることができる。すなわち、閾値電圧の上昇分をチャネル濃度を下げることで補うことが可能となり、チャネル不純物のばらつき低減に有利である。逆に、ウェル領域がｎ型であり、ソース領域・ドリフト領域・ドレイン領域がｐ型である場合は、ゲート電極をｎ型のポリシリコンで形成することによって、同様な効果を得ることができる。さらに、ウェル領域の不純物濃度が一定の場合は、ゲート絶縁膜を薄くできるので、ゲート絶縁膜とドリフト領域被覆膜を共通化しやすくなる。

半導体基板の表面から離反した深さを、ウェル領域からドレイン領域に向けて延びるリサーフ層を形成することが好ましい。それによって、ゲート電極に電圧を印加しない状態ではドリフト層が空乏化しやすくなり、耐圧が向上する。耐圧向上が必要でない場合にはドリフト層の不純物濃度を濃くすることが可能となり、オン抵抗を下げることが可能となる。あるいはドリフト領域の長さを短縮して半導体装置を小型化することができる。

第１実施例の半導体装置の断面図。 第２実施例の半導体装置の断面図。 第３実施例の半導体装置の断面図。 第４実施例の半導体装置の断面図。 第５実施例の半導体装置の断面図。 従来の半導体装置の断面図。 従来の他の半導体装置の断面図。

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）ＳＴＩ絶縁膜によって、ゲート絶縁膜とドリフト領域被覆膜を兼用させる。
（第２特徴）ＳＴＩ絶縁膜の厚み（トレンチの深さ）は一様である。
（第３特徴）ＳＴＩ絶縁膜の厚み（トレンチの深さ）は場所によって変化する。
（第４特徴）ｎ型に反転するチャネルのためのゲート電極にｐ型ポリシリコンを用いることで、ドリフト領域被覆膜に必要な厚みを確保しながら、ゲート電極に対向する範囲に反転層を形成する。
（第５特徴）ｐ型に反転するチャネルのためのゲート電極にｎ型ポリシリコンを用いることで、ドリフト領域被覆膜に必要な厚みを確保しながら、ゲート電極に対向する範囲に反転層を形成する。
（第６特徴）ウェル領域の一部にコンタクト領域とソース領域（あるいはエミッタ領域）が形成されており、コンタクト領域とソース領域等が形成されていない範囲のウェル領域をボディ領域という。ボディ領域はベース領域と称されることがある。

（実施例１）
図１は、第１実施例の横型半導体装置、より詳しくは、横型のＬＤＭＯＳＦＥＴ（(laterally diffused metal oxide semiconductor field-effect transistor）の断面構造を示している。
参照番号２は半導体基板、４はボディ領域（ウエル領域の一部）、６はボディコンタクト領域（ウエル領域の一部）、８はソース領域（ウエル領域の一部に形成されている）、１２はゲート電極、１６はドレイン領域、１８はドリフト領域を示している。ボディ領域４は、半導体基板２の表面の一部に臨む範囲に形成されており、ウェル領域の一部ということがある。ドリフト領域１８は、図６，７で例示したように、半導体基板２自体で形成されていてもよいが、図１の実施例では、半導体基板２の一部に形成されているｎ型の領域で構成されている。図６、７の実施例ではｎ型の半導体基板２を利用し、図１の実施例ではｐ型の半導体基板を利用する。図１の場合、半導体基板２自体はｐ型であり、ソース領域８とドリフト領域１８とドレイン領域１６はｎ型であり、ボディ領域４とボディコンタクト領域６はｐ型である。ソース領域８とボディコンタクト領域６は、図示しないソース電極とオーミック接触する不純物濃度である。ドレイン領域１６は、図示しないドレイン電極とオーミック接触する不純物濃度である。ボディ領域４の不純物濃度はボディコンタクト領域６の不純物濃度より薄い。ドリフト領域１８の不純物濃度はドレイン領域１６の不純物濃度より薄い。ボディコンタクト領域６は、ウェル領域４，６の一部と理解することができる。

参照番号１３は、ＳＴＩ法で形成された絶縁膜である。ＳＴＩ絶縁膜１３は、下記のようにして製造する。
（１）半導体基板２の表面の一部に浅いトレンチをエッチングする。そのエッチングでは半導体基板２の表面の一部に窒化膜を形成し、その窒化膜をマスクにして半導体基板２を異方性プラズマエッチングしてトレンチを形成する。マスクとする窒化膜に、絶縁膜１３の形成範囲に対応する形状の開孔を形成しておくことで、絶縁膜１３の形成範囲にトレンチが形成される。
（２）そのトレンチの内面に薄い熱酸化膜を形成する。
（３）そのトレンチにＳｉＯ_２を充填する。充填工程にはＣＶＤ法を用い、トレンチ形成まえの半導体基板の表面を超えるまでＳｉＯ_２を堆積させる。
（４）その後にＳｉＯ_２をエッチングし、エッチング後のＳｉＯ_２の表面をトレンチ形成まえの半導体基板の表面に一致させる。また、前記（１）で形成した窒化膜をエッチングして除去する。
参照番号１２は、ゲート電極であり、ｐ型のポリシリコンで形成されている。

図１に示す第１実施例の横型半導体装置は、下記の特徴を備えている。
（１）ウェル領域４，６は、半導体基板２の表面の一部に臨む位置に形成されている。
（２)ソース領域８は、ウェル領域４，６内の半導体基板２の表面の一部に臨む位置に形成されている。
（３）ドレイン領域１６は、ウェル領域４，６外の半導体基板２の表面の一部に臨む範囲に形成されている。
（４）ドリフト領域１８は、ウェル領域４，６とドレイン領域１６の間に介在している。
（５）一枚の絶縁膜１３が、半導体基板２の表面に沿って、ソース領域８に接する位置からウェル領域の一部であるボディ領域４とドリフト領域１８を経てドレイン領域１６に接する位置まで、連続的に延びている。
（６)ゲート電極１２は、ソース領域８とドリフト領域１８を隔てる範囲にあるウェル領域（ボディ領域４）の存在範囲において絶縁膜１３の上に積層されている
（７）絶縁膜１３は、ソース領域８に接する位置からウェル領域４とドリフト領域１８を経てドレイン領域１６に接する位置まで、一様に延びている。すなわち、絶縁膜１３は、一様な厚みで形成されており、均質な成分で形成されている。
（８）ソース領域８とドリフト領域１８とドレイン領域１６はｎ型であり、ボディ領域４とボディコンタクト領域６はｐ型である。導電型は逆転することができる。すなわち、ソース領域８とドリフト領域１８とドレイン領域１６はｐ型であり、ボディ領域４とボディコンタクト領域６はｎ型であってもよい。要するに、ボディ領域４とボディコンタクト領域６が同一導電型であり（本明細書では第１導電型という）、ソース領域８とドリフト領域１８とドレイン領域１６も同一導電型であるが、ボディ領域４とボディコンタクト領域６の導電型とは異なった導電型（本明細書では第２導電型という）であれば、意図したように動作する半導体装置が得られる。

この半導体装置は、ＳＴＩ絶縁膜１３が、ゲート絶縁膜としても機能すれば、ドリフト領域１８の電界分布を安定化させるドリフト領域被覆膜としても機能する。すなわちゲート電極１２に所定の電位を印加すれば、ＳＴＩ絶縁膜１３を介してゲート電極１２に対向する位置のボディ領域４がｎ型に反転し、ソース領域８とドレイン領域１６の間の抵抗が低下する。また、半導体装置が実際に使用され、周囲の環境によって半導体基板２の表面を覆っている図示しない保護膜等が帯電しても、ドリフト領域１８がＳＴＩ絶縁膜１３で覆われており、ドリフト領域１８における電界分布が変動しない。図１の半導体装置では、ゲート電極１２とボディ領域４等の間を絶縁するゲート絶縁膜と、ドリフト領域１８の表面を覆う絶縁膜が共通化されており、別々に用意する必要がない。

ドリフト領域被覆膜に熱酸化膜を利用する場合、ＬＯＣＯＳ酸化膜のバーズピークがソース領域８の近傍にまで延びる。そのために、ソースコンタクト面積がバラツキ、ＬＯＣＯＳ膜の膜厚変化に伴う応力場がソース領域（不純物高濃度拡散領域）と重なり、結晶欠陥が発生しやすく、リーク電流が増加しやすい。

ｎ型に反転させて抵抗を下げるゲート電極にｐ型のポリシリコンを利用すると、ゲート電極材料の仕事関数が影響し、ゲート絶縁膜を薄膜化しても反転層が形成される。反転層を形成するボディ層（チャネル）の不純物濃度を下げることによっても反転層が形成されやすくなる。ボディ層の不純物濃度を下げると、閾値電圧のバラツキを小さくすることもできる。
ゲート電極の材料を選択する技術と、ボディ領域の不純物濃度を低濃度化する技術と、ＳＴＩ絶縁膜を組み合わせて活用すると、ゲート絶縁膜とドリフト領域被覆膜を共通化する条件が緩和される。
なおｐ型に反転させて抵抗を下げるゲート電極にｎ型のポリシリコンを利用すると、閾値電圧の上昇分だけチャネルの不純物濃度を下げることができる。ｐチャンネル半導体装置の場合は、ｎ型ポリシリコンとＳＴＩ絶縁膜の組み合わせが好ましい。

ボディ層の濃度を低下させると、ＤＩＢＬ（Drain-induced barrier lowering）に対して弱くなる懸念がある。その問題が生じる場合には、チャンネル長を長く設定したり、あるいはチャネル領域直下の深い位置に不純物濃度の高い領域（バリヤ層）を形成したりすることで対策することができる。

（第２実施例）
図２に示すように、第２実施例の半導体装置は、ボディ領域（ウエル領域）４から半導体基板２の深い領域を、ドレイン領域１６に向けて延びるリサーフ層４ａが形成されている。リサーフ層４ａは、ＳＴＩ絶縁膜１３よりも深く、ＳＴＩ絶縁膜１３とリサーフ層４ａの間の深さにドリフト領域１８が確保されている。
リサーフ層４ａが形成されていると、ドリフト領域１８の電界分布が均一化しやすい。リサーフ層４ａを付加することで半導体装置の耐圧が向上する。必要な耐圧が得られており、同一耐圧を維持できればよい場合には、リサーフ層４ａを追加することでドリフト領域１８の不純物濃度を上昇させることができる。ドリフト領域１８の不純物濃度が上昇するとドリフト領域１８の抵抗が下がり、半導体装置のオン抵抗が低下する。あるいはドリフト領域１８の長さを短くしても必要な耐圧が確保され、半導体装置の小型化に有利となる。
ＳＴＩ絶縁膜１３の厚みは必ずしも一様である必要がなく、場所によって変化させることができる。トレンチの深さを場所によって変えることで、ＳＴＩ絶縁膜１３の厚みを場所によって変化させることができる。図２の場合、ゲート絶縁膜として機能する部分を薄くし、ドリフト領域被覆膜として機能する部分を厚くしている。

（第３実施例）
図３に示すように、リサーフ層４ａに濃度プロファイルを形成してもよい。領域４ｂ、４ｃ、４ｄに順に不純物濃度が徐々に低下するようにすると、ドリフト領域１８内における電界分布が均質化され、局所的電界集中の発生を防止することができる。
またドレイン領域１６と同電位となるドレインプレート２８をＳＴＩ絶縁膜１３上に配置することが好ましい。ドレインプレート２８を配置すると、ドレイン側での電界緩和効果が高くなり、安定化した耐圧を得ることができる。ドレインプレート２８はドレイン電極３２と同電位にしておくことが好ましい。
ドレイン電極３２に、ドレイン領域１６のみならず、ｐ^＋型領域３０が接する構造としてもよい。ドレイン電極３２にドレイン領域１６とｐ^＋型領域３０が接する構造は、ユニバーサルコンタクトとして知られている。ユニバーサルコンタクトを採用すると、ダイナミックアバランシェ時にホールをドレイン側から引き抜くことができ、素子破壊を防止することができる。
図３に示すように、半導体基板２は、活性層２０と中間絶縁層２２と基層２４が積層されているＳＯＩ基板であってもよい。その場合には、活性層２０の中に本実施例の半導体構造を実現する。
また図３に示すように、半導体装置をチップ化したときの側面に絶縁膜２６が露出するようにしてもよい。図３の半導体装置のチップは、Ａ−Ａ線に対して左右対称な構造を備えている。
ＳＴＩ絶縁膜１３のためのトレンチの形状は種々であり得る。図３は、壁面と底面の境界近傍に傾斜面が現れるトレンチ形状を示している。トレンチ形状の改善によって、電界集中を緩和することが可能となる。

（第４実施例）
図４に示すように、ドレイン領域１６に代えてｐ^＋型のコレクタ領域３５としてもよい。この場合は、ソース領域８がエミッタ領域８ａとなる。図４では、エミッタ領域であることを示すために８ａの符号を付している。図４の構造によると、ＩＧＢＴが得られる。ＩＧＢＴの場合も、ＳＴＩ絶縁膜１３を用いると、ゲート絶縁膜とドリフト領域被覆膜を兼用することができる。なお、ＩＧＢＴとする場合、ｐ^＋型のコレクタ領域３５の周囲にｎ^＋型領域３４を配置してもよい。ｎ^＋型領域３４を配置することでＩＧＢＴの耐圧を高めることができる。

（第５実施例）
図５は、第５実施例の断面構造を示している。説明済みの部位には同一参照番号を付して重複説明を省略する。参照番号４２はｎ^＋層を示し、４４は絶縁層を示し、３６はソースメタルプレートを示し、４０はドレインメタルプレートを示し、３８は絶縁層を示している。本実施例でもＳＴＩ絶縁膜１３がソース領域８に接する位置からドレイン領域１６に接する位置まで連続的に延びている。ＳＴＩ絶縁膜１３は、場所によって膜厚が変動するものであってもよいが、本実施例では一様な厚みで延びている。一様な厚みで必要な機能な確保できる場合は、トレンチ形成工程が簡単化される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：半導体基板
４：ボディ領域（ウェル領域の一部）
４ａ：リサーフ層
４ｂ、４ｃ、４ｄ：濃度分布を持つリサーフ層
６：ボディコンタクト領域（ウェル領域の一部）
４＋６：ウェル領域
８：ソース領域
８ａ：エミッタ領域
１０：ゲート絶縁膜
１２：ゲート電極
１３：ＳＴＩ絶縁膜
１４：ＬＯＣＯＳ酸化膜
１４ａ：ＳＴＩ絶縁膜
１６：ドレイン領域
１８：ドリフト領域
２０：活性層
２２：中間絶縁層
２４：基層
２６：側面絶縁層
２８：ドレインプレート
３０：Ｐ^＋領域
３２：ドレイン電極
３４：バッファ領域
３５：コレクタ領域
３６：ソースメタルプレート
３８：絶縁層
４０：ドレインメタルプレート
４２：ｎ層
４４：絶縁層

Claims (4)

1. 半導体基板の表面の一部に臨む位置に形成されている第１導電側のウェル領域と、
   前記ウェル領域内の半導体基板の表面の一部に臨む位置に形成されている第２導電側のソース領域と、
   前記ウェル領域外の半導体基板の表面の一部に臨む位置に形成されている第２導電側のドレイン領域と、
   前記ウェル領域と前記ドレイン領域の間に介在している第２導電型のドリフト領域と、
   半導体基板の表面に沿って、前記ソース領域に接する位置から前記ウェル領域と前記ドリフト領域を経て前記ドレイン領域に接する位置まで延びている絶縁膜と、
   前記ソース領域と前記ドリフト領域を隔てる範囲の前記ウェル領域の存在範囲において前記絶縁膜上に積層されているゲート電極を備えており、
   一枚の前記絶縁膜が、前記ソース領域に接する位置から前記ドレイン領域に接する位置まで、連続的に延びており、
   前記第１導電型がｐ型であり、前記第２導電型がｎ型であり、
   前記ゲート電極が、ｐ型のポリシリコンであることを特徴する横型半導体装置。
2. 前記絶縁膜が、ＳＴＩ法で形成された絶縁膜であることを特徴とする請求項１に記載の横型半導体装置。
3. 前記ウェル領域から、半導体基板の表面から離間した深さを、前記ドレイン領域に向けて延びるリサーフ層が形成されていることを特徴とする請求項１または２に記載の横型半導体装置。
4. 半導体基板の表面の一部に臨む位置に形成されている第１導電側のウェル領域と、
   前記ウェル領域内の半導体基板の表面の一部に臨む位置に形成されている第２導電側のエミッタ領域と、
   前記ウェル領域外の半導体基板の表面の一部に臨む位置に形成されている第１導電側のコレクタ領域と、
   前記ウェル領域と前記コレクタ領域の間に介在している第２導電型のドリフト領域と、
   半導体基板の表面に沿って、前記エミッタ領域に接する位置から前記ウェル領域と前記ドリフト領域を経て前記コレクタ領域に接する位置まで延びている絶縁膜と、
   前記エミッタ領域と前記ドリフト領域を隔てる範囲の前記ウェル領域の存在範囲において前記絶縁膜上に積層されているゲート電極を備えており、
   一枚の前記絶縁膜が、前記エミッタ領域に接する位置から前記コレクタ領域に接する位置まで、連続的に延びており、
   前記第１導電型がｐ型であり、前記第２導電型がｎ型であり、
   前記ゲート電極が、ｐ型のポリシリコンであることを特徴する横型半導体装置。

Images