JP2008300590A - 双方向横形絶縁ゲート型バイポーラトランジスタ - Google Patents
双方向横形絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2008300590A JP2008300590A JP2007144520A JP2007144520A JP2008300590A JP 2008300590 A JP2008300590 A JP 2008300590A JP 2007144520 A JP2007144520 A JP 2007144520A JP 2007144520 A JP2007144520 A JP 2007144520A JP 2008300590 A JP2008300590 A JP 2008300590A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gate
- terminal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】3端子構造の双方向LIGBTを提供する。
【解決手段】n形半導体層1の表面層に2つのn形バッファ層2、10を形成し、各バッファ層2、10の表面層にp形ベース層3、11を形成し、その表面層にp形コンタクト層5、13とn形ソース層4、12を形成し、p形ベース層3、11の表面上にゲート酸化膜6、14を介してゲート電極8、15を形成し、p形コンタクト層5とn形ソース層4に接触する電極9およびp形コンタクト層13とn形ソース層12に接触する電極16を形成し、二つのゲート電極8、15を共通のゲート端子Gに接続する。ゲート酸化膜6、14を端子T1または端子T2から印加される電圧に耐えるようにする。
【選択図】図1
【解決手段】n形半導体層1の表面層に2つのn形バッファ層2、10を形成し、各バッファ層2、10の表面層にp形ベース層3、11を形成し、その表面層にp形コンタクト層5、13とn形ソース層4、12を形成し、p形ベース層3、11の表面上にゲート酸化膜6、14を介してゲート電極8、15を形成し、p形コンタクト層5とn形ソース層4に接触する電極9およびp形コンタクト層13とn形ソース層12に接触する電極16を形成し、二つのゲート電極8、15を共通のゲート端子Gに接続する。ゲート酸化膜6、14を端子T1または端子T2から印加される電圧に耐えるようにする。
【選択図】図1
Description
この発明は、3端子構造の双方向横形絶縁ゲート型バイポーラトランジスタ(以下、双方向LIGBTと略す)に関する。
IGBT(絶縁ゲート型バイポーラトランジスタ)は周知のように、高入力インピーダンス特性と低出力インピーダンス特性を兼ね備えたパワーデバイスとして、さまざまな分野で使用されている。IGBTは当初、家電、交通、産業分野のモータ制御用デバイスとして縦形構造の個別素子として盛んに開発されてきた。最近では、パワーデバイスの動作を制御する制御回路をパワーデバイスと同一チップ上に搭載した、いわゆるパワーICの市場拡大により、IGBTのパワーICへの搭載を目的とした横形IGBT(以下、LIGBTと略す)の開発も活発になっている。
図7は、一般的なnチャネル形LIGBTの単位セルにおける断面構造である。以下、図7を用いてnチャネル形LIGBTの動作を説明する。なお、導電形を反転することによりpチャネル形LIGBTの説明が可能となる。
半導体基板あるいはエピタキシャル層などのn形半導体層1の表面にn形バッファ層30とp形ベース層23をある距離を設けて形成する。この距離は素子に要求される耐圧に応じて決定される。そして、n形バッファ層30内にはコレクタ層31を、p形ベース層23内にはコンタクト層25をいずれも高不純物濃度のp形拡散層で形成する。
また、p形ベース層23の表面にはn形ソース層24が高濃度の拡散層で形成される。n形ソース層24からp形ベース層23を介し、n形半導体層1の表面にまたがってゲート酸化膜26が形成される。そして、このゲート酸化膜26上にゲート電極27が設けられる。ゲート酸化膜端からp形コレクタ層31まではゲート酸化膜26よりも厚いフィールド酸化膜28が形成される。通常、この酸化膜にはLOCOS酸化膜が適用される。また、ゲート電極27は図7のように厚い酸化膜28上を部分的に覆うように配置される。
p形コレクタ層31にはコレクタ電極32が接続し、またp形コンタクト層25およびn形ソース層24の一部にエミッタ電極29が接続する。エミッタ電極29にはエミッタ端子Eを導出し、コレクタ電極32からはコレクタ端子Cを、そしてゲート電極27からはゲート端子GAをそれぞれ導出する。
図7は、一般的なnチャネル形LIGBTの単位セルにおける断面構造である。以下、図7を用いてnチャネル形LIGBTの動作を説明する。なお、導電形を反転することによりpチャネル形LIGBTの説明が可能となる。
半導体基板あるいはエピタキシャル層などのn形半導体層1の表面にn形バッファ層30とp形ベース層23をある距離を設けて形成する。この距離は素子に要求される耐圧に応じて決定される。そして、n形バッファ層30内にはコレクタ層31を、p形ベース層23内にはコンタクト層25をいずれも高不純物濃度のp形拡散層で形成する。
また、p形ベース層23の表面にはn形ソース層24が高濃度の拡散層で形成される。n形ソース層24からp形ベース層23を介し、n形半導体層1の表面にまたがってゲート酸化膜26が形成される。そして、このゲート酸化膜26上にゲート電極27が設けられる。ゲート酸化膜端からp形コレクタ層31まではゲート酸化膜26よりも厚いフィールド酸化膜28が形成される。通常、この酸化膜にはLOCOS酸化膜が適用される。また、ゲート電極27は図7のように厚い酸化膜28上を部分的に覆うように配置される。
p形コレクタ層31にはコレクタ電極32が接続し、またp形コンタクト層25およびn形ソース層24の一部にエミッタ電極29が接続する。エミッタ電極29にはエミッタ端子Eを導出し、コレクタ電極32からはコレクタ端子Cを、そしてゲート電極27からはゲート端子GAをそれぞれ導出する。
エミッタ端子Eに対してゲート端子GAにしきい値電圧以上の電圧を与えると、ゲート酸化膜直下のp形ベース層23表面にチャネル33が形成され、これを介しn形ソース層24から多数キャリアである電子電流がn形半導体層1に注入される。そして、p形コレクタ層31に流入し、このp形コレクタ層31から少数キャリアであるホール電流がn形バッファ層30を介してn形半導体層1に注入されることによってn形半導体層1が伝導度変調する。これがIGBTのオン動作である。
一方、ゲート端子GAに与えていたゲート電圧をしきい値電圧未満までに下げるとゲート酸化膜直下のチャネル33が消失し、電子電流の注入が停止する。これにより、IGBTをオフさせることができる。
このようにIGBTはMOS駆動による高速スイッチング特性と、バイポーラ動作による大電流駆動能力を備えたデバイスであり、さまざまなアプリケーションにおいて優れたパフォーマンスを示している。
近年、パワーICの一部のアプリケーションから、低消費電力化の目的から高耐圧アナログスイッチ回路の搭載が強く望まれている。アナログスイッチ回路(双方向スイッチ回路)には電圧−電流特性に双方向特性を備ることが必要であり、例えば図8に示すように、二つのIGBT(N1、N2)と二つの高耐圧DIODE(D1、D2)の4個の個別素子の組み合わせで実現することができる。しかし、これではアナログスイッチ回路(双方向スイッチ回路)を構成するために少なくとも4つの高耐圧デバイスが必要となり、パワーICのチップ面積増大が問題となる。そのため、このアナログスイッチ回路を一つのデバイスで実現できる双方向デバイスの開発、特にパワーIC回路に搭載可能な双方向LIGBTの開発が急務となっている。
先に説明した図7のLIGBT構造のままでは双方向デバイスとして適用できない。また、既存のパワーIC回路への搭載を容易にするためには、デバイスの動作制御用端子を1端子とし、電源用2端子と合わせた端子数を図7と同様の3端子にすることが望まれる。そのためには、双方向の高耐圧特性を確保できるように、ゲート電極への高い電圧印加を可能とすることが必須となる。
特許文献1および非特許文献1には双方向LIGBTが示されているが、耐圧を高めるためのバッファ層についての言及はない。一方、特許文献2には3端子構造の双方向横型デバイスの構造が示されているが、ここで示されているデバイスは横型MOSFET構造を双方向化したものであり双方向LIGBTについては言及されていない。また、双方向の耐圧特性を確保するための手段は示されていない。
特許文献3には、2個の横型MOSトランジスタが形成された4端子構造の双方向型半導体モジュールについて開示されている。しかし、この特許文献3では、耐圧を高めるためのバッファ層の形成については記載されていない。
特開平5−90281号公報
特開平11−224950号公報
2003−505863号公報
S.Xu、et.al.ISPSD'97 EXTENDED ABSTRACT PP.37−40
一方、ゲート端子GAに与えていたゲート電圧をしきい値電圧未満までに下げるとゲート酸化膜直下のチャネル33が消失し、電子電流の注入が停止する。これにより、IGBTをオフさせることができる。
このようにIGBTはMOS駆動による高速スイッチング特性と、バイポーラ動作による大電流駆動能力を備えたデバイスであり、さまざまなアプリケーションにおいて優れたパフォーマンスを示している。
近年、パワーICの一部のアプリケーションから、低消費電力化の目的から高耐圧アナログスイッチ回路の搭載が強く望まれている。アナログスイッチ回路(双方向スイッチ回路)には電圧−電流特性に双方向特性を備ることが必要であり、例えば図8に示すように、二つのIGBT(N1、N2)と二つの高耐圧DIODE(D1、D2)の4個の個別素子の組み合わせで実現することができる。しかし、これではアナログスイッチ回路(双方向スイッチ回路)を構成するために少なくとも4つの高耐圧デバイスが必要となり、パワーICのチップ面積増大が問題となる。そのため、このアナログスイッチ回路を一つのデバイスで実現できる双方向デバイスの開発、特にパワーIC回路に搭載可能な双方向LIGBTの開発が急務となっている。
先に説明した図7のLIGBT構造のままでは双方向デバイスとして適用できない。また、既存のパワーIC回路への搭載を容易にするためには、デバイスの動作制御用端子を1端子とし、電源用2端子と合わせた端子数を図7と同様の3端子にすることが望まれる。そのためには、双方向の高耐圧特性を確保できるように、ゲート電極への高い電圧印加を可能とすることが必須となる。
特許文献1および非特許文献1には双方向LIGBTが示されているが、耐圧を高めるためのバッファ層についての言及はない。一方、特許文献2には3端子構造の双方向横型デバイスの構造が示されているが、ここで示されているデバイスは横型MOSFET構造を双方向化したものであり双方向LIGBTについては言及されていない。また、双方向の耐圧特性を確保するための手段は示されていない。
特許文献3には、2個の横型MOSトランジスタが形成された4端子構造の双方向型半導体モジュールについて開示されている。しかし、この特許文献3では、耐圧を高めるためのバッファ層の形成については記載されていない。
前記したように、図7に示したLIGBTに双方向特性を持たせるために必要事項を下記に示す。
1)コレクタ電極側にもゲート電極を形成し、そのゲート電極がコレクタ電位より高くできること。
2)双方向耐圧を確保するために、エミッタ電極とコレクタ電極の間で双方に耐圧を確保できること。
3)デバイス動作の制御を容易にするために3端子構造(ゲート端子を1個にする)を維持すること。
4)3端子構造で双方向の耐圧特性を確保するために、ゲート酸化膜の絶縁性を高めること。
が必要になる。そのため、この4つの性能を備えたデバイス構造を見出すことが双方向LIGBTの実現における課題となる。
この発明の目的は、前記の課題を解決して、双方向LIGBTを提供することにある。
1)コレクタ電極側にもゲート電極を形成し、そのゲート電極がコレクタ電位より高くできること。
2)双方向耐圧を確保するために、エミッタ電極とコレクタ電極の間で双方に耐圧を確保できること。
3)デバイス動作の制御を容易にするために3端子構造(ゲート端子を1個にする)を維持すること。
4)3端子構造で双方向の耐圧特性を確保するために、ゲート酸化膜の絶縁性を高めること。
が必要になる。そのため、この4つの性能を備えたデバイス構造を見出すことが双方向LIGBTの実現における課題となる。
この発明の目的は、前記の課題を解決して、双方向LIGBTを提供することにある。
前記の目的を達成するために、第1導電形の半導体層の表面層に選択的に形成された第1導電形の第一のバッファ層と、該第一のバッファ層の表面層に選択的に形成された第2導電形の第一のベース層と、該第一のベース層の表面層に選択的に形成された第1導電形の第一のソース層ならびに第2導電形の第一のコンタクト層と、前記第一のソース層と前記半導体層に挟まれた前記第一のベース層上および第一のバッファ層上に第一のゲート絶縁膜を介して形成された第一のゲート電極と、前記第一のコンタクト層と前記第一のソース層に接触する第一の電極と、前記第一のバッファ層から離して該第一のバッファ層に対向して前記半導体層の表面層に選択的に形成された第1導電形の第二のバッファ層と、該第二のバッファ層の表面層に選択的に形成された第2導電形の第二のベース層と、該第二のベース層の表面層に選択的に形成された第1導電形の第二のソース層ならびに第2導電形の第二のコンタクト層と、前記第二のソース層と前記半導体層に挟まれた前記第二のベース層上および第二のバッファ層上に第二のゲート絶縁膜を介して形成された第二のゲート電極と、前記第二のコンタクト層と第二のソース層に接触する第二の電極と、前記半導体層上に形成されたフィールド絶縁膜とを備える構成とする。
また、前記第一のゲート電極と前記第二のゲート電極が前記フールド絶縁膜を挟んで対向し、互いに電気的に接続するとよい。
また、前記第一のゲート絶縁膜の厚さと前記第二のゲート絶縁膜の厚さを同じにするとゲートしきい値電圧が同じになるのでよい。
また、前記フィールド絶縁膜の厚さが前記第一および第二のゲート絶縁膜の厚さと同じにすると、フィールド酸化膜形成工程によってゲート酸化膜の形成も可能となり、素子形成工程の削減を図ることができる。その結果、コストダウンを実現できる。
また、前記第一のソース層および第二のソース層の平面パターンが、ストライプ状で互いに平行したパターンとする。
また、前記第一のソース層と第一のコンタクト層および前記第二のソース層と第二のコンタクト層の平面パターンにおいて、第一のコンタクト層が第一のソース層を分割するように形成され、第二のコンタクト層が第二のソース層を分割するように形成されていると、分割しない平面パターン比較して、大きな短絡耐量を備えた双方向LIGBTを実現することができる。
また、前記第一のゲート電極と前記第二のゲート電極が前記フールド絶縁膜を挟んで対向し、互いに電気的に接続するとよい。
また、前記第一のゲート絶縁膜の厚さと前記第二のゲート絶縁膜の厚さを同じにするとゲートしきい値電圧が同じになるのでよい。
また、前記フィールド絶縁膜の厚さが前記第一および第二のゲート絶縁膜の厚さと同じにすると、フィールド酸化膜形成工程によってゲート酸化膜の形成も可能となり、素子形成工程の削減を図ることができる。その結果、コストダウンを実現できる。
また、前記第一のソース層および第二のソース層の平面パターンが、ストライプ状で互いに平行したパターンとする。
また、前記第一のソース層と第一のコンタクト層および前記第二のソース層と第二のコンタクト層の平面パターンにおいて、第一のコンタクト層が第一のソース層を分割するように形成され、第二のコンタクト層が第二のソース層を分割するように形成されていると、分割しない平面パターン比較して、大きな短絡耐量を備えた双方向LIGBTを実現することができる。
この発明によれば、ゲート絶縁膜の絶縁性を高め(具体的にはゲート酸化膜を厚くする)、ベース層を囲むようにバッファ層を形成することで素子耐圧を高めることができる。
また、ゲート絶縁膜の絶縁性を高める(具体的にはゲート酸化膜を厚くする)ことでゲート端子が1個の3端子構造とすることができる。これによって、ゲート端子が2個ある4端子構造より素子の製造コストを低減することができる。
また、ゲート絶縁膜とフィールド絶縁膜の厚さを同一にすることで、製造工程を減じることができて製造コストを低減できる。
また、素子の平面パターンでソース層をコンタクト層で分割することで、ラッチアップし難くなり、素子の短絡耐量を高めることができる。
また、ゲート絶縁膜の絶縁性を高める(具体的にはゲート酸化膜を厚くする)ことでゲート端子が1個の3端子構造とすることができる。これによって、ゲート端子が2個ある4端子構造より素子の製造コストを低減することができる。
また、ゲート絶縁膜とフィールド絶縁膜の厚さを同一にすることで、製造工程を減じることができて製造コストを低減できる。
また、素子の平面パターンでソース層をコンタクト層で分割することで、ラッチアップし難くなり、素子の短絡耐量を高めることができる。
実施の形態を以下の実施例にて説明する。
図1は、この発明の第1実施例の双方向LIGBTの要部断面図である。この双方向LIGBTは3端子構造をしている。
図1を用いて、第1導電形をn形とした場合のnチャネル形双方向LIGBTのデバイス構造を説明する。なお、pチャネル形デバイスについても導電形を反転することで以下の説明が成り立つ。
この発明の双方向LIGBTは、端子T1をエミッタ端子とするLIGBT17と、端子T2をエミッタ端子とするLIGBT18で構成される。両LIGBTの構成は次の通りである。
n形半導体層1の表面層に2つのn形バッファ層2、10を形成する。各バッファ層2、10の表面層にp形ベース層3、11形成し、さらにその表面層にp形コンタクト層5、13とn形ソース層4、12を形成する。そして、p形ベース層3、11の表面上とn形ソース層4、12の一部表面上に形成したゲート酸化膜6、14を介してゲート電極8、15を形成する。
また、p形コンタクト層5とn形ソース層4に接触する電極9およびp形コンタクト層13とn形ソース層12に接触する電極16を形成する。二つのゲート電極8、15は同一(共通)のゲート端子であるゲート端子Gからゲート電圧が印加される。また、電極9は端子T1から電圧が印加され、電極16は端子T2から電圧が印加される。
ここで、LIGBTの各部位の名称について説明する。LIGBT17において、端子T1がエミッタ端子、電極9がエミッタ電極、n形ソース層12がn形エミッタ層、チャネル19を形成するp形ベース層3、n形バッファ層10とn形半導体層1とn形バッファ層2を合わせてn形ドリフト層、p形ベース層3とp形コンタクト層13を合わせてp形コレクタ層、電極16がコレクタ電極、端子T2がコレクタ端子である。
一方、LIGBT18において、端子T2がエミッタ端子、電極16がエミッタ電極、n形ソース層12がn形エミッタ層、チャネル20を形成するp形ベース層11、n形バッファ層2とn形半導体層1とn形バッファ層10を合わせてn形ドリフト層、p形ベース層3とp形コンタクト層5を合わせてp形コレクタ層、電極9がコレクタ電極、端子T1がコレクタ端子である。またゲート端子Gは共通のゲート端子、8がLIGBT17のゲート電極、15がLIGBT18のゲート電極である。また、LIGBT17のチャネル19はp形ベース層3のゲート電極8直下に形成され、LIGBT18のチャネル20はp形ベース層11のゲート電極15直下に形成される。
本発明では2つのn形バッファ層2、10を形成するところに特徴がある。この2つのn形バッファ層により以下の2つが可能となる。
(1)逆方向印加時おける二つのp形ベース層3、11間のパンチスルーを防止することができ、耐圧を高めることができる。
(2)2つのLIGBT17、18の注入効率の調整が可能となる。
尚、ゲート電極8、14下のゲート酸化膜6、15の厚さは数100Vの高い電圧に耐えられるように(絶縁性を高めるために)500nm程度とし(通常のゲート酸化膜は20V程度の電圧に耐えればよいので20nm程度の厚さである)、フィールド酸化膜7の厚さは650nm程度とする。このフィールド酸化膜7を形成することで電界が緩和され高耐圧化を図ることができる。
図2は、図1の等価回路である。端子T1をエミッタ端子とするLIGBT17と端子T2をエミッタ端子とするLIGBT18が逆方向に並列接続された形となる。端子T2はLIGBT17にとってはコレクタ端子となり、端子T1はLIGBT18にとってのコレクタ端子となる。
図3を用いて、デバイスの動作を説明する。ここでは、端子T1をエミッタ端子とするLIGBT17の動作を基準にして説明する。
オフモードではゲート端子Gに端子T1と同一の電圧が印加され、チャネル19は形成されない。そして、端子T2に端子T1より高い電圧が印加されることになる。この場合、空乏層はn形バッファ層10とp形ベース層11の接合で形成されることになる。n形半導体層1と2つのn形バッファ層2、10の総電荷量、ならびにこの2つのn形バッファ層間2、10の距離を最適化しておくことで、所望の耐圧特性を得ることができる。また、この状態ではLIGBT18のチャネル20は形成されない。
ここで、オフモードでは端子T2に高い電圧が印加されることになるため、T2−G間の絶縁耐圧を確保する必要がある、本発明では、ゲート酸化膜14を厚くすることでこれを実現することができる。そしてこれにより、LIGBT18のゲート電極15にもゲート端子Gから電圧を印加することが可能となり、デバイスの3端子化を実現できる。
オンモードにするためには、ゲート端子Gと端子T2に端子T1より高い電圧を印加し、チャネル19を形成することで実現できる。ゲート端子Gに印加される電圧が端子T2に印加される電圧よりも高い場合では、LIGBT18のチャネル20も形成されることとなる。図3で示した動作モードは、ゲート端子Gに印加される電圧が端子T2に印加される電圧よりも高い場合である。
オンモードでは、n形ソース層4からはチャネル19を通ってn形半導体層1に電子電流Ieが流れ、この電子電流Ieはn形バッファ層10を通ってLIGBT18のn形ソース層12に入り込む電子電流成分Ie1と、n形半導体層1で電子電流成分Ie1と分かれてp形コンタクト層13から注入される正孔電流Ih2を担う正孔と再結合する電子による電子電流成分Ie2に分かれる。電子電流成分Ie2はLIGBT17の寄生pnpトランジスタを駆動するベース電流となり、p形コンタクト層13からp形ベース層11を介してn形バッファ層10へ注入される正孔による正孔電流Ihがn形半導体層1に入り込み伝導度変調を起こしてLIGBT17がオンモードになる。
尚、電子電流成分Ie1はLIGBT17およびLIGBT18に内蔵される横形MOSFETの電流となる。よって、伝導度変調するまではこの電流成分によって負荷を駆動することが可能となり、素子のオフセット電圧(立ち上がり電圧)をゼロとすることができる。但し、ゲート端子Gに印加される電圧が、端子T2に対してチャネル20のしきい値電圧よりも低い場合には、端子T1の中間にあるチャネル19のみ形成され、チャネル20は形成されないので、電子電流Ie1は流れず通常のIGBTと同様に0.6V程度の立ち上がり電圧が発生する。
オンモードからオフモードへの切り替えは、ゲート端子Gに印加する電圧を端子T1に印加する電圧と同じにすれば良い。
他方のLIGBT18も、端子T2をエミッタ端子とした上記と同じ原理で動作する。
図4は、本発明の双方向LIGBTの要部斜視断面図である。図1の双方向LIGBTの2つのn形ソース拡散層(4、12)を平面パターンにおいてストライプ状に形成し、かつ平行に配置した場合である。なお、本図では素子表面より上部の構成を省略している。
図5は、本発明の双方向LIGBTの別の要部斜視断面図である。図1の双方向LIGBTの2つのn形ソース層4、12を平面パターンにおいて隣接するp形コンタクト層5、13によって分割した場合である。n形ソース層4、12を分割するp形コンタクト部5a、13aは、ここでは図示していないゲート酸化膜直下までp形不純物が拡散することになり、この領域では不純物濃度が高いのでチャネルは形成されない。なお、本図では素子表面より上部の構成を省略している。
この構造では、p形コンタクト部5a、13aを流れる正孔電流が大きくなり、そのためn形ソース層直下のp形ベース層を横切る正孔電流が小さくなるので、LIGBTがラッチアップし難くなり、図5の平面パターンより大きな短絡耐量を備えた双方向LIGBTの実現が可能となる。
図1を用いて、第1導電形をn形とした場合のnチャネル形双方向LIGBTのデバイス構造を説明する。なお、pチャネル形デバイスについても導電形を反転することで以下の説明が成り立つ。
この発明の双方向LIGBTは、端子T1をエミッタ端子とするLIGBT17と、端子T2をエミッタ端子とするLIGBT18で構成される。両LIGBTの構成は次の通りである。
n形半導体層1の表面層に2つのn形バッファ層2、10を形成する。各バッファ層2、10の表面層にp形ベース層3、11形成し、さらにその表面層にp形コンタクト層5、13とn形ソース層4、12を形成する。そして、p形ベース層3、11の表面上とn形ソース層4、12の一部表面上に形成したゲート酸化膜6、14を介してゲート電極8、15を形成する。
また、p形コンタクト層5とn形ソース層4に接触する電極9およびp形コンタクト層13とn形ソース層12に接触する電極16を形成する。二つのゲート電極8、15は同一(共通)のゲート端子であるゲート端子Gからゲート電圧が印加される。また、電極9は端子T1から電圧が印加され、電極16は端子T2から電圧が印加される。
ここで、LIGBTの各部位の名称について説明する。LIGBT17において、端子T1がエミッタ端子、電極9がエミッタ電極、n形ソース層12がn形エミッタ層、チャネル19を形成するp形ベース層3、n形バッファ層10とn形半導体層1とn形バッファ層2を合わせてn形ドリフト層、p形ベース層3とp形コンタクト層13を合わせてp形コレクタ層、電極16がコレクタ電極、端子T2がコレクタ端子である。
一方、LIGBT18において、端子T2がエミッタ端子、電極16がエミッタ電極、n形ソース層12がn形エミッタ層、チャネル20を形成するp形ベース層11、n形バッファ層2とn形半導体層1とn形バッファ層10を合わせてn形ドリフト層、p形ベース層3とp形コンタクト層5を合わせてp形コレクタ層、電極9がコレクタ電極、端子T1がコレクタ端子である。またゲート端子Gは共通のゲート端子、8がLIGBT17のゲート電極、15がLIGBT18のゲート電極である。また、LIGBT17のチャネル19はp形ベース層3のゲート電極8直下に形成され、LIGBT18のチャネル20はp形ベース層11のゲート電極15直下に形成される。
本発明では2つのn形バッファ層2、10を形成するところに特徴がある。この2つのn形バッファ層により以下の2つが可能となる。
(1)逆方向印加時おける二つのp形ベース層3、11間のパンチスルーを防止することができ、耐圧を高めることができる。
(2)2つのLIGBT17、18の注入効率の調整が可能となる。
尚、ゲート電極8、14下のゲート酸化膜6、15の厚さは数100Vの高い電圧に耐えられるように(絶縁性を高めるために)500nm程度とし(通常のゲート酸化膜は20V程度の電圧に耐えればよいので20nm程度の厚さである)、フィールド酸化膜7の厚さは650nm程度とする。このフィールド酸化膜7を形成することで電界が緩和され高耐圧化を図ることができる。
図2は、図1の等価回路である。端子T1をエミッタ端子とするLIGBT17と端子T2をエミッタ端子とするLIGBT18が逆方向に並列接続された形となる。端子T2はLIGBT17にとってはコレクタ端子となり、端子T1はLIGBT18にとってのコレクタ端子となる。
図3を用いて、デバイスの動作を説明する。ここでは、端子T1をエミッタ端子とするLIGBT17の動作を基準にして説明する。
オフモードではゲート端子Gに端子T1と同一の電圧が印加され、チャネル19は形成されない。そして、端子T2に端子T1より高い電圧が印加されることになる。この場合、空乏層はn形バッファ層10とp形ベース層11の接合で形成されることになる。n形半導体層1と2つのn形バッファ層2、10の総電荷量、ならびにこの2つのn形バッファ層間2、10の距離を最適化しておくことで、所望の耐圧特性を得ることができる。また、この状態ではLIGBT18のチャネル20は形成されない。
ここで、オフモードでは端子T2に高い電圧が印加されることになるため、T2−G間の絶縁耐圧を確保する必要がある、本発明では、ゲート酸化膜14を厚くすることでこれを実現することができる。そしてこれにより、LIGBT18のゲート電極15にもゲート端子Gから電圧を印加することが可能となり、デバイスの3端子化を実現できる。
オンモードにするためには、ゲート端子Gと端子T2に端子T1より高い電圧を印加し、チャネル19を形成することで実現できる。ゲート端子Gに印加される電圧が端子T2に印加される電圧よりも高い場合では、LIGBT18のチャネル20も形成されることとなる。図3で示した動作モードは、ゲート端子Gに印加される電圧が端子T2に印加される電圧よりも高い場合である。
オンモードでは、n形ソース層4からはチャネル19を通ってn形半導体層1に電子電流Ieが流れ、この電子電流Ieはn形バッファ層10を通ってLIGBT18のn形ソース層12に入り込む電子電流成分Ie1と、n形半導体層1で電子電流成分Ie1と分かれてp形コンタクト層13から注入される正孔電流Ih2を担う正孔と再結合する電子による電子電流成分Ie2に分かれる。電子電流成分Ie2はLIGBT17の寄生pnpトランジスタを駆動するベース電流となり、p形コンタクト層13からp形ベース層11を介してn形バッファ層10へ注入される正孔による正孔電流Ihがn形半導体層1に入り込み伝導度変調を起こしてLIGBT17がオンモードになる。
尚、電子電流成分Ie1はLIGBT17およびLIGBT18に内蔵される横形MOSFETの電流となる。よって、伝導度変調するまではこの電流成分によって負荷を駆動することが可能となり、素子のオフセット電圧(立ち上がり電圧)をゼロとすることができる。但し、ゲート端子Gに印加される電圧が、端子T2に対してチャネル20のしきい値電圧よりも低い場合には、端子T1の中間にあるチャネル19のみ形成され、チャネル20は形成されないので、電子電流Ie1は流れず通常のIGBTと同様に0.6V程度の立ち上がり電圧が発生する。
オンモードからオフモードへの切り替えは、ゲート端子Gに印加する電圧を端子T1に印加する電圧と同じにすれば良い。
他方のLIGBT18も、端子T2をエミッタ端子とした上記と同じ原理で動作する。
図4は、本発明の双方向LIGBTの要部斜視断面図である。図1の双方向LIGBTの2つのn形ソース拡散層(4、12)を平面パターンにおいてストライプ状に形成し、かつ平行に配置した場合である。なお、本図では素子表面より上部の構成を省略している。
図5は、本発明の双方向LIGBTの別の要部斜視断面図である。図1の双方向LIGBTの2つのn形ソース層4、12を平面パターンにおいて隣接するp形コンタクト層5、13によって分割した場合である。n形ソース層4、12を分割するp形コンタクト部5a、13aは、ここでは図示していないゲート酸化膜直下までp形不純物が拡散することになり、この領域では不純物濃度が高いのでチャネルは形成されない。なお、本図では素子表面より上部の構成を省略している。
この構造では、p形コンタクト部5a、13aを流れる正孔電流が大きくなり、そのためn形ソース層直下のp形ベース層を横切る正孔電流が小さくなるので、LIGBTがラッチアップし難くなり、図5の平面パターンより大きな短絡耐量を備えた双方向LIGBTの実現が可能となる。
図6は、この発明の第2実施例の双方向LIGBTの要部断面図である。2つのゲート酸化膜6、14をフィールド酸化膜7で形成した場合の断面図を示す。勿論、チャネル19、20が形成できる厚みにフィールド酸化膜7の厚み(500nm程度)は制限され、具体的にはゲート酸化膜6、14と同じ厚さにする。これにより、フィールド酸化膜7形成工程でゲート酸化膜6、14の形成が可能なり、素子形成工程の削減を図ることができる。その結果、コストダウンを実現できる。但し、第1実施例に比べるとフィールド酸化膜7の厚さが薄くなるのでn半導体層1内およびフィールド酸化膜7内での電界が増大する。尚、図6の双方向LIGBTの斜視断面図は図示しないが図4または図5と同じである。
以上の実施例1および2の説明では、ゲート端子Gがゲート電極8およびゲート電極15に共通の端子となっている3端子素子に説明したが、ゲート電極8およびゲート電極15にそれぞれ別々のゲート端子を接続する4端子素子としても構わない。
この場合はゲート電極8に印加する電圧を端子T1のみ対して制御すること、またゲート電極15に印加する電圧を端子T2のみに対して制御することから、実施例1のゲート酸化膜6とゲート酸化膜14の厚さを薄くすることもできる。すなわち、図7に示した一般的なIGBTに適用されるゲート酸化膜と同じ厚さにすることも可能である。
以上の実施例1および2の説明では、ゲート端子Gがゲート電極8およびゲート電極15に共通の端子となっている3端子素子に説明したが、ゲート電極8およびゲート電極15にそれぞれ別々のゲート端子を接続する4端子素子としても構わない。
この場合はゲート電極8に印加する電圧を端子T1のみ対して制御すること、またゲート電極15に印加する電圧を端子T2のみに対して制御することから、実施例1のゲート酸化膜6とゲート酸化膜14の厚さを薄くすることもできる。すなわち、図7に示した一般的なIGBTに適用されるゲート酸化膜と同じ厚さにすることも可能である。
1:n形半導体層
2、10、30:n形バッファ層
4、12、24:n形ソース層
3、11、23:p形ベース層
5、13、25、5a、13a:p形コンタクト層
6、14、26:ゲート酸化膜
7、28:フィールド酸化膜
8、15、27:ゲート電極
9、16:電極
17、18:LIGBT
19、20、33:チャネル
29:エミッタ電極
31:p形コレクタ層
32:コレクタ電極
T1、T2:端子
G:ゲート端子(共通のゲート端子)
G1、G2:ゲート端子
GA:ゲート端子
E:エミッタ端子
C:コレクタ端子
Ie:電子電流
Ie1、Ie2:電子電流成分
Ih、Ih2:正孔電流
N1、N2:IGBT
D1、D2:DIODE
2、10、30:n形バッファ層
4、12、24:n形ソース層
3、11、23:p形ベース層
5、13、25、5a、13a:p形コンタクト層
6、14、26:ゲート酸化膜
7、28:フィールド酸化膜
8、15、27:ゲート電極
9、16:電極
17、18:LIGBT
19、20、33:チャネル
29:エミッタ電極
31:p形コレクタ層
32:コレクタ電極
T1、T2:端子
G:ゲート端子(共通のゲート端子)
G1、G2:ゲート端子
GA:ゲート端子
E:エミッタ端子
C:コレクタ端子
Ie:電子電流
Ie1、Ie2:電子電流成分
Ih、Ih2:正孔電流
N1、N2:IGBT
D1、D2:DIODE
Claims (6)
- 第1導電形の半導体層の表面層に選択的に形成された第1導電形の第一のバッファ層と、該第一のバッファ層の表面層に選択的に形成された第2導電形の第一のベース層と、該第一のベース層の表面層に選択的に形成された第1導電形の第一のソース層ならびに第2導電形の第一のコンタクト層と、前記第一のソース層と前記半導体層に挟まれた前記第一のベース層上および第一のバッファ層上に第一のゲート絶縁膜を介して形成された第一のゲート電極と、前記第一のコンタクト層と前記第一のソース層に接触する第一の電極と、前記第一のバッファ層から離して該第一のバッファ層に対向して前記半導体層の表面層に選択的に形成された第1導電形の第二のバッファ層と、該第二のバッファ層の表面層に選択的に形成された第2導電形の第二のベース層と、該第二のベース層の表面層に選択的に形成された第1導電形の第二のソース層ならびに第2導電形の第二のコンタクト層と、前記第二のソース層と前記半導体層に挟まれた前記第二のベース層上および第二のバッファ層上に第二のゲート絶縁膜を介して形成された第二のゲート電極と、前記第二のコンタクト層と第二のソース層に接触する第二の電極と、前記半導体層上に形成されたフィールド絶縁膜とを備えたことを特徴とする双方向横形絶縁ゲート型バイポーラトランジスタ。
- 前記第一のゲート電極と前記第二のゲート電極が前記フールド絶縁膜を挟んで対向し、互いに電気的に接続することを特徴とする請求項1に記載の双方向横形絶縁ゲート型バイポーラトランジスタ。
- 前記第一のゲート絶縁膜の厚さと前記第二のゲート絶縁膜の厚さが同じであることを特徴とする請求項1または2に記載の双方向横型絶縁ゲート型バイポーラトランジスタ。
- 前記フィールド絶縁膜の厚さが前記第一および第二のゲート絶縁膜の厚さと同じであることを特徴とする請求項1または2に記載の双方向横形絶縁ゲート型バイポーラトランジスタ。
- 前記第一のソース層および第二のソース層の平面パターンが、ストライプ状で互いに平行していることを特徴とする請求項1〜4のいずれか一項に記載の双方向横形絶縁ゲート型バイポーラトランジスタ。
- 前記第一のソース層と第一のコンタクト層および前記第二のソース層と第二のコンタクト層の平面パターンにおいて、第一のコンタクト層が第一のソース層を分割するように形成され、第二のコンタクト層が第二のソース層を分割するように形成されていることを特徴とする請求項1〜4のいずれか一項に記載の双方向横形絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007144520A JP2008300590A (ja) | 2007-05-31 | 2007-05-31 | 双方向横形絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007144520A JP2008300590A (ja) | 2007-05-31 | 2007-05-31 | 双方向横形絶縁ゲート型バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008300590A true JP2008300590A (ja) | 2008-12-11 |
Family
ID=40173815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007144520A Pending JP2008300590A (ja) | 2007-05-31 | 2007-05-31 | 双方向横形絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008300590A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016058541A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社豊田中央研究所 | 横型半導体装置 |
WO2017049006A1 (en) * | 2015-09-15 | 2017-03-23 | Ideal Power Inc. | Operation of double-base bipolar transistors with additional timing phases at switching transitions |
-
2007
- 2007-05-31 JP JP2007144520A patent/JP2008300590A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016058541A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社豊田中央研究所 | 横型半導体装置 |
WO2017049006A1 (en) * | 2015-09-15 | 2017-03-23 | Ideal Power Inc. | Operation of double-base bipolar transistors with additional timing phases at switching transitions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8629509B2 (en) | High voltage insulated gate bipolar transistors with minority carrier diverter | |
JP4893609B2 (ja) | 半導体装置とその半導体装置を備えている給電装置の駆動方法 | |
CN103117295B (zh) | 具有可控反向二极管的功率晶体管 | |
JP5619888B2 (ja) | アバランシェ機能を有する高降伏電圧広バンドギャップmosゲートバイポーラ接合トランジスタ | |
EP2438618B1 (en) | Power switching devices having controllable surge current capabilities | |
US11056484B2 (en) | Semiconductor device with multiple trench structures | |
US10290726B2 (en) | Lateral insulated gate bipolar transistor | |
JP5191885B2 (ja) | 半導体装置及び製造方法 | |
JP2000156495A (ja) | 高耐圧横型半導体装置 | |
Minato et al. | Future trend of Si power device | |
TWI533435B (zh) | Semiconductor device | |
JP2011238975A (ja) | 半導体装置とその半導体装置を備えている給電装置の駆動方法 | |
WO2016185544A1 (ja) | 半導体装置および電力変換装置 | |
JP3491049B2 (ja) | 整流素子およびその駆動方法 | |
CN111668212A (zh) | 半导体装置 | |
JP2008300590A (ja) | 双方向横形絶縁ゲート型バイポーラトランジスタ | |
US10084441B2 (en) | Electronic switching and reverse polarity protection circuit | |
EP3012977A1 (en) | Method for switching a semiconductor module, semiconductor module and half-bridge | |
JP2011014740A (ja) | 半導体装置、半導体装置の制御方法、半導体モジュール | |
JP3376294B2 (ja) | 半導体装置 | |
US20170271505A1 (en) | N-type lateral double-diffused metal-oxide-semiconductor field-effect transistor | |
CN109192776B (zh) | 集成肖特基二极管的u型源槽vdmosfet器件 | |
WO2012042640A1 (ja) | 半導体装置 | |
JP2023139979A (ja) | 半導体装置及び半導体回路 | |
KR20200003593A (ko) | 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |