JP6414754B2 - 磁気抵抗効果素子および磁気メモリ - Google Patents

磁気抵抗効果素子および磁気メモリ Download PDF

Info

Publication number
JP6414754B2
JP6414754B2 JP2015546565A JP2015546565A JP6414754B2 JP 6414754 B2 JP6414754 B2 JP 6414754B2 JP 2015546565 A JP2015546565 A JP 2015546565A JP 2015546565 A JP2015546565 A JP 2015546565A JP 6414754 B2 JP6414754 B2 JP 6414754B2
Authority
JP
Japan
Prior art keywords
magnetic field
leakage magnetic
layer
field generation
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015546565A
Other languages
English (en)
Other versions
JPWO2015068509A1 (ja
Inventor
俊輔 深見
俊輔 深見
路彦 山ノ内
路彦 山ノ内
大野 英男
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
NEC Corp
Original Assignee
Tohoku University NUC
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, NEC Corp filed Critical Tohoku University NUC
Publication of JPWO2015068509A1 publication Critical patent/JPWO2015068509A1/ja
Application granted granted Critical
Publication of JP6414754B2 publication Critical patent/JP6414754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気抵抗効果素子、及びその磁気抵抗効果素子を利用した磁気メモリ(Magnetic Random Access Memory)に関する。
磁気メモリ、または、磁気ランダムアクセスメモリ(Magnetic Random Access Memory)、磁気抵抗ランダムアクセスメモリ(Magnetoresistive Random Access Memory)は、書き換えの回数制限がない不揮発性メモリであり、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)、NOR−Flash等の代替として期待されている。SRAM、DRAMなどを磁気メモリで置き換えた場合、磁気メモリは情報を不揮発に保存するため消費電力の低減が可能となる。
非特許文献1には、磁気メモリの中でも3端子型のセル構造を有する3端子型磁気メモリは、高速動作に適した回路構成を有しており、現行のSRAMと同等レベルの高速動作が可能であると記載されている。
非特許文献2には、3端子型磁気メモリの中でも、電流誘起磁壁移動を利用した3端子磁壁移動型磁気メモリは、書き込み電流や書き込み速度が素子寸法の微細化に対して低減するため、先端LSI世代への適用に好適であると記載されている。
非特許文献3には、電流誘起磁壁移動による書き込みを行う層に、垂直磁気異方性を有する材料を適用することによって、書き込み電流が小さく、かつ、熱安定性に優れた磁気メモリが提供されることが記載されている。
3端子磁壁移動型磁気メモリにおいては、磁壁を電流で駆動するために必要な電流は小さく、磁壁の移動速度は高速であることが望ましい。
非特許文献4と、非特許文献5と、非特許文献6とには、Dzyalloshinskii−Moriya(ジャロシンスキー−モリヤ)相互作用によって、旋回性の規定された磁壁(DW)に隣接する層から、スピンホール効果によってスピン流が流入した場合には、磁壁は低電流で高速に移動できることが実験的、理論的に示されている。
N. Sakimura, T. Sugibayashi, T. Honda, H. Honjo, S. Saito, T. Suzuki, N. Ishiwata, and S. Tahara: IEEE Journal of Solid−State Circuits, vol. 42, no. 4, p. 830 (2007). H. Numata, T. Suzuki, N. Ohshima, S. Fukami, K. Nagahara, N. Ishiwata, and N. Kasai: 2007 Symposium on VLSI Technology, Digest of Technical Papers, p. 232 (2007). S. Fukami, T. Suzuki, K. Nagahara, N. Ohshima, Y. Ozaki, S. Saito, R. Nebashi, N. Sakimura, H. Honjo, K. Mori, C. Igarashi, S. Miura, N. Ishiwata, and T. Sugibayashi: 2009 Symposium on VLSI Technology, Digest of Technical Papers, p. 230 (2009). A. Thiaville, S. Rohart, E. Jue, V. Cros, A. Fert:Europhysics Letters, vol. 100, p. 57002 (2012). S. Emori, U. Bauer, S.−M. Ahn, E. Martinez, and G. D. S. Beach: Nature Materials, DOI: 10.1038/NMAT3675 (2013). K.−S. Ryu, L. Thomas, S.−H. Yang, and S. Parkin: Nature Nanotechnology, DOI:10.1038/NNANO.2013.102 (2013).
電流誘起磁壁移動を利用した3端子磁壁移動型磁気メモリを実用化するためには十分な不揮発性、例えば、10年間情報が安定して保持されることが必要となる。このためには非動作時において、磁壁は、拘束機構によって拘束され、その拘束機構は熱や外乱磁場などの擾乱にも十分に打ち勝てるような強さを有していることが必要となる。一方で、磁壁を電流で駆動する際には、小さな電流で拘束機構から脱出できることが望ましい。これまでの研究では、十分なデータ保持特性を維持しながら、小さな電流で駆動できるような方式については調べられていなかった。
本発明に係る磁気メモリは磁気抵抗効果素子を具備する。その磁気抵抗効果素子は垂直磁気異方性を有する強磁性体から構成される磁化自由層と、上記磁化自由層に隣接して設けられるスピン流生成層と、上記磁化自由層に隣接して上記スピン流生成層とは反対側に設けられるトンネルバリア層と、上記トンネルバリア層に隣接して上記磁化自由層とは反対側に設けられるリファレンス層と、強磁性体から構成される第1漏洩磁場生成層と第2漏洩磁場生成層を具備し、上記第1漏洩磁場生成層と上記第2漏洩磁場生成層から生ずる漏洩磁場の上記磁化自由層の位置における面内成分によって上記磁化自由層の長手方向に磁化成分を有する磁壁が形成される。
本発明によれば、Dzyalloshinskii−Moriya相互作用と、スピンホール効果によって駆動される磁壁移動を利用した磁気メモリにおいて、データ保持特性と書き込み電流を独立に設計することができ、高いデータ保持特性と、小さな書き込み電流を両立することができる。
本発明の第1の実施の形態に係る磁気抵抗素子を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の一例を示す模式図であり、(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の磁化自由層の構造を示す模式図である。 本発明の第1の実施の形態に係る磁気抵抗素子の磁化構造を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子に、「0」が格納された状態の磁化構造を示す模式図であり、(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子に、「1」が格納された状態の磁化構造を示す模式図である。 本発明の第1の実施の形態に係る磁気抵抗素子に形成される磁壁を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の右旋回性磁壁の模式図であり、(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の左旋回性磁壁の模式図である。 本発明の第1の実施の形態に係る磁気抵抗素子に形成される磁壁と、漏洩磁場との関係を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の「0」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の「1」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。(c)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の「0」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。(d)は、本発明の第1の実施の形態に係る磁気抵抗効果素子の「1」状態における磁壁の旋回方向と、漏洩磁場生成層からの漏洩磁場の関係を示す模式図である。 本発明の第1の実施の形態に係る磁気抵抗素子への書き込み動作を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子に「1」を書き込む時の動作方法を示した模式図であり、(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子に「0」を書き込む時の動作方法を示した模式図である。 本発明の第1の実施の形態に係る磁気抵抗素子からの読み出し動作を説明するための図である。(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子から「0」状態の情報の読み出し方法を示した模式図であり、(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子から「1」状態の情報の読み出し方法を表した模式図である。 本発明に係る磁気メモリセルのセル回路図である。 本発明に係る磁気メモリの回路ブロック図である。 数値計算に用いるパラメータを説明するための図である。(a)は、数値計算に用いた局所的なx方向の漏洩磁場の分布を示す模式図であり、(b)は、数値計算に用いた磁壁が感じる局所的なピンポテンシャルの形状を示す模式図である。 局所的なx方向の漏洩磁場に由来した拘束場所から脱出する際の磁壁位置qと、磁壁内磁化角度Φの時間発展の計算結果である。 局所的なx方向の磁場と、局所的なエネルギーポテンシャルによって拘束された磁壁が、拘束位置から脱出するのに必要な電流密度のx方向磁場依存性、及びピンポテンシャル深さ依存性の計算結果である。 漏洩磁場生成層からの漏洩磁場の計算結果である。 本発明の第1の実施の形態に係る第1変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第1変形例の磁気抵抗効果素子の「0」状態を示す模式図である。(b)は、本発明の第1の実施の形態に係る第1変形例の磁気抵抗効果素子の「1」状態を示す模式図である。(c)は、本発明の第1の実施の形態に係る第1変形例の磁気抵抗素子の「0」状態を示す模式図である。(d)は、本発明の第1の実施の形態に係る第1変形例の磁気抵抗素子の「1」状態を示す模式図である。 本発明の第1の実施の形態に係る第2変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第2変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第2変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第1の実施の形態に係る第3変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第3変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第3変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第1の実施の形態に係る第4変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第4変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第4変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明に第1の実施の形態に係る第5変形例の磁気抵抗素子の一例を示す模式図である。 本発明の第1の実施の形態に係る第6変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第6変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第6変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第1の実施の形態に係る第7変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第7変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第7変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第1の実施の形態に係る第8変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第1の実施の形態に係る第8変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第1の実施の形態に係る第7変形例の磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第2の実施の形態に係る磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第2の実施の形態に係る磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第2の実施形態に係る磁気抵抗効果素子の「1」状態を示す模式図である。 本発明の第2の実施の形態に係る第1変形例の磁気抵抗素子の磁化の状態を説明するための図である。(a)は、本発明の第2の実施の形態に係る第1変形例の磁気抵抗効果素子の「0」状態を示す模式図であり、(b)は、本発明の第2の実施形態に係る第1変形例の磁気抵抗効果素子の「1」状態を示す模式図である。
以下、添付図面を参照して本発明に係る磁気抵抗効果素子100、及び磁気メモリ300を実施するための形態に関して説明する。本発明に係る磁気メモリ300は、アレイ状に配置された複数の磁気メモリセル200を有しており、各磁気メモリセル200は、磁気抵抗効果素子100を有している。
[1.磁気抵抗効果素子の構造]
図1(a)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の構造の一例を示す模式図である。なお、図に示されているx−y−z座標系において、z軸は基板垂直方向であり、x−y軸は基板平面に平行であるものとする。このx−y−z座標系の定義は、以下の図においても共通である。
本発明の第1の実施の形態に係る磁気抵抗効果素子100は、少なくとも磁化自由層10と、スピン流生成層20と、トンネルバリア層30と、リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、を具備する。また、図1(a)を参照すると、更に、スペーサー層(第1スペーサー層61・第2スペーサー層62)が設けられる例が図示されている。
磁化自由層10と、リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、少なくとも一部分に強磁性体を有する。図1(a)では、磁化自由層10と、リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、を構成する強磁性体の磁化方向を矢印で示している。また、図1(b)は、磁化自由層10の構造をz軸から見た平面図であり、図1(a)と同様に、磁化方向を矢印で示している。
磁化自由層10は、垂直磁気異方性を有する強磁性体から構成される。垂直磁気異方性は、結晶が有する結晶磁気異方性に由来していてもよいし、界面との相互作用により生ずる界面磁気異方性に由来していてもよい。
また、磁化自由層10は、図1(b)の平面図で示されているように、第1磁化固定領域11と、第2磁化固定領域12と、磁化自由領域13と、を有している。なお、図1では磁化自由層10は、x軸方向に延伸して形成され、磁化自由領域13は第1磁化固定領域11と第2磁化固定領域12に挟まれて設けられている。しかしながら、本発明における第1磁化固定領域11と、第2磁化固定領域12と、磁化自由領域13と、の位置関係はこれに限定されるものではない。
本発明の第1の実施の形態においては、第1磁化固定領域11と、第2磁化固定領域12とは、z軸方向に固定された磁化を有しており、かつ、それらは互いに反平行方向に固定されている。図1の例では、第1磁化固定領域11の磁化は+z方向に固定されており、第2磁化固定領域12の磁化は−z方向に固定されている。磁化自由領域13の磁化は、+z方向、または、−z方向のいずれかを向くことができる。
磁化自由層10内の磁化が、図1に示すような磁化配置にあるとき磁化自由層10内には単一の磁壁が形成される。その磁壁は、磁化自由領域13の磁化方向に応じて、第1磁化固定領域11と磁化自由領域13の境界、あるいは第2磁化固定領域12と磁化自由領域13の境界のいずれかに形成される。
スピン流生成層20は、非磁性の導電体から構成される。スピン流生成層20は、スピン軌道相互作用の大きな元素から形成されるか、あるいは、スピン起動相互作用の大きな元素を含有していることが望ましい。スピン流生成層20は、磁化自由層10に隣接して設けられる。図1の例では、スピン流生成層20は、磁化自由層10の−z側の面の全面を覆うように形成されている。しかしながら、より一般的にスピン流生成層20は、磁化自由層10のうちの磁化自由領域13に隣接していればよく、必ずしも片側の一面において全面で隣接している必要はない。
トンネルバリア層30は、非磁性体から構成される。また、トンネルバリア層30は、スピン流生成層20とは反対側の面に磁化自由層10に隣接して設けられる。好適には、トンネルバリア層30は、磁化自由層10の一方の面の全体を覆うようにして形成される。図1の例では、トンネルバリア層30は、磁化自由層10の+z側の面の全面を覆うようにして形成されている。
リファレンス層40は、トンネルバリア層30の磁化自由層10とは反対側の面にトンネルバリア層30に隣接して設けられる。リファレンス層40は、垂直磁気異方性を有し、磁化方向の固定された強磁性体を有する。図1(a)においては、リファレンス層40は、強磁性体/非磁性体/強磁性体からなる積層体により構成される例が示されている。また、図1(a)の例においては、二つの強磁性体は、その間に挟まれた非磁性体により反強磁性的に結合した例が示されている。また、リファレンス層40は、x−y平面において、少なくとも磁化自由層10のうちの磁化自由領域13にオーバーラップするようにして設けられる。図1(a)に示された例では、リファレンス層40は、磁化自由領域13の直上に配置され、x−y平面において、磁化自由領域13に収まるようにして設けられている。但し、実際にはリファレンス層40は、磁化自由領域13に対してx−y平面において少なくとも一部分でオーバーラップしていればよく、その大きさも磁化自由領域13よりも大きく形成されても構わない。
本発明の第1の実施の形態においては、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有する。また、第1漏洩磁場生成層51は、磁化自由層10の第1磁化固定領域11の上部、または下部に設けられる。第2漏洩磁場生成層52は、磁化自由層10の第2磁化固定領域12の上部、または下部に設けられる。
また、第1漏洩磁場生成層51と、第2漏洩磁場生成層52との磁化は、互いに反平行方向に固定されている。図1(a)の例では、第1漏洩磁場生成層51の磁化は+z方向に固定されており、第2漏洩磁場生成層52の磁化は−z方向に固定されている。
第1漏洩磁場生成層51と、第2漏洩磁場生成層52は、それぞれから生ずる漏洩磁場によって磁化自由層10の第1磁化固定領域11と、第2磁化固定領域12の磁化を反平行方向に固定し、かつ第1磁化自由層10内に形成される磁壁を固定する役割を有する。
また、図1の例では、上記に加えて第1スペーサー層61と、第2スペーサー層62とが設けられている。第1スペーサー層61は、スピン流生成層20と、第1漏洩磁場生成層51との間に設けられており、第2スペーサー層62は、スピン流生成層20と第2漏洩磁場生成層52の間に設けられている。スペーサー層(第1スペーサー層61・第2スペーサー層62)は導電体から構成される。
また、上記の層の他に、磁気抵抗効果素子100には外部の配線との接続のために導電体から構成されるコンタクト層が設けられることが好ましいが、図1ではコンタクト層は省略されている。
[2.磁気抵抗効果素子のメモリ状態]
次に、本発明の第1の実施の形態に係る磁気抵抗効果素子100のメモリ状態に関して図2を参照して説明する。
上述のように、本発明の第1の実施の形態に係る磁気抵抗効果素子100は、少なくとも磁化自由層10と、スピン流生成層20と、トンネルバリア層30と、リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、を有し、磁化自由層10は少なくとも一部分に強磁性体を有する。また、磁化自由層10は、磁化方向が互いに反平行方向に固定された第1磁化固定領域11と、第2磁化固定領域12と、磁化方向が可変な磁化自由領域13と、から構成される。
本発明に係る磁気抵抗効果素子100においては、この磁化自由層10の磁化状態が記憶情報に関連付けられる。
図2(a)と、図2(b)は、それぞれ本発明に係る磁気抵抗効果素子100にメモリ情報として「0」が格納された状態と、「1」が格納された状態における磁化構造を示す模式図である。
図2(a)に示されている「0」状態においては、磁化自由層10のうちの磁化自由領域13の磁化は−z方向を向いている。このとき、第1磁化固定領域11は+z方向、第2磁化固定領域12は−z方向を向いている。この状態では、磁化自由領域13と第1磁化固定領域11の境界に磁壁DW(Domain Wall)が形成される。
一方、図2(b)に示されている「1」状態においては、磁化自由層10のうちの磁化自由領域13の磁化は+z方向を向いている。このとき、磁化は、第1磁化固定領域11において+z方向、第2磁化固定領域12において−z方向を向いているため、磁化自由領域13と第2磁化固定領域12の境界に磁壁(DW)が形成される。
このように、本発明に係る磁気抵抗効果素子100においては、磁化自由層10のうちの磁化自由領域13の磁化方向がメモリ素子として見たときの記憶情報に対応しており、言い換えると、磁壁(DW)の位置が記憶情報に対応している。
なお、本発明に係る磁気抵抗効果素子100におけるメモリ状態の定義は上述の限りではなく、第1磁化固定領域11と、第2磁化固定領域12と、磁化自由領域13と、の磁化方向とメモリ状態の関連付けには任意性があることは自明である。
また、本発明に係る磁気抵抗効果素子100においては、磁壁(DW)の磁化の方向(旋回方向)と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、の磁化の方向に関連性がある。以下、それらについて図3、図4を参照して説明する。
図3は、磁壁(DW)の旋回方向を示す模式図である。はじめに、図3を用いて磁壁の旋回方向について説明する。
積層方向に非対称性のある極薄の強磁性層においては、Dzyalloshinskii−Moriya相互作用が働き、強磁性層が垂直磁気異方性を有しており、その中に磁壁が形成される場合には、磁壁の磁化の旋回方向がDzyalloshinskii−Moriya相互作用により規定されることが知られている。具体的には、Dzyalloshinskii−Moriya相互作用の符号によって磁壁(DW)の旋回方向が変化する(非特許文献4参照)。
図3(a)には右旋回型の磁壁が示されている。右旋回型の磁壁(DW)においては磁壁(DW)内の磁化は左から右に、↑・→・↓、または、↓・←・↑という順に時計回りに変化している。
一方、図3(b)には、左旋回型の磁壁(DW)が示されている。左旋回型の磁壁(DW)においては、磁壁内の磁化は左から右に、↑・←・↓、または、↓・→・↑という順に反時計回りに変化している。
次に図4には、磁化自由層10が右旋回型の磁壁(DW)を有する場合の漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)の磁化方向との関係が示されている。
図4(a)と、図4(b)には、それぞれ「0」状態、「1」状態での漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、スペーサー層(第1スペーサー層61・第2スペーサー層62)と、スピン流生成層20と、磁化自由層10とが、示されている。
また、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)からの漏洩磁場Hstrが破線で示されている。図4(a)からわかるように、「0」状態においては、+z方向に固定された磁化を有する第1漏洩磁場生成層51からの漏洩磁場Hstrは、磁壁(DW)の位置において+x方向成分を有している。また図4(b)からわかるように、「1」状態においても、−z方向に固定された磁化を有する第2漏洩磁場生成層52からの漏洩磁場Hstrは、磁壁(DW)の位置において+x方向の成分を有している。これらはいずれも磁壁(DW)の磁化方向と一致している。
また、図4(c)、図4(d)には、第1漏洩磁場生成層51の磁化が−z方向に固定され、第2漏洩磁場生成層52の磁化が+z方向に固定されていた場合の磁化配置と漏洩磁場の方向が図示されている。この場合には、磁化自由層10の第1磁化固定領域11の磁化は−z方向に、第2磁化固定領域12の磁化は+z方向に固定される。そして、磁化自由層10においてDzyalloshinskii−Moriya相互作用により優先的に形成される磁壁(DW)が右旋回である場合、磁壁(DW)の磁化は−x方向を向く。この場合も、第1漏洩磁場生成層51と、第2漏洩磁場生成層52とから生ずる漏洩磁場Hstrのx成分の磁壁(DW)の位置における方向は、磁壁の磁化の方向と一致している。
このように磁化自由層10において、優先的に形成される磁壁(DW)が右旋回性を持つ場合、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、磁化自由層10の下側に配置することで、磁壁の磁化と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)から生ずる漏洩磁場Hstrの面内成分と、を一致させることができる。なお、磁化自由層10において形成される磁壁(DW)が、左旋回性を持つ場合の実施の形態については、第1変形例として後述される。
ここでは、磁化自由層10内において形成される磁壁(DW)の旋回性が、Dzyalloshinskii‐Moriya相互作用により規定される場合を例にとって説明したが、実際には磁壁(DW)内の磁化が細線長手方向(±x方向)に固定されるメカニズムはいかようであっても構わない。例えば、本発明は、磁化自由層10が面内において、一方向異方性を有するように設計していれば、実施が可能である。また、磁化自由層10のy方向の線幅が、磁壁幅と比べて十分に細くなれば、優先的かつ安定的にネール磁壁が形成されるようになり、その場合にも本発明は実施が可能である。すなわち本質的には、磁化自由層10内において形成される磁壁(DW)内の磁化が優先的に細線長手方向(±x方向)を向くように設計されていれば、それがどのような効果によるものであったとしても本発明の効果を得ることが可能である。
[3.磁気抵抗効果素子への情報の書き込み方法]
次に、本発明の第1の実施の形態に係る磁気抵抗効果素子100への情報の書き込み方法に関して、図5を参照して説明する。
前述のように本発明に係る磁気抵抗効果素子100においては、磁壁の位置が、記憶情報に対応している。本発明に係る磁気抵抗効果素子100においては、この磁壁を電流により移動させることによって情報の書き込みを行う。磁壁の移動メカニズムは、いかようであっても構わないが、スピンホール効果とDzyalloshinskii−Moriya相互作用によって磁壁(DW)が駆動する場合を例にとって説明する。
スピン流生成層20にx方向の電流を導入した場合、スピンホール効果によってz方向にスピン流が生じ、+y方向、または−y方向にスピン偏極した電子が磁化自由層10に流入することになる。流入したスピン偏極した電子は、磁壁(DW)の磁化と相互作用をする。
ここで非特許文献4によれば、Dzyalloshinskii−Moriya相互作用によって+x方向、または−x方向に旋回方向が規定された磁壁(DW)に、+yまたは−y方向の伝導電子が流入した場合、スピン流生成層20中を流れる電流と同方向または逆方向に磁壁(DW)が移動する。磁壁(DW)の移動方向は、Dzyalloshinskii−Moriya相互作用の符号、及びスピンホール効果の符号によって決定される。
以下では、磁壁(DW)が電流方向に移動する場合を例にとって、「1」書き込み動作、「0」書き込み動作のそれぞれについて説明する。
図5(a)と、図5(b)は、それぞれ本発明に係る磁気抵抗効果素子100における、メモリ情報として「1」を書き込む場合と、「0」を書き込む場合の動作方法を示す模式図である。
図5(a)に示されている「1」書き込みの動作においては、スピン流生成層20内に、「1」書き込み電流Iw1が+x方向に流される。このとき、スピン流生成層20において、z方向にスピン流が生じ、y方向にスピン偏極した電子が、磁化自由層10に流入する。これによって、磁化自由領域13と、第1磁化固定領域11との境界に形成された磁壁(DW)には、スピントランスファートルクが働く。スピントランスファートルクとは、スピン偏極した電子から、磁壁(DW)へスピン角運動量が移行する現象である。したがって、スピントランスファートルクを受けた磁壁(DW)は、磁化自由領域13内を移動し、結果として磁化自由層13の磁化方向を変化させる。
図5(a)の例で言うと、スピントランスファートルクを受けた磁壁(DW)の向きは、+y方向にスピン偏極した電子から、+x方向に向いている磁壁(DW)へのトルクで表すことができる。トルクは、2つのベクトルの外積で表すことができるため、スピントランスファートルクを受けた磁壁(DW)は+z方向を向く。すると、磁化自由領域13内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け+z方向を向いた磁化と隣接する磁化も+z方向を向く。そして、磁化自由領域13と、第2磁化固定領域12の境界で、磁壁(DW)が形成される。したがって、磁壁(DW)は、磁化自由領域13と第1磁化固定領域11との境界から、磁化自由領域13と第2磁化固定領域12との境界へと移動する。
磁化自由領域13と、第2磁化固定領域12との境界で磁壁(DW)が止まるのは、第2磁化固定領域12の磁化が、第2漏洩磁場生成層52からの漏洩磁場によって固定されていることに起因している。これによって実現される磁化状態は、図2(b)で示されている「1」状態に他ならない。かくして「1」書き込み電流Iw1を磁気抵抗効果素子100に導入することによって、「0」状態から「1」状態への格納情報の書き換えを行うことができる。
一方、図5(b)に示されている「0」書き込みの動作においては、スピン流生成層20内に、「0」書き込み電流Iw0が−x方向に流される。このとき、スピン流生成層20において、+z方向にスピン流が生じ、−y方向にスピン偏極した電子が、磁化自由層10に流入する。これによって磁化自由領域13と、第2磁化固定領域12との境界に形成された磁壁(DW)には、スピントランスファートルクが働く。スピントランスファートルクを受けた後の磁壁(DW)の向きは、−y方向にスピン偏極した電子から、+x方向を向いている磁壁(DW)へのトルクで表すことができる。この場合、スピントランスファートルクを受けた磁壁(DW)は−z方向を向く。すると、磁化自由領域13内では、隣接する磁化は同じ向きを向いたほうが安定するため、スピントランスファートルクを受け‐z方向を向いた磁化と隣接する磁化も−z方向を向く。そして、磁化自由領域13と、第1磁化固定領域11の境界で、磁壁(DW)が形成される。したがって、磁壁(DW)は磁化自由領域13と第2磁化固定領域12との境界から、磁化自由領域13と第1磁化固定領域11との境界へと移動する。
磁化自由領域13と第1磁化固定領域11との境界で磁壁(DW)が止まるのは、第1漏洩磁場生成層51からの漏洩磁場によって第1磁化固定領域11の磁化が固定されていることに起因している。これによって、実現される磁化状態は図2(a)で示されている「0」状態に他ならない。かくして「0」書き込み電流Iw0を磁気抵抗効果素子100に導入することによって、「1」状態から「0」状態への格納情報の書き換えを行うことができる。
このように、磁化自由層10に双方向の書き込み電流を導入することによって、「0」状態と「1」状態の間での格納情報の書き換えが可能である。なお、図5においては、書き込み電流Iw1、及びIw0は第1漏洩磁場生成層51と、第1スペーサー層61と、第2スペーサー層62と、第2漏洩磁場生成層52と、を経由するように書かれているが、この書き込み電流の経路はこれに限定されるものではない。書き込み電流は、スピン流生成層20を通りさえすれば、どのような経路をたどっても構わない。
また、「0」状態において「0」書き込み電流Iw0が導入された場合、及び「1」状態において「1」書き込み電流Iw1が導入された場合には、メモリ状態の変化は起こらない。すなわち、本発明に係る磁気抵抗効果素子100においては、情報のオーバーライトも可能である。
[4.磁気抵抗効果素子からの情報の読み出し方法]
次に、本発明の第1の実施の形態に係る磁気抵抗効果素子100からの情報の読み出し方法に関して、図6を参照して説明する。
上述のように本発明に係る磁気抵抗効果素子100においては、磁化自由層10のうちの磁化自由領域13の磁化方向が、格納されている記憶情報に対応している。本発明に係る磁気抵抗効果素子100においては、この磁化自由領域13と、リファレンス層40との磁化の相対角によって生ずるトンネル磁気抵抗効果を利用して情報の読み出しを行う。
図6(a)と図6(b)は、それぞれ本発明に係る磁気抵抗効果素子100における、メモリ情報として「0」を読み出す場合と「1」を読み出す場合の動作方法の模式図である。いずれの場合においても読み出し電流Iをリファレンス層40と、トンネルバリア層30と、磁化自由層10とを貫通するように導入する。
ここで、メモリ情報は、電流を導入した際のトンネル磁気抵抗効果によるトンネル磁気抵抗の大きさの大小によって、「0」状態と、「1」状態とが判別される。トンネル磁気抵抗効果は、例えば、強磁性体層1/絶縁層/強磁性体層2で構成される素子に電流を導入した際に、強磁性体層1の磁化と、強磁性体層2の磁化との相対角度によって、電気抵抗が変化する現象である。強磁性体層1と、強磁性体層2との、相対角度が0°の時にトンネル磁気抵抗は最小となり、相対角度が180°の時にトンネル磁気抵抗は最大となる。このことは、本発明の係る磁気抵抗効果素子においても同様である。
図6(a)に示された「0」を読み出す場合には、リファレンス層40のうちの非磁性層20に隣接した強磁性層の磁化方向は−z方向を向いており、また磁化自由層10のうちの磁化自由領域13の磁化も−z方向を向いている。この場合の、2つの磁化の相対角度は0°である。したがって、リファレンス層40と、トンネルバリア層30と、磁化自由層10と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって低抵抗状態が観測される。
一方で、図6(b)に示された「1」を読み出す場合には、リファレンス層40のうちのトンネルバリア層30に隣接した強磁性層の磁化は−z方向を向いており、また磁化自由層10のうちの磁化自由領域13の磁化は+z方向を向いている。この場合の、2つの磁化の相対角度は180°である。したがって、リファレンス層40と、トンネルバリア層30と、磁化自由層10と、を貫通する方向に電流を導入すると、トンネル磁気抵抗効果によって高抵抗状態が観測される。
このように、磁化自由領域13の磁化と、リファレンス層40の磁化との相対角によって当該磁気抵抗効果素子100における抵抗が変化するので、この抵抗の差を利用することで磁気抵抗効果素子100からの情報の読み出しを行うことができる。
なお、図4では、読み出し電流Iは、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、スペーサー層(第1スペーサー層61・第2スペーサー層62)と、スピン流生成層20と、磁化自由層10と、トンネルバリア層30と、リファレンス層40という経路で導入されているが、上述の説明からわかるように読み出し電流Iの経路はこれに限定されるものではない。すなわち、リファレンス層40と、トンネルバリア層30と、磁化自由層10のうちの磁化自由領域13と、を貫通する方向に電流が流れさえすれば、それ以外の経路がいかようであっても構わないことは自明である。
[5.磁気メモリの回路構成]
次に、本発明の第1の実施の形態に係る磁気メモリ300の回路構成と回路動作方法に関して、図7、図8を参照して説明する。なお、ここで説明される回路構成は、本発明に係る磁気抵抗効果素子100を用いて磁気メモリ300を形成する上での一例であり、他の回路構成を用いても本発明と同等の効果を有する磁気メモリを提供することができる。
前述のように本発明に係る磁気メモリ300は、アレイ状に配置された複数の磁気メモリセル200を有しており、各磁気メモリセル200は磁気抵抗効果素子100を有している。
図7は、本発明に係る磁気メモリ300を構成する一つの磁気メモリセル200の回路構成の一例を示す模式図である。この磁気メモリセル200では、磁気抵抗効果素子100は第1ビット線102aと、第2ビット線102bと、ワード線103と、グラウンド線104とに接続されている。リファレンス層40に繋がる端子は、グラウンド線104に接続されている。
第1磁化固定領域11は、第1スペーサー層61と、第1漏洩磁場生成層51と、を経由して、第1セルトランジスタ101aのソース/ドレインに接続されている。
第2磁化固定領域12は、第2スペーサー層62と、第2漏洩磁場生成層52と、を経由して、第2セルトランジスタ101bのソース/ドレインに接続されている。
第1セルトランジスタ101aと、第2セルトランジスタ101bとのゲート電極は、ワード線103に接続されている。
また、第1セルトランジスタ101aと、第2セルトランジスタ101bとのソース/ドレインのうちの磁気抵抗効果素子100に接続される側とは反対側の端子は、それぞれ第1ビット線102aと、第2ビット線102bへと接続されている。
情報を書き込む際には、ワード線103はHighレベルに設定され、これによって第1セルトランジスタ101a、第2セルトランジスタ101bはON状態になる。そして、第1ビット線102aと、第2ビット線102bと、のいずれかをHighに設定することによって磁気抵抗効果素子100への情報の書き込みが可能となる。
情報を読み出す際には、ワード線103はHighレベルに設定され、これによって第1セルトランジスタ101aと、第2セルトランジスタ101bはON状態になる。そして、第1ビット線102aと、第2ビット線102bの両方をHighに設定する、あるいは、一方をHighに、他方をOpenに設定することによって、磁気抵抗効果素子100からの情報の読み出しが可能となる。
図8は、本発明に係る磁気メモリ300の構成を表した回路ブロックの一例を示す模式図である。磁気メモリ300は、メモリセルアレイ110と、Xドライバ120と、Yドライバ130と、コントローラ140とを備えている。
メモリセルアレイ110は、アレイ状に配置された複数の磁気メモリセル200を有している。
各磁気メモリセル200は、第1ビット線102aと、第2ビット線102bと、ワード線103と、グランド線104とに接続されている。
Xドライバ120は、複数のワード線103に接続されており、それら複数のワード線103のうちの、アクセス対象の磁気メモリセル200に繋がるワード線103を駆動する。
Yドライバ130は、複数の第1ビット線102aと、複数の第2ビット線102bとに接続されており、それら複数の第1ビット線102aと、複数の第2ビット線102bとを所望のデータ書き込み、読み出し状態に設定する。
コントローラ140は、データ書き込み、あるいはデータ読み出しに応じて、Xドライバ120とYドライバ130のそれぞれを制御する。なお、磁気抵抗効果素子100のリファレンス層30へと接続されるグラウンド線104は、Xドライバ120へと接続されているが、これは、Yドライバ130に接続される読み出しビット線によって代用することも可能である。
[6.材料と膜厚]
次に、本発明の第1の実施の形態に係る磁気抵抗効果素子100に用いることのできる材料とその好適な膜厚範囲について説明する。
磁化自由層10の材料は、Fe,Co,Niなどの3d強磁性遷移金属元素を少なくとも一つ含むことが望ましい(但し、3d強磁性遷移金属元素を含まないが、Mn−Al、Mn−Gaなども磁化自由層10の材料として適している)。また、前述の通り磁化自由層10は垂直磁気異方性を有する。この垂直磁気異方性は、結晶磁気異方性に由来してもよいし、界面磁気異方性に由来してよい。結晶磁気異方性を利用する場合、Fe−Pt、Co−Pt、Fe−Pd、Fe−Ni、Sm−Co、Co−Cr−Ptなどの合金材料、Co/Pt、Co/Pd、Co/Ni、Fe/Auなどの交互積層膜などを用いることができる。
一方、界面磁気異方性を利用する場合、Fe、Co、Niを含む様々な材料を用いることができる。具体的には、Fe−Co、Fe−Co−Ni、Co−Niなどが例示される。またこれらにはB、C、N、O、F、Si、Al、P、Sなどの元素を添加してもよい。例えば、Co−Fe−Bなどが例示される。
磁化自由層10の膜厚は、Dzyalloshinskii−Moriya相互作用の影響を大きくし、かつ磁壁を少ない電流で効率的に動かすためには薄い方が好ましい。低膜厚側の下限は一原子層であるので、約0.2nmである。膜厚の上限には任意性があるが、5nm以下、より好適には2nm以下が好ましい。特に界面磁気異方性を利用する場合には、界面磁気異方性の大きさと飽和磁化の兼ね合いで膜厚の上限が設定される。
スピン流生成層20は、非磁性の導電体から構成される。好適にはスピン起動相互作用の大きい元素から構成されるか、あるいは、スピン起動相互作用の大きい元素を含有する材料から構成される。具体的には、W、Ta、Hf、Re、Os、Ir、Pt、Biなどが例示される。また、これらの元素に別の元素を添加して、スピンホール効果や、Dzyalloshinskii−Moriya相互作用の大きさや符号を制御することができる。このために添加する元素としては、B、O、N、C、Al、Si、Pなどが挙げられる。また、Cu、Alなどの軽元素を母相としてこれらの重元素をドープしてもよい。
スピン流生成層20の膜厚の下限は、スピンホール効果が発現する膜厚の下限として設定される。一般的には、スピンホール効果が発現する膜厚の下限は、2原子層程度となるので、0.2nm程度となる。
スピン流生成層20の膜厚の上限は、材料のスピン拡散長が目安となる。これは材料によって大きく異なるが、Ta、W、Ptなどの重元素の場合には数nm程度である。一方で、Cuなどでは数100nmである。ただし、あまり厚すぎると書き込み電流が増大してしまうので、膜厚は書き込み電流との兼ね合いで設計することが好ましい。好適にはスピン流生成層20の膜厚上限は10nm、より好適には5nmである。
トンネルバリア層30は、N、O、Cのうちのいずれか一つを含んだ絶縁体で構成される。具体的にはMg−O、Al−O、Si−O、Si−N、Si−C−N、Mg−N、Al−N、Zn−O、Zn−Nなどが例示される。トンネルバリア層30の膜厚は所望の読み出し特性が得られるように設計される。具体的には0.5nmから2nm程度の膜厚を用いることができる。
リファレンス層40には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってFe、Co、Niのうちのいずれかの元素を含むことが望ましい(但し、強磁性体を含まないが、Mn−Al、Mn−Gaなどはリファレンス層40として用いることができる。)。具体的に用いることのできる材料は磁化自由層10の場合と重複するので省略する。
また、リファレンス層40は、異なる強磁性層と非磁性層の積層体となっていてもよい。前述の通り、これまで図示された例ではリファレンス層40は、強磁性体/非磁性体/強磁性体が積層された構造を有しており、二つの強磁性層の磁化は反平行方向に固定されている。また、リファレンス層40のうちのトンネルバリア層30に隣接する層には、高いトンネル磁気抵抗効果比が得られるように高いスピン偏極率を有する材料、あるいはトンネルバリア層30との組み合わせにより高いトンネル磁気抵抗効果比が得られるような材料を用いることが望ましい。以上を踏まえると、リファレンス層40に用いる積層構造としては、トンネルバリア層30側から順にCo−Fe−B/[Co/Pt]積層膜/Ru/[Co/Pt]積層膜などが例示される。
また、リファレンス層40の膜厚は任意に設計される。但し、リファレンス層40から生ずる漏洩磁場は磁化自由層10の高さにおいて小さいことが望ましい。従って、リファレンス層40の積層構造は磁化自由層10の高さにおいて漏洩磁場が小さくなるように設計されることが望ましい。
本発明の第1の実施の形態においては、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)には、垂直磁気異方性を有する様々な強磁性体を用いることができる。従ってFe、Co、Niのうちのいずれかの元素を含むことが望ましい(但し、強磁性体を含まないが、Mn−Al、Mn−Gaなどは漏洩磁場生成層として用いることができる。)。具体的に用いることの材料は磁化自由層10の場合と重複するので省略する。また、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、大きな漏洩磁場を発生させるために飽和磁化の大きな材料を用いることが好ましい。具体的には、Fe−Pt、Co/Pt、Co−Fe/Ptなどが例示される。
漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)の膜厚は、任意に設計することができる。例えば、漏洩磁場生成層の膜厚は1nm以上、30nm以下の範囲に設定される。なお、漏洩磁場生成層は、第1漏洩磁場生成層51と第2漏洩磁場生成層52で、磁化を反平行方向に向ける必要があるので、第1磁場生成層51と第2漏洩磁場生成層52の磁気特性を異ならしめることが望ましい。これは材料、膜構成、膜厚、製造方法などを変えることで実現することができる。
スペーサー層(第1スペーサー層61・第2スペーサー層62)は、導電性のあるあらゆる材料を用いることができる。具体的には、Ta、W、Au、Ag、Cu、Ti、V、Cr、Alなどが例示される。
また、スペーサー層の膜厚は、磁化自由層10の位置における漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)からの漏洩磁場の大きさが、最適になるように設計される。スペーサー層の好適な膜厚範囲については後述される。
[7.原理]
次に本発明に係る磁気抵抗効果素子100の原理について、図9乃至図12に示された計算結果を参照しながら説明する。
本発明者らは、磁化自由層10内において、Dzyalloshinskii−Moriya相互作用によって旋回方向の規定された磁壁(DW)、即ち、隣接するスピン流生成層20からのスピン流によって駆動される際の磁壁(DW)のダイナミクスを、集団座標を用いたLandau−Lifshitz−Gilbert方程式によって数値的に計算した(非特許文献4参照)。また、磁壁(DW)の状態を記述する集団座標としては磁壁(DW)の位置を表すqと、磁壁(DW)の磁化の角度を表すφを用いた。ここでφは細線長手方向を向いた場合を0とした。
Dzyalloshinskii−Moriya相互作用によって旋回方向の規定された磁壁(DW)が、隣接するスピン流生成層20からのスピン流によって駆動される際、細線に一切の磁壁(DW)を拘束する機構が存在しない場合には、磁壁(DW)を駆動するためのしきい電流は存在しない。そこで、本発明者らは2つの磁壁(DW)の拘束機構を計算に取り入れた。それらが図9に示されている。1つ目は図9(a)に示されているような(細線の長手方向)に局所的なx方向磁場が存在する場合である。局所的なx方向磁場の形状としては二次関数を仮定した。具体的には−qx0から+qx0の範囲内において、x方向磁場は以下の式1で与えられる。
ここで、qは磁壁(DW)のx方向の位置を表し、−qx0から+qx0の外側では、
となるような関数を仮定した。
2つ目は磁壁(DW)の感じる単位面積当たりのエネルギーεが二次関数で与えられる場合であり、具体的には、−qから+qの範囲内においては、以下の式2で与えられる。
−qから+qの外側では
となるような関数を仮定した。
図10には、上述の2つの磁壁(DW)の拘束機構のうちの前者のみがある場合の、集団座標qとφの時間発展の計算結果が示されている。破線、実線、点線はそれぞれμx0が、−100mT、0mT、100mTの場合の計算結果を表している。図10からわかるようにいずれの場合も磁壁(DW)内磁化角度φの時間発展はHx0に依存して大きく変化しているが、磁壁(DW)位置qの時間発展にはほとんど影響を及ぼしていないことが分かる。印加する電流密度を変えて計算を行ったところ、x方向の局所的な漏洩磁場によって拘束された磁壁(DW)を電流で駆動する場合のしきい電流は存在しないことが分かった。
図11には、上述の2つの磁壁(DW)の拘束機構の両方がある場合に磁壁(DW)が拘束位置から脱出するのに必要なしきい電流密度のHx0依存性、Hc0依存性が示されている。図11は、図10とは異なり有限なしきい電流密度jが存在している。ここで注目すべきは、しきい電流密度jはHx0とHc0に対して依存性が異なる点である。すなわち、Hx0には一切依存していないのに対して、Hc0には線形に依存していることがわかる。
一方で、系のエネルギーをもとにした解析計算からは、Hx0と、Hc0はいずれも磁場で磁壁(DW)を拘束位置から脱出させる場合に必要なしきい磁場に対しては、線形の依存関係があることがわかった。すなわち、しきい磁場はHx0に対して線形な依存関係があるのに対して、しきい電流密度jはHx0には依存しないということである。これは、Hx0を大きくすることで熱安定性はいくらでも大きくでき、一方で、しきい電流密度は増大しないことを意味している。これは磁気メモリの熱安定性と低電流特性を両立する上で非常に重要な特性である。
本発明においては、情報保持状態においては、このx方向の局所的な漏洩磁場を用いて磁壁(DW)を拘束し、この磁壁(DW)を小さな電流によって駆動することが一番のポイントである。言い換えると、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)から生成される漏洩磁場は、磁化自由層10の位置において、x成分はなるべく大きく、一方で、z成分(漏洩磁場のz成分は上述のHc0と同様に振る舞う)は十分に小さいことが望ましい。
図12には、本発明者らが行った漏洩磁場生成層からの漏洩磁場の計算結果が示されている。漏洩磁場生成層としてはx方向、およびy方向の長さが100nmでz方向の膜厚が10nmの直方体を考え、飽和磁化は1000emu/ccを仮定した。
この磁性体の上面からhの高さにおいて形成される漏洩磁場のx成分と、z成分を横軸として計算した結果がグラフに示されている。漏洩磁場生成層のエッジ部分において、大きな漏洩磁場がx方向と、z方向との両方に出ていることが分かる。ここでz方向の漏洩磁場Hの拡大図に着目すると、エッジ部分におけるμは、漏洩磁場生成層からの高さhが離れると急激に小さくなっていることが分かる。特に漏洩磁場生成からの高さhが10nm以上ではμは20mT以下、さらに漏洩磁場生成からの高さhが15nm以上ではμは10mT以下となっており、これはしきい電流密度jに及ぼす影響としては問題のないレベルと考えられる。このことから、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、磁化自由層10の高さ方向との間隔は、10nm以上、より好適には15nm以上離すことが望ましいと言える。従ってスペーサー層(第1スペーサー層61、第2スペーサー層62)とスピン流生成層20の合計膜厚は10nm以上、より好適には15nm以上とすることが望ましい。
[8.第1変形例]
図13(a)乃至図13(d)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第1変形例の構造を模式的に示した断面図である。第1変形例は、磁化自由層10内に形成される磁壁(DW)が左旋回性を持つ場合の実施の形態である。
磁化自由層10内に形成される磁壁(DW)が左旋回性を持つ場合、図13(a)と、図13(b)に示しているように、第1磁化固定領域が+z方向、第2磁化固定領域が−z方向に固定された磁化を有する場合、磁壁(DW)の磁化は−x方向を向く。この場合には、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)を磁化自由層10に対して上側(+z側)に配置することによって、漏洩磁場によって磁壁(DW)を拘束することができる。なお、図13(a)は「0」状態、図13(b)は「1」状態での磁化配置を示している。図からわかるように、磁壁(DW)の位置においては漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)からの漏洩磁場は−x方向成分を持つことが分かる。
図13(c)と、図13(d)は、第1磁化固定領域が+z方向、第2磁化固定領域が−z方向に固定された磁化を有する場合の「0」状態、「1」状態での磁化配置が示されている。この場合は、磁壁(DW)の位置において漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)からの漏洩磁場は+x方向成分を持っており、やはり磁壁(DW)の磁化方向と一致していることが分かる。
なお、図13に示された例では漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、磁化自由層10から電気的に分離して設けられているが、このように電気的に接続されていなくても漏洩磁場が印加される範囲であればどのように配置しても構わない。
なお、図12を用いて漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)の上面と磁化自由層10の中心高さの間の距離は10nm以上、より好適には15nm以上であることが望ましいことを述べたが、図13に示されたような漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)が磁化自由層10の上側に配置される場合には、この距離は磁化自由層10の中心高さと漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)の下面の距離として規定されることは明らかである。
[9.第2変形例]
図14(a)と、図14(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第2変形例の構造を模式的に示した断面図である。
図14(a)は「0」状態、図14(b)は「1」状態に対応する。第2変形例においては、漏洩磁場生成層として第1漏洩磁場生成層51と、第2漏洩磁場生成層52と、第3漏洩磁場生成層53と、第4漏洩磁場生成層54と、が設けられている。
第1漏洩磁場生成層51と第2漏洩磁場生成層52とは、磁化自由層10に対して下側(−z側)に、第3漏洩磁場生成層53と第4漏洩磁場生成層54とは、磁化自由層10に対して上側(+z側)に設けられている。
第2変形例においては、例えば、第1磁化固定領域11の下側に第1漏洩磁場生成層51が設けられ、上側に第3漏洩磁場生成層53が設けられている。これによって、磁壁(DW)の位置におけるz方向の漏洩磁場の大きさを小さくし、同時にx方向の漏洩磁場を大きくすることができる。図11において、z方向の漏洩磁場は、磁壁(DW)の電流での駆動に必要なしきい電流密度を増大させるのに対して、x方向の漏洩磁場は、影響を及ぼさないという実験結果が示された。しかしながら、第2変形例を用いることによって、x方向の漏洩磁場の増加によって素子の熱安定性を増大させると同時に、z方向の漏洩磁場の減少によって書き込み電流を低減することができる。
[10.第3変形例]
図15(a)、図15(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第3変形例の構造を模式的に示した断面図である。
図15(a)は「0」状態、図15(b)は「1」状態に対応する。第3変形例においては、リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)と、が同一レイヤーに同一材料にて形成される。リファレンス層40と、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)とを同一レイヤーに形成することによって、漏洩磁場生成層を形成するための成膜プロセスが不要となるため、工程数を低減することが可能となる。なお、図15では第1漏洩磁場生成層51と、第2漏洩磁場生成層52のそれぞれで上面の高さが変わっており、これによって磁気特性を異ならしめている例が示されている。
[11.第4変形例]
図16(a)と、図16(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第4変形例の構造を模式的に示した断面図である。
図16(a)は「0」状態、図16(b)は「1」状態に対応する。第4変形例は、第2変形例と、第3変形例との両方の技術思想を合わせた変形例である。磁化自由層10の下側(−z側)には第1漏洩磁場生成層51、第2漏洩磁場生成層52が形成され、上側(+z側)にはリファレンス層40と同一レイヤーに同一材料にて第3漏洩磁場生成層53、第4漏洩磁場生成層54が形成されている。
[12.第5変形例]
図17は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第5変形例の構造を模式的に示した斜視図である。
第5変形例においては、基板側から順にリファレンス層40と、トンネルバリア層30と、磁化自由層10と、スピン流生成層20との順に積層されている。またリファレンス層40は磁化自由層10と同形状に加工されている。図17に示されているように、本発明に係る磁気抵抗効果素子100においては、リファレンス層40、トンネルバリア層30、磁化自由層10、スピン流生成層20の積層順には任意性があり、また、リファレンス層40の大きさにも任意性がある。
[13.第6変形例]
図18(a)と、図18(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第6変形例の構造を模式的に示した断面図である。
図18(a)は「0」状態、図18(b)は「1」状態に対応する。第6変形例においては、面内磁気異方性を有する面内磁化漏洩磁場生成層(第1面内磁化漏洩磁場生成層71・第2面内磁化漏洩磁場生成層72)が設けられる。
面内磁化漏洩磁場生成層(第1面内磁化漏洩磁場生成層71・第2面内磁化漏洩磁場生成層72)は、磁壁(DW)の位置における±x方向の漏洩磁場を大きくするように設けられる。図18では、第1磁化固定領域11と、第1漏洩磁場生成層51の磁化は上向き(+z方向)、第2磁化固定領域12と、第2漏洩磁場生成層52の磁化は下向き(−z方向)に固定されている。また、磁壁(DW)は右旋回性の場合が示されている。
このときの第1面内磁化漏洩磁場生成層71と、第2面内磁化漏洩磁場生成層72の磁化の向きは、図18では−x方向に固定されている。しかし、実際には第1面内磁化漏洩磁場生成層71と、第2面内磁化漏洩磁場生成層72が設けられる位置に応じて+x方向に磁化を固定した方が、磁壁(DW)の位置におけるx方向の漏洩磁場の大きさを大きくできる場合もある。これらは製造者において適宜設計されうる。
また、図18では面内磁化漏洩磁場生成層(第1面内磁化漏洩磁場生成層71・第2面内磁化漏洩磁場生成層72)は、スピン流生成層20と、スペーサー層(第1スペーサー層61・第2スペーサー層62)との間に形成されているが、実際には面内磁化漏洩磁場生成層(第1面内磁化漏洩磁場生成層71・第2面内磁化漏洩磁場生成層72)の設けられる位置はこれに限定されるものではない。例えば、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)とスペーサー層(第1スペーサー層61・第2スペーサー層62)の間であってもよいし、漏洩磁場生成層(第1漏洩磁場生成層51、第2漏洩磁場生成層52)の下側であってもよいし、或いは磁化自由層10の上側であってもよい。
[14.第7変形例]
図19(a)と、図19(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第7変形例の構造を模式的に示した断面図である。
図19(a)は「0」状態、図19(b)は「1」状態に対応する。第7変形例においては、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)がテーパーを有するように形成されている。図19に示されているように漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)をテーパーを有するように形成することによって、磁壁(DW)の位置におけるx方向と、z方向の漏洩磁場の大きさを調整することが可能である。なお、図19では漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、上底よりも下底の長い台形状の形状に加工された例が示されているが、実際には上底よりも下底が短い台形状に加工されていても構わない。また、本変形例は、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)が磁化自由層10の上側に配置される場合においても用いることができる。テーパーを有するように漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)を加工する方法としては、ハードマスクの形状、エッチングガス、エッチング条件などの調整が挙げられる。
[15.第8変形例]
図20(a)と、図20(b)は、本発明の第1の実施の形態に係る磁気抵抗効果素子100の第8変形例の構造を模式的に示した断面図である。
第8変形例においては、リファレンス層40と磁化自由層10が同一の形状で形成されている。一般にはリファレンス層40は磁化自由層10内の磁化自由領域13とx−y平面においてオーバーラップしていればよく、その形状はいかようであっても構わない。またリファレンス層40も漏洩磁場を生成し、その磁場は磁化自由層10にも印加されるが、第8変形例のように磁化自由領域13よりも大きな面積でリファレンス層40を形成することで磁化自由領域13に印加される漏洩磁場の大きさを低減することができる。
[16.第2の実施の形態]
次に本発明の第2の実施の形態に関わる磁気抵抗効果素子100の構造と動作方法を説明する。第1の実施の形態において、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、少なくとも一部分に垂直磁気異方性を有する強磁性体を有することを述べた。それに対して、第2の実施の形態においては漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)は、少なくとも一部分に面内磁気異方性を有する強磁性体を有することを特徴とする。
図21(a)と図21(b)は、それぞれ本発明の第2の実施の形態に係る磁気抵抗効果素子100にメモリ情報として「0」が格納された状態と、「1」が格納された状態における磁化構造を示す模式図である。
図21に示された例では、第1漏洩磁場生成層51と第2漏洩磁場生成層52は面内方向に固定された磁化を有しており、それらは−x方向を向いている。この場合には、第1漏洩磁場生成層51の上に形成される第1磁化固定領域11と、第2漏洩磁場生成層52の上に形成される第2磁化固定領域12においては+x方向の漏洩磁場が印加され、結果として第1磁化固定領域11と第2磁化固定領域12の磁化は+x方向に固定される。
そして第1の実施の形態においては、磁化自由層10内には180度磁壁が形成されていたのに対して、第2の実施の形態においては、90度磁壁が形成される。形成される磁壁が90度磁壁であっても、その磁壁が磁化自由層10内の長手方向に磁化成分を有していれば(図21の例では+x方向)、第1の実施の形態で述べたスピンホール効果によってこの磁壁を電流または電子の方向に駆動することができ、その移動方向はスピンホール角の符号によって決定される。
第2の実施の形態における情報の書き込み方法、読み出し方法、及び回路構成などに関しては第1の実施の形態と同様であるので説明を省略する。
また第2の実施の形態の場合にはDzyalloshinskii−Moriya相互作用が働かなくても漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)から面内方向に磁場が印加されるので、スピンホール効果によって磁壁を移動させることができる。また第2の実施の形態においては、第1漏洩磁場生成層51と第2漏洩磁場生成層52は平行方向に磁化が固定されていてもよい。これは製造容易性の観点で第1の実施の形態よりも好ましい。
第2の実施の形態において各層に用いることのできる材料は、漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)以外は第1の実施の形態と同様であるので説明を省略する。漏洩磁場生成層(第1漏洩磁場生成層51・第2漏洩磁場生成層52)には面内磁気異方性を有する強磁性体を用いることができる。具体的には、Fe、Co、Ni、Fe−Co、Fe−Co−Niなどが例示される。また保磁力を高めるために他の元素を添加してもよい。さらには、磁化の固定をより安定化させるために、反強磁性体を隣接させてもよい。用いる反強磁性体としては、Pt−Mn、Ir−Mn、Fe−Mn、Ni−Mnなどが例示される。
図22(a)と図22(b)は、それぞれ本発明の第2の実施の形態に係る磁気抵抗効果素子100の第1の変形例の構造を模式的に示している。図22(a)と図22(b)はそれぞれメモリ情報として「0」が格納された状態と、「1」が格納された状態における磁化構造の模式図である。
本変形例においては、漏洩磁場生成層(第3漏洩磁場生成層53・第4漏洩磁場生成層54)は磁化自由層10に対して電気的には分離して設けられている。漏洩磁場生成層(第3漏洩磁場生成層53・第4漏洩磁場生成層54)が磁化自由層10に対して電気的に分離して設けられた場合でも、磁化自由層10に対して十分な大きさの漏洩磁場が印加されさえすれば、漏洩磁場生成層(第3漏洩磁場生成層53・第4漏洩磁場生成層54)の位置はいかようであっても構わない。また本変形例の場合、スピン流生成層20に対して書き込み電流を導入するための層として第1プラグ層81と第2プラグ層82がそれぞれその両端部に隣接して設けられている。第1プラグ層81と第2プラグ層82は書き込み用のセルトランジスタに電気的に接続される。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更されうることは明らかである。
本発明に係る磁気抵抗効果素子100、及び磁気メモリ300は、メガビット、ギガビットクラスの大規模なメモリアレイのみならず、キロビット、メガビットクラスの高速で動作するキャッシュメモリやシステムLSIのロジック領域に設けられるレジスタのような単ビットや数ビットの一時的な記憶素子、さらにはロジックインメモリアーキテクチャにおける記憶素子にも適用できる。
本発明の産業上の利用可能性として、携帯電話などのモバイル機器やパソコンに使用される不揮発性の半導体メモリ装置や、自動車やゲーム機などに使用される不揮発性メモリ内蔵のマイコンにおけるメモリ部分、及びロジック部分に接続されるキャッシュメモリやレジスタなどの一時記憶素子が挙げられる。
この出願は、2013年11月6日に出願された日本出願特願第2013−229971号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
10 磁化自由層
11 第1磁化固定領域
12 第2磁化固定領域
13 磁化自由領域
20 スピン流生成層
30 トンネルバリア層
40 リファレンス層
51 第1漏洩磁場生成層
52 第2漏洩磁場生成層
53 第3漏洩磁場生成層
54 第4漏洩磁場生成層
61 第1スペーサー層
62 第2スペーサー層
71 第1面内磁化漏洩磁場生成層
72 第2面内磁化漏洩磁場生成層
81 第1プラグ層
82 第2プラグ層
100 磁気抵抗効果素子
101a 第1セルトランジスタ
101b 第2セルトランジスタ
102a 第1ビット線
102b 第2ビット線
103 ワード線
104 グラウンド線
110 メモリセルアレイ
120 Xドライバ
130 Yドライバ
140 コントローラ
200 磁気メモリセル
300 磁気メモリ

Claims (12)

  1. 垂直磁気異方性を有する強磁性体から構成される磁化自由層と、
    前記磁化自由層に隣接して設けられるスピン流生成層と、
    前記磁化自由層に隣接して前記スピン流生成層とは反対側に設けられるトンネルバリア層と、
    前記トンネルバリア層に隣接して前記磁化自由層とは反対側に設けられるリファレンス層と、
    強磁性体から構成される第1漏洩磁場生成層と、第2漏洩磁場生成層とを具備し、
    前記第1漏洩磁場生成層と前記第2漏洩磁場生成層から生ずる漏洩磁場の前記磁化自由層の位置における面内成分によって前記磁化自由層の長手方向に磁化成分を有する磁壁が形成される、
    ことを特徴とする磁気抵抗効果素子。
  2. 請求項1に記載の磁気抵抗効果素子であって、
    前記第1漏洩磁場生成層と前記第2漏洩磁場生成層は垂直磁気異方性を有する強磁性体から構成され、
    前記第1漏洩磁場生成層と前記第2漏洩磁場生成層は互いに反平行方向に固定された磁化を有し、
    前記第1漏洩磁場生成層と前第2漏洩磁場生成層から生ずる漏洩磁場の前記磁化自由層の位置における面内成分は、前記磁化自由層において優先的に形成される磁壁の磁化方向と一致する、
    ことを特徴とする磁気抵抗効果素子。
  3. 請求項1または2に記載の磁気抵抗効果素子であって、
    前記磁化自由層は、第1磁化固定領域と、第2磁化固定領域と、磁化自由領域とからなり、
    前記第1漏洩磁場生成層は、前記第1磁化固定領域の鉛直面上に配置され、
    前記第2漏洩磁場生成層は、前記第2磁化固定領域の鉛直面上に配置される、
    ことを特徴とする磁気抵抗効果素子。
  4. 請求項2または3に記載の磁気抵抗効果素子であって、
    前記第1及び第2漏洩磁場生成層が前記磁化自由層の下側に形成される場合には、前記第1及び第2漏洩磁場生成層の上面と、前記磁化自由層の中心高さとの間の距離、
    前記第1及び第2漏洩磁場生成層が前記磁化自由層の上側に形成される場合には、前記第1及び第2漏洩磁場生成層の下面と、前記磁化自由層の中心高さとの間の距離が10nm以上である、
    ことを特徴とする磁気抵抗効果素子。
  5. 請求項4に記載の磁気抵抗効果素子であって、
    前記第1及び第2漏洩磁場生成層が前記磁化自由層の下側に形成される場合には、前記第1及び第2漏洩磁場生成層の上面と、前記磁化自由層の中心高さとの間の距離、
    前記第1及び第2漏洩磁場生成層が前記磁化自由層の上側に形成される場合には、前記第1及び第2漏洩磁場生成層の下面と、前記磁化自由層の中心高さとの間の距離が15nm以上である、
    ことを特徴とする磁気抵抗効果素子。
  6. 請求項1乃至5のいずれか1項に記載の磁気抵抗効果素子であって、
    前記第1及び第2漏洩磁場生成層に隣接し、前記磁化自由層側の面にスペーサー層が設けられる、
    ことを特徴とする磁気抵抗効果素子。
  7. 請求項1乃至6のいずれか1項に記載の磁気抵抗効果素子であって、
    更に、第3漏洩磁場生成層と、第4漏洩磁場生成層とを具備し、
    前記第1漏洩磁場生成層と前記第2漏洩磁場生成層は、前記磁化自由層の下側に配置され、
    前記第3漏洩磁場生成層と前記第4漏洩磁場生成層は、前記磁化自由層の上側に配置される、
    ことを特徴とする磁気抵抗効果素子。
  8. 請求項2乃至7のいずれか1項に記載の磁気抵抗効果素子であって、
    前記第1及び第2漏洩磁場生成層又は前記第3及び第4漏洩磁場生成層が、前記リファレンス層と同一レイヤーに形成される、
    ことを特徴とする磁気抵抗効果素子。
  9. 請求項2乃至8のいずれか1項に記載の磁気抵抗効果素子であって、
    更に、第1面内磁化漏洩磁場生成層と、第2面内磁化漏洩磁場生成層とを具備する、
    ことを特徴とする磁気抵抗効果素子。
  10. 請求項1乃至9のいずれか1項に記載の磁気抵抗効果素子であって、
    前記第1及び第2漏洩磁場生成層がテーパーを有するように形成される、
    ことを特徴とする磁気抵抗効果素子。
  11. 請求項1に記載の磁気抵抗効果素子であって、
    前記第1漏洩磁場生成層と前記第2漏洩磁場生成層は面内磁気異方性を有する強磁性体から構成される、
    ことを特徴とする磁気抵抗効果素子。
  12. 請求項1乃至11のいずれか1項に記載の磁気抵抗効果素子と、
    第1ビット線と、
    第2ビット線と、
    ワード線と、
    第1セルトランジスタと、
    第2セルトランジスタと、を具備する、
    ことを特徴とする磁気メモリ。
JP2015546565A 2013-11-06 2014-09-30 磁気抵抗効果素子および磁気メモリ Active JP6414754B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013229971 2013-11-06
JP2013229971 2013-11-06
PCT/JP2014/076643 WO2015068509A1 (ja) 2013-11-06 2014-09-30 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法

Publications (2)

Publication Number Publication Date
JPWO2015068509A1 JPWO2015068509A1 (ja) 2017-03-09
JP6414754B2 true JP6414754B2 (ja) 2018-10-31

Family

ID=53041292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015546565A Active JP6414754B2 (ja) 2013-11-06 2014-09-30 磁気抵抗効果素子および磁気メモリ

Country Status (3)

Country Link
US (1) US10020039B2 (ja)
JP (1) JP6414754B2 (ja)
WO (1) WO2015068509A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417831B2 (en) 2019-03-19 2022-08-16 Kioxia Corporation Magnetic memory

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941468B2 (en) 2014-08-08 2018-04-10 Tohoku University Magnetoresistance effect element and magnetic memory device
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
CN108292702B (zh) 2015-11-27 2022-01-28 Tdk株式会社 磁阻效应元件、磁存储器、磁化反转方法及自旋流磁化反转元件
KR101844128B1 (ko) * 2016-01-29 2018-04-02 서울대학교산학협력단 스핀궤도 토크 변조에 의한 자구벽 이동 소자
JP6801711B2 (ja) * 2016-06-10 2020-12-16 Tdk株式会社 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子
US10418545B2 (en) 2016-07-29 2019-09-17 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
US10885960B2 (en) * 2016-10-25 2021-01-05 Industry-University Cooperation Foundation Hanyang University Spin device, and operating method therefor and manufacturing method therefor
US10319901B2 (en) 2016-10-27 2019-06-11 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US10439130B2 (en) 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
US11276815B2 (en) 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
JP6258452B1 (ja) 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ
JP2018147966A (ja) 2017-03-02 2018-09-20 東芝メモリ株式会社 磁気メモリおよび磁気メモリアレイ
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10916480B2 (en) * 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
JP6438531B1 (ja) 2017-06-16 2018-12-12 株式会社東芝 磁気記憶装置
JP2019021662A (ja) 2017-07-11 2019-02-07 東芝メモリ株式会社 磁気素子および磁気記憶装置
US10229722B2 (en) * 2017-08-01 2019-03-12 International Business Machines Corporation Three terminal spin hall MRAM
JP2019047120A (ja) * 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US10741318B2 (en) * 2017-09-05 2020-08-11 Tdk Corporation Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element
JP2019047030A (ja) * 2017-09-05 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP2019054191A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 磁気記憶装置
JP6542319B2 (ja) 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
JP2019068012A (ja) * 2017-10-05 2019-04-25 東京エレクトロン株式会社 被加工物の処理方法。
US10734052B2 (en) * 2017-10-24 2020-08-04 Purdue Research Foundation Buffered spin-torque sensing device for global interconnect circuits
TWI688130B (zh) * 2017-11-28 2020-03-11 財團法人工業技術研究院 自旋軌道磁性記憶體及其製造方法
US10762917B1 (en) * 2018-05-21 2020-09-01 Western Digital Technologies, Inc. Reversed mode spin torque oscillator with shaped field generation layer
US10720572B1 (en) 2019-02-12 2020-07-21 Northrop Grumman Systems Corporation Skyrmion stack memory device
US10916283B2 (en) * 2019-02-22 2021-02-09 Tdk Corporation Magnetic domain wall movement element and magnetic recording array
JP7196701B2 (ja) * 2019-03-13 2022-12-27 Tdk株式会社 磁壁移動素子、磁気記録アレイ及び半導体装置
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
KR20210032591A (ko) 2019-09-16 2021-03-25 삼성전자주식회사 자기 기억 소자
JP7419729B2 (ja) * 2019-10-01 2024-01-23 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
US11895928B2 (en) * 2019-10-03 2024-02-06 Headway Technologies, Inc. Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
US11348627B2 (en) 2020-08-31 2022-05-31 Samsung Electronics Co., Ltd. Race-track memory with improved domain wall motion control
JP7211564B1 (ja) * 2021-03-02 2023-01-24 Tdk株式会社 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2010026861A1 (ja) * 2008-09-02 2010-03-11 日本電気株式会社 磁気メモリ及びその製造方法
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
US20130075847A1 (en) * 2010-03-23 2013-03-28 Nec Corporation Magnetic memory
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417831B2 (en) 2019-03-19 2022-08-16 Kioxia Corporation Magnetic memory

Also Published As

Publication number Publication date
WO2015068509A1 (ja) 2015-05-14
US10020039B2 (en) 2018-07-10
JPWO2015068509A1 (ja) 2017-03-09
US20160247550A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6414754B2 (ja) 磁気抵抗効果素子および磁気メモリ
KR102080631B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
CN108010548B (zh) 磁存储器
EP1600977B1 (en) Multi-bit magnetic random acces memory device
JP4988343B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
EP1579231B1 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
CN108011038B (zh) 自旋轨道转矩型磁阻效应元件及其制造方法
CN106953005B (zh) 磁性元件和存储装置
US11056641B2 (en) Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and magnetic memory
JP2006128579A (ja) 記憶素子及びメモリ
US9105831B2 (en) Nonvolatile magnetic element and nonvolatile magnetic device
CN110010637B (zh) 一种自旋轨道矩磁阻式随机存储器及制备方法
JP2013232497A (ja) 磁性体装置及びその製造方法
JPWO2011078018A1 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JPWO2011118395A1 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
US20170062700A1 (en) Tilted synthetic antiferromagnet polarizer/reference layer for stt-mram bits
KR20120023560A (ko) 기억 소자 및 기억 장치
JP5435412B2 (ja) 磁気記憶素子、及び磁気メモリ
KR20200099583A (ko) 자기 저항 효과 소자 및 자기 메모리
WO2024090370A1 (ja) 磁壁移動素子、メモリデバイス及びデータ書込み方法
JP2019121782A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁化回転素子の製造方法
JP2008084950A (ja) 記憶素子、メモリ
EP1890296B1 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same
WO2013080437A1 (ja) 記憶素子、記憶装置
KR20120126014A (ko) 기억 소자, 기억 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6414754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250