KR20120126014A - 기억 소자, 기억 장치 - Google Patents

Abstract

스핀 토크형 자기 메모리에 있어서, 이방성 에너지를 크게 하여, 미세화해도 충분한 열 요동 내성을 갖도록 한다.
기억 소자는, 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층에 의해 MTJ 구조를 갖는다. 그 외에, 기억층에 인접하는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과, 보자력 강화층에 인접하는 산화물에 의한 스핀 배리어층을 형성한다.

Description

기억 소자, 기억 장치{STORAGE ELEMENT AND STORAGE DEVICE}

본 개시는, 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화의 방향이 고정된 자화 고정층을 갖고, 전류를 흘림으로써 기억층의 자화의 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 기억 장치에 관한 것이다.

컴퓨터 등에서의 정보 기기에서는 랜덤 액세스 메모리로서, 동작이 고속이고, 고밀도의 DRAM(Dynamic Random Access Memory)이 널리 사용되고 있다. 그러나, DRAM은 전원을 끄면 정보가 사라져 버리는 휘발성 메모리이기 때문에, 정보가 사라지지 않는 불휘발 메모리가 요망되고 있다.

불휘발 메모리의 후보로서, 자성체의 자화에 의해 정보를 기억하는 자기 랜덤 액세스 메모리(MRAM: Magnetic Random Access Memory)가 주목받아, 개발이 진행되고 있다. MRAM의 기억을 행하는 방법으로서는, 예를 들어 하기 특허문헌 1과 같이 기억을 담당하는 자성체의 자화를 2개의 자성체 사이를 흐르는 스핀 토크에 의해 반전시키는, 스핀 토크 자화 반전의 기억 소자가 비교적 구조가 간단하고, 재기입 횟수가 크므로 주목받고 있다.

스핀 토크 자화 반전의 기억 소자는, MRAM과 동일하게 MTJ(Magnetic Tunnel Junction)에 의해 구성되어 있는 경우가 많다. 이 구성은, 어떤 방향으로 고정된 자성층을 통과하는 스핀 편극 전자가, 다른 자유로운(방향을 고정하지 않는) 자성층에 진입할 때에 그 자성층에 토크를 부여하는 것(이것을 스핀 트랜스퍼 토크라고도 칭한다)을 이용한 것으로, 어느 한 임계값 이상의 전류를 흘리면 자유 자성층이 반전한다. 0/1의 재기록은 전류의 극성을 바꿈으로써 행한다.

이 반전을 위한 전류의 절대값은 0.1㎛ 정도의 스케일의 소자에서 1mA 이하이다.　게다가 이 전류값이 소자 체적에 비례하여 감소하기 때문에, 스케일링이 가능하다. 또한, MRAM에서 필요한 기억용 전류 자계 발생용의 워드선이 불필요하기 때문에, 셀 구조가 단순해진다는 이점도 있다.

이하, 스핀 토크 자화 반전을 이용한 MRAM을, 「스핀 토크형 MRAM」또는 「ST-MRAM(Spin Torque-Magnetic Random Access Memory)」이라고 칭한다. 스핀 토크 자화 반전은, 또한 스핀 주입 자화 반전이라고 불리는 경우도 있다.

ST-MRAM으로서는, 예를 들어 상기 특허문헌 1과 같이 면 내 자화를 사용한 것과, 예를 들어 하기 특허문헌 2와 같이 수직 자화를 사용한 것이 개발되어 있다. 면 내 자화를 이용한 것은, 재료의 자유도가 높고, 자화를 고정하는 방법도 비교적 용이하다. 그러나, 수직 자화막을 이용하는 경우, 수직 자기 이방성을 갖는 재료가 한정된다.

최근, 예를 들어 비특허문헌 1에 있는 바와 같은 Fe와 산화물의 결정 계면에 나타나는 수직 자기 이방성을 이용한 계면 이방성형의 수직 자화막이 주목받고 있다.

계면 이방성을 사용하면 자성체에 FeCoB 합금, 산화물에 MgO를 사용하여 수직 자화막을 얻을 수 있고, 높은 자기 저항비(MR비)와 수직 자화를 양립할 수 있어, 기억층과 참조층 양쪽에 유망한 점에서, 수직 자화형의 스핀 토크형 MRAM에 대한 응용이 기대되고 있다.

일본 특허 공개 제2004-193595호 공보 일본 특허 공개 제2009-81215호 공보

Nature Materials, Vol 9, p.721(2010).

그런데, 이들 자기 메모리를 고밀도로 하기 위해서는, 기억 소자는 열 요동에 대하여 큰 이방성 에너지를 가져야 한다.

이방성 에너지를 크게 하기 위해서는 보자력을 증가시켜, 기억층의 막 두께를 두껍게 하는 것이 유효하다. 그러나, 계면 이방성은 자성체와 산화물 사이의 계면만으로 수직 자기 이방성이 얻어지므로, 자성체의 막 두께가 두꺼워지면 보자력이 감소해 버려, 간단하게 이방성 에너지를 증가시킬 수 없다.

따라서 본 개시에서는, 스핀 토크형 MRAM에 있어서, 이방성 에너지가 커서, 소자를 미세화해도 충분한 열 요동 내성을 갖는 불휘발 메모리를 실현하는 것을 목적으로 한다.

본 개시의 기억 소자는, 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 형성되는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과, 상기 보자력 강화층에 인접하고, 상기 기억층과 반대측에 형성되는 산화물에 의한 스핀 배리어층을 갖는다. 그리고 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용하여 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행한다.

본 개시의 기억 장치는, 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와, 서로 교차하는 2종류의 배선을 구비한다. 상기 기억 소자는, 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 형성되는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과, 상기 보자력 강화층에 인접하고, 상기 기억층과 반대측에 형성되는 산화물에 의한 스핀 배리어층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용하여 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 구성으로 된다. 그리고 상기 2종류의 배선 사이에 상기 기억 소자가 배치되고, 상기 2종류의 배선을 통하여, 상기 기억 소자에 상기 적층 방향의 전류가 흘러, 이에 수반하여 스핀 토크 자화 반전이 일어난다.

이러한 본 개시의 기술은, ST-MRAM으로서, 기억층, 중간층(터널 배리어층), 자화 고정층으로서, MTJ 구조를 채용한다. 그 후에, 기억층에 인접하는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과, 상기 보자력 강화에 인접하는 산화물에 의한 스핀 배리어층을 형성한다. 보자력 강화층을 형성함으로써 기억층의 보자력을 증가시켜, 이방성 에너지를 크게 할 수 있다. 이에 의해, 소자를 미세화해도 충분한 열 요동 내성을 갖는 불휘발 메모리를 실현할 수 있다.

본 개시의 기술에 의하면, 수직 자화형의 ST-MRAM에 의한 불휘발 메모리로서, 미세한 소자 크기에 있어서도 충분한 자기 이방성 에너지의 소자가 얻어져, 고밀도로 정보의 유지 능력이 우수한 기억 소자 및 기억 장치를 실현할 수 있다.

도 1은 실시 형태의 기억 장치의 개략 구성의 사시도.
도 2는 실시 형태의 기억 장치의 단면도.
도 3은 실시 형태의 기억 소자의 층 구조를 도시하는 단면도.
도 4는 실시 형태에 관한 실험의 시료의 설명도.
도 5는 각종 재료의 보자력 강화층 및 막 두께에 대한 보자력 Hc의 의존성의 실험 결과를 도시하는 도면.
도 6은 이방성 자장의 크기의 보자력 강화와 기억층의 막 두께 의존성의 실험의 설명도.
도 7은 스핀 배리어층의 각종 재료에 관한 수직 자화의 실험의 설명도.
도 8은 실온에 있어서의 K_UV/k_BT의 값의 실험의 설명도.

이하, 본 개시의 실시 형태를 다음의 순서로 설명한다.

<1. 실시 형태의 기억 장치의 구성>

<2. 실시 형태의 기억 소자의 개요>

<3. 실시 형태의 구체적 구성>

<4. 실시 형태에 관한 실험>

<1. 실시 형태의 기억 장치의 구성>

우선, 본 개시의 실시 형태가 되는 기억 장치의 구성에 대하여 설명한다.　 실시 형태의 기억 장치의 모식도를, 도 1 및 도 2에 도시한다. 도 1은 사시도이고, 도 2는 단면도이다.

도 1에 도시한 바와 같이, 실시 형태의 기억 장치는, 서로 직교하는 2종류의 어드레스 배선(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태에서 정보를 유지할 수 있는 ST-MRAM에 의한 기억 소자(3)가 배치되어 이루어진다.

즉, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 기억 장치를 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7), 및 게이트 전극(1)이 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 도면에서 전후 방향으로 연장하는 한쪽의 어드레스 배선(워드선)을 겸하고 있다.

드레인 영역(8)은, 도 1에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(8)에는 배선(9)이 접속되어 있다.

그리고, 소스 영역(7)과, 상방에 배치된, 도 1에서 좌우 방향으로 연장되는 비트선(6) 사이에, 스핀 토크 자화 반전에 의해 자화의 방향이 반전하는 기억층을 갖는 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 예를 들어 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.

도 2에 도시한 바와 같이, 기억 소자(3)는 2개의 자성층(15, 17)을 갖는다. 이 2층의 자성층(15, 17) 중, 한쪽의 자성층을 자화 M15의 방향이 고정된 자화 고정층(15)으로 하고, 다른 쪽의 자성층을 자화 M17의 방향이 변화하는 자화 자유층, 즉 기억층(17)으로 한다.

또한, 기억 소자(3)는, 비트선(6)과, 소스 영역(7)에, 각각 상하의 콘택트층(4)을 개재하여 접속되어 있다.

이에 의해, 2종류의 어드레스 배선(1, 6)을 통하여, 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 토크 자화 반전에 의해 기억층(17)의 자화 M17의 방향을 반전시킬 수 있다.

이러한 기억 장치에서는, 선택 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 수반하여 저하하는 것이 알려져 있기 때문에, 기억 장치의 미세화를 위해서는, 스핀 트랜스퍼의 효율을 개선하여, 기억 소자(3)에 흘리는 전류를 저감시키는 것이 적합하다.

또한, 판독 신호를 크게 하기 위해서는, 큰 자기 저항 변화율을 확보할 필요가 있고, 그를 위해서는 상술한 바와 같은 MTJ 구조를 채용하는 것, 즉 2층의 자성층(15, 17) 사이에 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자(3)의 구성으로 하는 것이 효과적이다.

이렇게 중간층으로서 터널 절연층을 사용한 경우에는, 터널 절연층이 절연 파괴하는 것을 방지하기 위해, 기억 소자(3)에 흘리는 전류량에 제한이 발생한다. 즉 기억 소자(3)의 반복 기입에 대한 신뢰성의 확보의 관점에서도, 스핀 토크 자화 반전에 필요한 전류를 억제하는 것이 바람직하다. 또한, 스핀 토크 자화 반전에 필요한 전류는, 반전 전류, 기억 전류 등으로 불리는 경우가 있다.

또한 기억 장치는 불휘발 메모리 장치이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.

기억층의 열 안정성이 확보되어 있지 않으면 반전한 자화의 방향이, 열(동작 환경에 있어서의 온도)에 의해 재반전하는 경우가 있어, 기입 에러가 되어 버린다.

본 기억 장치에 있어서의 기억 소자(3)(ST-MRAM)는, 종래의 MRAM과 비교하여, 스케일링에 있어서 유리, 즉 체적을 작게 하는 것은 가능하지만, 체적이 작아지는 것은, 다른 특성이 동일하면, 열 안정성을 저하시키는 방향에 있다.

ST-MRAM의 대용량화를 진행시킨 경우, 기억 소자(3)의 체적은 한층 작아지므로, 열 안정성의 확보는 중요한 과제가 된다.

그로 인해, ST-MRAM에 있어서의 기억 소자(3)에 있어서, 열 안정성은 매우 중요한 특성이며, 체적을 감소시켜도 이 열 안정성이 확보되도록 설계할 필요가 있다.

<2. 실시 형태의 기억 소자의 개요>

다음에 본 개시의 실시 형태의 기억 소자의 개요에 대하여 설명한다.

실시 형태의 기억 소자는 ST-MRAM으로서 구성된다. ST-MRAM은, 스핀 토크 자화 반전에 의해, 기억 소자의 기억층의 자화의 방향을 반전시켜, 정보의 기억을 행하는 것이다.

기억층은, 강자성층을 포함하는 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화의 방향)에 의해 유지하는 것이다.

상세하게는 후술하겠지만, 실시 형태의 기억 소자(3)는, 예를 들어 도 3에 일례를 나타내는 층 구조로 되고, 적어도 2개의 강자성체층으로서의 기억층(17), 자화 고정층(15)을 구비하고, 또한 그 2개의 자성층 사이의 중간층(16)을 구비한다.

기억층(17)은, 막면에 수직인 자화를 갖고, 정보에 대응하여 자화의 방향이 변화된다.

자화 고정층(15)은, 기억층(17)에 기억된 정보의 기준이 되는 막면에 수직인 자화를 갖는다.

중간층(16)은, 예를 들어 비자성체에 의한 절연층으로 되고, 기억층(17)과 자화 고정층(15) 사이에 형성된다.

그리고 기억층(17), 중간층(16), 자화 고정층(15)을 갖는 층 구조의 적층 방향으로 스핀 편극한 전자를 주입함으로써, 기억층(17)의 자화의 방향이 변화하고, 기억층(17)에 대하여 정보의 기억이 행해진다.

여기서 스핀 토크 자화 반전에 대하여 간단하게 설명한다.

전자는 2종류의 스핀 각운동량을 갖는다. 임시로 이것을 상향과, 하향으로 정의한다. 비자성체 내부에서는 양자가 동일 수이며, 강자성체 내부에서는 양자의 수에 차가 있다. 기억 소자(3)를 구성하는 2층의 강자성체인 자화 고정층(15) 및 기억층(17)에 있어서, 서로의 자기 모멘트의 방향이 반대 방향 상태일 때에, 전자를 자화 고정층(15)으로부터 기억층(17)으로 이동시킨 경우에 대하여 생각한다.

자화 고정층(15)은, 높은 보자력을 위하여 자기 모멘트의 방향이 고정된 고정 자성층이다.

자화 고정층(15)을 통과한 전자는 스핀 편극, 즉 상향과 하향의 수에 차가 발생한다. 비자성층인 중간층(16)의 두께가 충분히 얇게 구성되어 있으면, 자화 고정층(15)의 통과에 의한 스핀 편극이 완화되어 통상의 비자성체에 있어서의 비편극(상향과 하향이 동일 수) 상태로 되기 전에 다른 쪽의 자성체, 즉 기억층(17)에 전자가 도달한다.

기억층(17)에서는, 스핀 편극도의 부호가 반대로 되어 있음으로써, 계의 에너지를 낮추기 때문에 일부 전자는 반전, 즉 스핀 각운동량의 방향이 바뀌게 된다. 이때, 계의 전체 각운동량은 보존되어야 하기 때문에, 방향을 바꾼 전자에 의한 각운동량 변화의 합계와 등가의 반작용이 기억층(17)의 자기 모멘트에도 부여된다.

전류, 즉 단위 시간에 통과하는 전자의 수가 적은 경우에는, 방향을 바꾸어 얻는 전자의 총 수도 적기 때문에 기억층(17)의 자기 모멘트에 발생하는 각운동량 변화도 작지만, 전류가 증가하면 많은 각운동량 변화를 단위 시간 내에 부여할 수 있다.

각운동량의 시간 변화는 토크이며, 토크가 어떠한 경계값을 초과하면 기억층(17)의 자기 모멘트는 세차 운동을 개시하여, 그 일축 이방성에 의해 180℃ 회전한 지점에서 안정이 된다. 즉 반대 방향 상태로부터 동일 방향 상태로의 반전이 일어난다.

자화가 동일 방향 상태에 있을 때, 전류를 반대로 기억층(17)으로부터 자화 고정층(15)으로 전자를 보내는 방향으로 흘리면, 이 다음에는 자화 고정층(15)에서 반사되었을 때에 스핀 반전한 전자가 기억층(17)에 진입할 때에 토크를 부여하여, 반대 방향 상태로 자기 모멘트를 반전시킬 수 있다. 단 이때, 반전을 일으키기 위하여 필요한 전류량은, 반대 방향 상태로부터 동일 방향 상태로 반전시키는 경우보다 많아진다.

자기 모멘트의 동일 방향 상태로부터 반대 방향 상태로의 반전은 직감적인 이해가 곤란하지만, 자화 고정층(15)이 고정되어 있기 때문에 자기 모멘트를 반전할 수 없어, 계 전체의 각운동량을 보존하기 위하여 기억층(17)이 반전한다고 생각해도 좋다. 이와 같이, 0/1의 기억은, 자화 고정층(15)으로부터 기억층(17)의 방향 또는 그 역방향으로, 각각의 극성에 대응하는, 어느 한 임계값 이상의 전류를 흘림으로써 행해진다.

정보의 판독은, 종래형의 MRAM과 마찬가지로, 자기 저항 효과를 사용하여 행해진다. 즉 상술한 기억의 경우와 마찬가지로 막면 수직 방향으로 전류를 흘린다. 그리고, 기억층(17)의 자기 모멘트가, 자화 고정층(15)의 자기 모멘트에 대하여 동일 방향인지 반대 방향인지에 따라, 소자가 나타내는 전기 저항이 변화하는 현상을 이용한다.

자화 고정층(15)과 기억층(17) 사이의 중간층(16)으로서 사용하는 재료는 금속이든 절연체이든 상관없지만, 보다 높은 판독 신호(저항의 변화율)가 얻어지고, 또한 보다 낮은 전류에 의해 기억이 가능하게 되는 것은, 중간층으로서 절연체를 사용한 경우이다. 이때의 소자를 강자성 터널 접합(Magnetic Tunnel Junction: MTJ)이라고 칭한다.

스핀 토크 자화 반전에 의해, 자성층의 자화의 방향을 반전시킬 때에 필요해지는 전류의 임계값 Ic는, 자성층의 자화 용이축이 면 내 방향인지, 수직 방향인지에 따라 상이하다.

본 실시 형태의 기억 소자는 수직 자화형이지만, 종전의 면 내 자화형의 기억 소자의 경우에 있어서의 자성층의 자화의 방향을 반전시키는 반전 전류를 Ic_para라 하면,

동일 방향으로부터 역방향(또한, 동일 방향, 역방향이란, 자화 고정층의 자화 방향을 기준으로 하여 본 기억층의 자화 방향)으로 반전시키는 경우,

Ic_para=(A?α?Ms?V/g(0)/P)(Hk+2πMs)

로 되고, 역방향으로부터 동일 방향으로 반전시키는 경우,

Ic_para=-(A?α?Ms?V/g(π)/P)(Hk+2πMs)

로 된다(이상을 식(1)이라 한다).

한편, 본 예와 같은 수직 자화형의 기억 소자의 반전 전류를 Ic_perp로 하면, 동일 방향으로부터 역방향으로 반전시키는 경우,

Ic_perp=(A?α?Ms?V/g(0)/P)(Hk-4πMs)

이 되고, 역방향으로부터 동일 방향으로 반전시키는 경우,

Ic_perp=-(A?α?Ms?V/g(π)/P)(Hk-4πMs)

이 된다(이상을 식(2)라 한다).

단, A는 상수, α는 덤핑 상수, Ms는 포화 자화, V는 소자 체적, P는 스핀 분극률, g(0), g(π)은 각각 동일 방향 시, 역방향 시에 스핀 토크가 상대의 자성층에 전달되는 효율에 대응하는 계수, Hk는 자기 이방성이다.

상기 각 식에 있어서, 수직 자화형인 경우의 (Hk-4πMs)와 면 내 자화형인 경우의 (Hk+2πMs)를 비교하면, 수직 자화형이 저기억 전류화에 보다 적합한 것을 이해할 수 있다.

본 실시 형태에서는, 자화 상태에 의해 정보를 유지할 수 있는 자성층(기억층(17))과, 자화의 방향이 고정된 자화 고정층(15)을 갖는 기억 소자(3)를 구성한다.　 메모리로서 존재할 수 있기 위해서는, 기입된 정보를 유지해야 한다. 정보를 유지하는 능력의 지표로서, 열 안정성의 지표 Δ(=KV/kBT)의 값으로 판단된다. 이 Δ은, 하기 식(3)에 의해 표현된다.

Δ=K_UV/k_BT=Ms?V?Hk?(1/2kB?T) 식(3)

여기서, Hk: 실효적인 이방성 자계, kB: 볼츠만 상수, T: 절대 온도, Ms: 포화 자화량, V: 기억층(17)의 체적, K_U: 이방성 에너지이다.

실효적인 이방성 자계 Hk에는, 형상 자기 이방성, 유도 자기 이방성, 결정 자기 이방성 등의 영향이 도입되어 있고, 단자구의 일제 회전 모델을 가정한 경우, 이것은 보자력과 동등해진다.

열 안정성의 지표 Δ과 전류의 임계값 Ic는, 상반의 관계가 되는 경우가 많다. 그로 인해, 메모리 특성을 유지하기 위해서는, 이들의 양립이 과제가 되는 경우가 많다.　 기억층(17)의 자화 상태를 변화시키는 전류의 임계값은, 실제로는, 예를 들어 기억층(17)의 두께가 2nm이며, 평면 패턴이 100nm×150nm인 대략 타원형의 TMR 소자에 있어서, +측의 임계값+Ic=+0.5mA이며, -측의 임계값-Ic=-0.3mA이며, 그 때의 전류 밀도는 약 3.5×10⁶A/㎠이다. 이들은, 상기의 식(1)에 거의 일치한다.

이에 반해, 전류 자장에 의해 자화 반전을 행하는 통상의 MRAM에서는, 기입 전류가 수mA 이상 필요해진다.

따라서, ST-MRAM의 경우에는, 상술한 바와 같이 기입 전류의 임계값이 충분히 작아지기 때문에, 집적 회로의 소비 전력을 저감시키기 위하여 유효한 것을 알수 있다.

또한, 통상의 MRAM에서 필요해지는, 전류 자계 발생용의 배선이 불필요하게 되기 때문에, 집적도에 있어서도 통상의 MRAM에 비교하여 유리하다.

그리고, 스핀 토크 자화 반전을 행하는 경우에는, 기억 소자(3)에 직접 전류를 흘려 정보의 기입(기억)을 행하므로, 기입을 행하는 기억 소자(3)를 선택하기 위해, 기억 소자(3)를 선택 트랜지스터와 접속하여 기억 장치를 구성한다.

이 경우, 기억 소자(3)에 흐르는 전류는, 선택 트랜지스터에서 흘리는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기에 의해 제한된다.

기억 전류를 저감시키기 위해서는, 상술한 바와 같이 수직 자화형을 채용하는 것이 바람직하다. 또한 수직 자화막은 일반적으로 면 내 자화막보다 높은 자기 이방성을 갖게 하는 것이 가능하기 때문에, 상술한 열 안정성의 지표 Δ를 크게 유지하는 점에서도 바람직하다.

수직 이방성을 갖는 자성 재료에는 희토류-전이 금속 합금(TbCoFe 등), 금속 다층막(Co/Pd 다층막 등), 규칙 합금(FePt 등), 산화물과 자성 금속 사이의 계면 이방성의 이용(Co/MgO 등) 등 몇개의 종류가 있지만, 희토류-전이 금속 합금은 가열에 의해 확산, 결정화되면 수직 자기 이방성을 상실하기 때문에, ST-MRAM용 재료로서는 바람직하지 않다. 또한 금속 다층막도 가열에 의해 확산되어, 수직 자기 이방성이 열화되는 것이 알려져 있고, 또한 수직 자기 이방성이 발현하는 것은 면심입방의 (111) 배향으로 되어 있는 경우이기 때문에, MgO나 그것에 인접하여 배치하는 Fe, CoFe, CoFeB 등의 고분극률층에 요구되는 (001) 배향을 실현시키는 것이 곤란해진다. L10 규칙 합금은 고온에서도 안정적이고, 또한 (001) 배향 시에 수직 자기 이방성을 나타내는 점에서, 상술한 바와 같은 문제는 일어나지 않지만, 제조 시에 500℃ 이상의 충분히 높은 온도에서 가열하거나, 혹은 제조 후에 500℃ 이상의 고온에서 열처리를 행함으로써 원자를 규칙 배열시킬 필요가 있어, 터널 배리어 등 적층막의 다른 부분에 있어서의 바람직하지 않은 확산이나 계면 거칠기의 증대를 일으킬 가능성이 있다.

이에 반해, 계면 자기 이방성을 이용한 재료, 즉 터널 배리어인 MgO 상에 Co계 혹은 Fe계 재료를 적층시킨 것은 상기 어느 문제도 일어나기 어렵고, 이 때문에 ST-MRAM의 기억층 재료로서 유망시되고 있다.

또한, 선택 트랜지스터의 포화 전류값을 고려하여, 기억층(17)과 자화 고정층(15) 사이의 비자성의 중간층(16)으로서, 절연체로 이루어지는 터널 절연층을 사용하여 자기 터널 접합(MTJ) 소자를 구성한다.

터널 절연층을 사용하여 자기 터널 접합(MTJ) 소자를 구성함으로써, 비자성 도전층을 사용하여 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있어, 판독 신호 강도를 크게 할 수 있기 때문이다.

그리고, 특히 이 터널 절연층으로서의 중간층(16)의 재료로서, 산화마그네슘(MgO)을 사용함으로써, 자기 저항 변화율(MR비)을 크게 할 수 있다.

또한, 일반적으로, 스핀 트랜스퍼의 효율은 MR비에 의존하여, MR비가 클수록 스핀 트랜스퍼의 효율이 향상되어, 자화 반전 전류 밀도를 저감시킬 수 있다.

따라서, 터널 절연층의 재료로서 산화마그네슘을 사용하고, 동시에 상기의 기억층(17)을 사용함으로써, 스핀 토크 자화 반전에 의한 기입 임계값 전류를 저감시킬 수 있어, 적은 전류로 정보의 기입(기억)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.

이에 의해, MR비(TMR비)를 확보하여, 스핀 토크 자화 반전에 의한 기입 임계값 전류를 저감시킬 수 있어, 적은 전류로 정보의 기입(기억)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.　이렇게 터널 절연층을 산화마그네슘(MgO)막에 의해 형성하는 경우에는, MgO막이 결정화되어 있고, 001 방향으로 결정 배향성을 유지하고 있는 것이 보다 바람직하다.

터널 절연층의 면적 저항값은, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시키기 위하여 필요한 전류 밀도를 얻는 관점에서, 수십Ω㎛² 정도 이하로 제어할 필요가 있다.

그리고, MgO막으로 이루어지는 터널 절연층에서는, 면적 저항값을 상술한 범위로 하기 위해, MgO막의 막 두께를 1.5nm 이하로 설정할 필요가 있다.

또한, 기억층(17)의 자화의 방향을, 작은 전류로 용이하게 반전할 수 있도록 기억 소자(3)를 작게 하는 것이 바람직하다.　따라서, 바람직하게는 기억 소자(3)의 면적을 0.01㎛² 이하로 한다.

<3. 실시 형태의 구체적 구성>

계속해서, 본 개시의 실시 형태의 구체적 구성에 대하여 설명한다.

기억 장치의 구성은 먼저 도 1에서 설명한 대로, 직교하는 2종류의 어드레스 배선(1, 6)(예를 들어 워드선과 비트선)의 교점 부근에, 자화 상태에서 정보를 유지할 수 있는 기억 소자(3)가 배치되는 것이다.

그리고 2종류의 어드레스 배선(1, 6)을 통하여, 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시킬 수 있다.

도 3의 A, 도 3의 B는 각각 실시 형태의 기억 소자(3)(ST-MRAM)의 층 구조의 예를 표현하고 있다.

도 3의 A의 예는, 기억 소자(3)는, 하지층(14), 자화 고정층(15), 중간층(16), 기억층(17), 보자력 강화층(18), 스핀 배리어층(19), 보호층(20)을 갖는다.

도 3의 B의 예는, 도 3의 A의 층 구조 외에, 자화 고정층(15)의 보자력을 높이기 위해, 자화 고정층(15)과 하지층(14) 사이에, 자기 결합층(13)과 고보자력층(12)을 형성한 예이다.

도 3의 A, 도 3의 B의 각 예와 같이, 기억 소자(3)는, 스핀 토크 자화 반전에 의해 자화 M17의 방향이 반전하는 기억층(17)에 대하여, 하층에 자화 고정층(15)을 형성하고 있다.

ST-MRAM에 있어서는, 기록층(17)의 자화 M17과 자화 고정층(15)의 자화 M15의 상대적인 각도에 의해 정보의 0, 1을 규정하고 있다.

기억층(17)과 자화 고정층(15) 사이에는, 터널 배리어층(터널 절연층)으로 되는 중간층(16)이 형성되고, 기억층(17)과 자화 고정층(15)에 의해, MTJ 소자가 구성되어 있다.

기억층(17)과 자화 고정층(15)은 막면에 대하여 수직인 자화를 갖는다.

또한, 자화 고정층(15) 하에는 하지층(14)이 형성되어 있다.

기억층(17) 위(즉 기억층(17)에서 보아 중간층(16)과는 반대측)에는 보자력 강화층(18)이 형성되어 있다.

또한 보자력 강화층(18) 위(즉 보자력 강화층(18)에서 보아 기억층(17)과는 반대측)에 스핀 배리어층(19)이 형성되어 있다.

스핀 배리어층(19) 위에는 보호층(20)이 형성되어 있다.

본 실시 형태에서는, 기억층(17) 및 자화 고정층(15)은 Fe, Co, Ni 중 적어도 1개를 주성분으로 하고, 또한 B, C 중 적어도 1개를 포함하는 합금이 바람직하고, B, C의 함유량은 5원자% 이상 30원자% 이하가 바람직하다.

예를 들어 기억층(17) 및 자화 고정층(15)으로서는, FeCoB나 FeNiC 등의 Fe를 포함하는 합금이 적합하다.

기억층(17) 및 자화 고정층(15)은 중간층(16)과의 계면 부근에서 적어도 30% 이상의 Fe가 포함되어 있는 것이 바람직하고, 그 이하에서는 충분한 수직 자기 이방성이 얻어지지 않는다.

중간층(16)(터널 배리어층)은 예를 들어 MgO로 구성한다. MgO(산화마그네슘)층으로 구성한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수 있다. 이렇게 MR비를 높게 함으로써, 스핀 주입의 효율을 향상하고, 기억층(17)의 자화 M17의 방향을 반전시키기 위하여 필요한 전류 밀도를 저감시킬 수 있다.

또한 중간층(16)은, 산화마그네슘으로 이루어지는 구성으로 하는 것 외에도, Al₂O₃, Al₂MgO₄, TiO 등도 이용 가능하다.

보자력 강화층(18)에는 Cr, Ru, Si, W, Mn 중 어느 하나가 사용된다.

스핀 배리어층(19)에는, 산화마그네슘, 산화크롬, 산화바륨, 산화알루미늄, 산화칼슘 중 어느 하나가 사용된다.

하지층(14) 및 보호층(20)으로서는, Ta, Ti, W, Ru 등 각종 금속 및 TiN 등의 도전성 질화물을 사용할 수 있다. 또한, 하지층(14) 및 보호층(20)은 단층으로 사용해도 좋고, 상이한 재료를 복수 적층해도 좋다.

도 3의 B의 구성에 있어서의 고보자력층(12)으로서는 CoPt, FePt, MnAl, TbFeCo, Co/Pt 적층막, Co/Pd 적층막 등을 사용할 수 있다.

자기 결합층(13)으로서는 Ru, Re, Os 등이 이용 가능하다.

본 실시 형태의 기억 소자(3)는, 하지층(14)부터 보호층(20)까지의 각 층을 진공 장치 내에서 순차 연속적으로 성막하여 적층 구조를 형성한다. 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성함으로써, 제조할 수 있다.

상술한 바와 같이, 고밀도화를 위해서는, 기억 소자는 열 요동에 대하여 큰 이방성 에너지를 가져야 한다. 이방성 에너지를 크게 하기 위해서는 보자력을 증가시켜, 기억층의 막 두께를 두껍게 하는 것이 유효하다.

그러나 수직 자화를 양호하게 얻기 위한 계면 이방성은, 자성체와 산화물 사이의 계면만으로 수직 자기 이방성이 얻어지므로, 자성체의 막 두께가 두꺼워지면 보자력이 감소해 버려, 간단하게 이방성 에너지를 증가시킬 수 없다.

따라서 본 실시 형태에서는, 스핀 토크형 MRAM에 있어서, 이방성 에너지가 커서, 소자를 미세화해도 충분한 열 요동 내성을 갖는 불휘발 메모리를 실현한다.

우선, 중간층(16)과 기억층(17) 사이에 작용하는 계면 자기 이방성 외에, 기억층(17)의 중간층(16)측과는 반대측의 면에도 산화물층(스핀 배리어층(19))을 형성하고, 기억층(17)의 양측에 계면 이방성을 갖게 함으로써, 수직 자기 이방성 에너지를 강화할 수 있다.

이때, 기억층(17)과 스핀 배리어층(19) 사이에 Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층(18)을 삽입하면, 더 효과적으로 수직 자기 이방성을 향상시킬 수 있음이 발견되었다.

보자력 강화층(18)은 Cr, Ru, W, Si, Mn 중 적어도 1개를 포함하는 층이 유효하고, 그 두께는 0.03nm 이상이 효과적이고, 그보다 얇은 경우는 효과가 작다.

보자력 강화층(18)이 Cr인 경우는 그 두께는 0.3nm 이하가 바람직하다.

보자력 강화층(18)이 Ru인 경우에는 0.2nm가 바람직하다.

보자력 강화층(18)이 W, Si, Mn인 경우는 그 두께는 0.1nm 이하가 바람직하다.

보자력 강화층(18)의 막 두께가 0.03nm 미만 혹은 상기 각 경우의 두께를 초과하면 수직 자기 이방성의 향상 효과를 얻지 못한다.

스핀 배리어층(19)으로서는 각종 산화물이 이용 가능하지만, 산화마그네슘, 산화크롬, 산화바륨, 산화알루미늄, 산화칼슘이 보자력 향상 효과가 우수하여 바람직하다. 스핀 배리어층(19)의 산화 정도는 충분히 산화된 산화물이어도 좋고, 산소가 결손된 산화물이어도 좋다.

본 실시 형태에 사용하는 재료를 제작하는 방법으로서는 스퍼터링 방법, 진공 증착법, 혹은 화학 기상 성장법(CVD) 등을 사용할 수 있다. 또한, 스핀 배리어층(19)(산화물층)은 금속을 성막한 후, 산소 플라즈마 등에 의해 금속을 산화시켜 제작해도 좋다.

자기 메모리(ST-MRAM)로서 구성하기 위해서는, 실리콘 웨이퍼 상에 CMOS 논리 회로를 형성하고, 하부 전극 상에 상기 적층막을 구성한 후, 반응성 이온 에칭(RIE), 이온 밀링, 화학 에칭 등의 방법으로 적당한 형상으로 형성하고, 또한 상부 전극을 형성하고, 상부 전극과 하부 전극 사이에 적당한 전압을 인가할 수 있도록, CMOS 회로와 접속하여 사용하는 것이 좋다. 소자의 형상은 임의이지만, 원 형상이 특히 작성이 용이하고, 또한 고밀도로 배치할 수 있으므로 바람직하다.

이러한 수직 자화형의 ST-MRAM에 있어서, 보자력 강화층(18), 스핀 배리어층(19)을 구비하는 실시 형태에서는, 미세한 소자 크기에 있어서도 충분한 자기 이방성 에너지의 소자가 얻어져, 고밀도로 정보의 유지 능력이 우수한 불휘발 메모리를 실현할 수 있다.

또한, 기억 소자(3)의 기억층(17)이 수직 자화막이기 때문에, 기억층(17)의 자화 M17의 방향을 반전시키기 위하여 필요해지는, 기입 전류량을 저감시킬 수 있다. 따라서 기억 소자(3)에 기입을 행할 때의 소비 전력을 저감시키는 것이 가능하게 된다.

또한, 정보 유지 능력인 열 안정성을 충분히 확보할 수 있기 때문에, 특성 밸런스가 우수한 기억 소자(3)를 구성할 수 있다.

이에 의해, 동작 에러를 없애고, 기억 소자(3)의 동작 마진을 충분히 얻을 수 있어, 기억 소자(3)를 안정되게 동작시킬 수 있다. 즉, 안정되게 동작하는, 신뢰성이 높은 기억 장치를 실현할 수 있다.

이상으로, 정보 유지 특성이 우수한, 안정되게 동작하는 신뢰성이 높은 기억 소자(3)를 실현할 수 있고, 기억 소자(3)를 구비한 기억 장치에 있어서, 신뢰성을 향상시키고, 또한 소비 전력을 저감시킬 수 있다.

또한, 도 3에 도시한 기억 소자(3)를 구비한, 도 1에 도시한 구성의 기억 장치는, 제조할 때에 일반 반도체 MOS 형성 프로세스를 적용할 수 있다는 이점을 갖고 있다.

따라서, 본 실시 형태의 메모리를, 범용 메모리로서 적용하는 것이 가능하게 된다.

또한, 본 개시의 실시 형태로서의 기억층(17)에는, Co, Fe, Ni 이외의 원소를 첨가하는 것도 가능하다.

이종 원소의 첨가에 의해, 확산의 방지에 의한 내열성의 향상이나 자기 저항 효과의 증대, 평탄화에 수반하는 절연 내압의 증대 등의 효과가 얻어진다. 이 경우의 첨가 원소의 재료로서는, B, C, N, O, F, Mg, Si, P, Ti, V, Cr, Mn, Ni, Cu, Ge, Nb, Mo, Ru, Rh, Pd, Ag, Ta, W, Ir, Pt, Au, Zr, Hf, Re, Os 또는 그들의 합금을 사용할 수 있다.

또한 본 개시에 있어서의 기억층(17)은 조성이 상이한 다른 강자성층을 직접 적층시키는 것도 가능하다. 또한, 강자성층과 연자성층을 적층시키거나, 복수층의 강자성층을 연자성층이나 비자성층을 개재하여 적층시키거나 하는 것도 가능하다. 이렇게 적층시킨 경우에도 본 개시에서 말하는 효과가 얻어진다.

특히 복수층의 강자성층을 비자성층에 개재하여 적층시킨 구성으로 했을 때에는, 강자성층의 층간의 상호 작용의 강도를 조정하는 것이 가능하게 되기 때문에, 기억 소자(3)의 치수가 서브마이크로미터 이하로 되어도, 자화 반전 전류가 커지지 않도록 억제하는 것이 가능하게 된다는 효과가 얻어진다. 이 경우의 비자성층의 재료로서는, Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo, Nb 또는 그들의 합금을 사용할 수 있다.

자화 고정층(15) 및 기억층(17) 각각의 막 두께는, 0.5nm 내지 30nm인 것이 바람직하다.

기억 소자(3)의 그 밖의 구성은, 스핀 토크 자화 반전에 의해 정보를 기억하는 기억 소자(3)의 종래 공지의 구성과 마찬가지로 할 수 있다.

자화 고정층(15)은, 강자성층만에 의해서, 혹은 반강자성층과 강자성층의 반강자성 결합을 이용함으로써, 그 자화의 방향이 고정된 구성으로 할 수 있다.

또한, 자화 고정층(15)은, 단층의 강자성층으로 이루어지는 구성, 혹은 복수층의 강자성층을 비자성층을 개재하여 적층한 적층 페리핀 구조로 할 수 있다.

적층 페리핀 구조의 자화 고정층(15)을 구성하는 강자성층의 재료로서는, Co, CoFe, CoFeB 등을 사용할 수 있다. 또한, 비자성층의 재료로서는, Ru, Re, Ir, Os 등을 사용할 수 있다.

반강자성층의 재료로서는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe₂O₃ 등의 자성체를 들 수 있다.

또한, 이들의 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가하여, 자기 특성을 조정하거나, 그 밖의 결정 구조나 결정성이나 물질의 안정성 등의 각종 물성을 조정하거나 할 수 있다.

또한, 기억 소자(3)의 막 구성은, 기억층(17)이 자화 고정층(15)의 하측에 배치되는 구성이어도 문제없다.

<4. 실시 형태에 관한 실험>

이하에서는, 본 실시 형태의 기억 소자(3)의 효과의 검증을 위한 실험에 대하여 설명한다.

[실험 1]

우선 처음에, 스핀 배리어층(19)의 효과를 보기 위해, 하지층(14) 상에 직접 기억층(17)을 성막하고, 그 위에 보자력 강화층(18), 스핀 배리어층(19), 보호층(20)을 성막한 시료를 제작했다.

시료의 층 구조를 도 4에 도시한다.

시료는 산화 피복을 한 실리콘 기판 상에 도 4와 같이 각 층을 적층했다.

?하지층(14): Ta 두께 5nm

?기억층(17): Fe₆₄Co₁₆B₂₀ 두께 0.8nm

?보자력 강화층(18): 각종 원소를 여러 두께 t_M으로 성막

?스핀 배리어층(19): MgO 두께 1nm

?보호층(20): Ru 두께 3nm

보자력 강화층(18)으로서는, Ru, Cu, Cr, Mn, Si, Nb, Ta, Al, W, Ti, Zr, V의 각 재료의 시료를, 각종 막 두께로 생성했다.

도 5에 각 시료의 보자력 Hc와 보자력 강화층(18)에 사용한 각종 원소의 두께 t_M에 대한 의존성을 나타낸다.

도 5의 A, 도 5의 B는, 300℃, 1시간 열처리 후의 결과이고, 도 5의 C, 도 5의 D는 350℃, 1시간 열처리 후의 결과이다.

여기서, 두께=0이란, 보자력 강화층(18)이 형성되어 있지 않은 시료가 된다.

예를 들어 도 5의 A의 Ru(Ru에 의해 보자력 강화층(18)을 형성한 시료)에 대하여 보면, 두께 t_M이 0.03nm, 0.05nm, 0.1nm, 0.15nm의 각 경우, 두께=0, 즉 보자력 강화층(18)을 형성하지 않은 경우보다, 보자력 Hc가 상승하고 있다. 따라서 보자력 강화층(18)에 Ru를 사용하는 경우, 어떤 두께 범위에서 보자력 강화에 유효한 것을 알 수 있었다.

한편, 마찬가지로 도 5의 A에서 Nb에 의해 보자력 강화층(18)을 형성한 경우를 보면, 어느 두께의 경우든 두께=0, 즉 보자력 강화층(18)을 형성하지 않은 경우보다, 보자력 Hc가 저하하고 있다. 이것은, Nb는 보자력 강화층(18)으로서 적합하지 않다는 것을 나타내는 것이 된다.

이렇게 각 시료의 결과에 대하여 살펴보면, 보자력 강화층(18)으로서 보자력 향상에 효과가 있는 것은 300℃ 열처리의 경우에는 Ru와 Cr, 350℃ 열처리의 경우에는 Ru, Cr, Mn, Si이다. 300℃ 열처리의 경우와 350℃ 열처리의 경우의 결과로부터 보면, 이하의 두께가 적합해진다.

보자력 강화층(18)을 Cr에 의해 형성하는 경우는, 두께를 0.03nm 이상 0.3nm 이하로 한다.

보자력 강화층(18)을 Ru에 의해 형성하는 경우는, 두께를 0.03nm 이상 0.2nm 이하로 한다.

보자력 강화층(18)을, Si, W, Mn 중 어느 하나에 의해 형성하는 경우, 두께를 0.03nm 이상 0.1nm 이하로 한다.

[실험 2]

다음에 실제로 자기 메모리의 강자성 터널 소자에 사용되는 구성으로서 자화 고정층(15)을 부가한 시료에 의해 실험을 행했다.

도 6의 A에 시료의 층 구조를 나타낸다.

?하지층(14): 두께 5nm의 Ta와 두께 5nm의 Ru

?고보자력층(12): 두께 2nm의 CoPt

?자기 결합층(13): 두께 0.9nm의 Ru

?자화 고정층(15): 두께 0.8nm의 Fe₆₄Co₁₆B₂₀

?중간층(16): 두께 0.8nm의 MgO

?기억층(17): 두께 t_FeCoB의 Fe₆₄Co₁₆B₂₀

?보자력 강화층(18): 두께 t_Cr의 Cr

?스핀 배리어층(19): 두께 0.6nm의 MgO

?보호층(20): 두께 3nm의 Ru

이러한 시료를 제작하고, 수직 이방성 자장(H_K)을 측정한 결과를 도 6의 B에 나타낸다.

열처리는 300℃, 1시간에, H_K는 반자계 보정을 행하지 않는 값이고, H_K가 양인 경우는 수직 자화막, 음인 경우는 면 내 자화막이다.

보자력 강화층(18)이 되는 Cr층을 삽입하지 않는 t_Cr=0nm의 경우에는, FeCoB 기억층(17)의 두께 t_FeCoB가 1.1nm 내지 1.3nm의 좁은 범위에서만 수직 자화막이 되고, 막 두께에 의한 H_K의 변화도 급진하여, 최적 조건도 좁다.

이에 반해 보자력 강화층(18)으로 되는 Cr층을 삽입한 경우에는 t_Cr=0.1nm, t_Cr=0.2nm 모두 수직 자기 이방성이 증가하여, 수직 자화가 얻어지는 FeCoB 기억층(17)의 두께 t_FeCoB가 0.9nm 내지 2.2nm의 범위로 확대시켜, FeCoB 막 두께에 대한 수직 자기 이방성의 변화가 완만해진다.

[실험 3]

이어서 스핀 배리어층(19)의 영향을 조사하기 위해, 기억 자성층 위에 스핀 배리어층이 되는 여러 산화물을 몇개의 제작 방법으로 시료를 제작했다.

도 7의 A에 시료의 층 구조를 나타낸다.

?하지층(14): 두께 5nm의 Ta와 5nm의 Ru

?기억층(17): 두께 0.7nm의 Fe₄₀Co₄₀C₂₀

?보자력 강화층(18): 두께 0.2nm의 Cr

?스핀 배리어층(19): 각종 재료

?보호층(20): 두께 3nm의 Ru

열처리는 300℃, 1시간으로 했다.

스핀 배리어층(19)의 두께는, RF 스퍼터에서는 0.7nm, 자연 산화 및 플라즈마 산화에서는 산화 후의 막 두께가 0.6nm 내지 0.8nm로 되도록 제작했다.

도 7의 B, 도 7의 C에, 여러 스핀 배리어층(19)의 재료와 제작 방법으로 제작한 시료에 대해서, 수직 자화가 얻어진 것과 수직 자화가 얻어지지 않은 것으로 나누어 나타냈다. 수직 자화가 얻어진 것(도 7의 B)에 대해서는, 수직 방향의 보자력(HC⊥)도 나타냈다.

수직 자화가 얻어지고 있는 스핀 배리어층(19)은, 산화마그네슘, 산화크롬, 산화바륨, 산화알루미늄, 산화칼슘이다.

[실험 4]

이어서, 열 요동 내성을 조사하기 위해, 직경 70nm의 원형 소자를 형성하고, 열 요동 내성의 지표 Δ=K_UV/k_BT를 조사해 보았다(상술한 식(3) 참조).

측정은 반복하여 보자력을 측정하여 그 분포로부터 구했다.

측정에는, 비교예로서 보자력 강화층(18)이 형성되어 있지 않은 시료 A와, 실시 형태에 상당하는 보자력 강화층(18)이 형성된 시료 B, C를 사용했다.

시료 A, B, C의 층 구조를 도 8에 나타낸다.

- 시료 A

?하지층(14): 두께 5nm의 Ta와 두께 5nm의 Ru

?고보자력층(12): 두께 2nm의 CoPt

?자기 결합층(13): 두께 0.8nm의 Ru

?자화 고정층(15): 두께 0.8nm의 Fe₆₄Co₁₆B₂₀

?중간층(16): 두께 0.8nm의 MgO

?기억층(17): 두께 1.2nm의 Fe₆₄Co₁₆B₂₀

?스핀 배리어층(19): 두께 0.6nm의 MgO

?보호층(20): 두께 3nm의 Ru

- 시료 B

?하지층(14): 두께 5nm의 Ta와 두께 5nm의 Ru

?고보자력층(12): 두께 2nm의 CoPt

?자기 결합층(13): 두께 0.8nm의 Ru

?자화 고정층(15): 두께 0.8nm의 Fe₆₄Co₁₆B₂₀

?중간층(16): 두께 0.8nm의 MgO

?기억층(17): 두께 1.6nm의 Fe₆₄Co₁₆B₂₀

?보자력 강화층(18): 두께 0.2nm의 Cr

?스핀 배리어층(19): 두께 0.6nm의 MgO

?보호층(20): 두께 3nm의 Ru

- 시료 C

?하지층(14): 두께 5nm의 Ta와 두께 5nm의 Ru

?고보자력층(12): 두께 2nm의 CoPt

?자기 결합층(13): 두께 0.8nm의 Ru

?자화 고정층(15): 두께 0.8nm의 Fe₆₄Co₁₆B₂₀

?중간층(16): 두께 0.8nm의 MgO

?기억층(17): 두께 1.5nm의 Fe₅₀Ni₃₀C₂₀

?보자력 강화층(18): 두께 0.05nm의 Ru

?스핀 배리어층(19): 두께 0.6nm의 CaO

?보호층(20): 두께 3nm의 Ru

열처리는 시료 A 및 시료 B는 300℃, 1시간, 시료 C는 350℃, 1시간으로 행했다. 도 8의 하부에, 각 시료의 실온에 있어서의 K_UV/k_BT의 값을 나타낸다.

시료 A(비교예)는 35, 시료 B는 76, 시료 C는 68이었다.

정보를 10년 이상 유지하기 위해서는 K_UV/k_BT가 60 정도 이상은 필요하므로, 실시 형태의 기억 소자는 이 조건을 만족하여, 불휘발 메모리 소자로서 유효한 것을 알 수 있었다.

이상의 실험 1 내지 실험 4의 결과로부터도, 수직 자화막을 사용하는 스핀 토크형의 MRAM에 있어서 실시 형태의 구성의 막을 사용하면, 보자 특성이 우수하여, 고밀도의 불휘발 메모리를 실현할 수 있는 것이 이해된다.

또한 본 기술은 이하와 같은 구성도 채용할 수 있다.　

(1) 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,

상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과,

상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과,

상기 기억층에 인접하고, 상기 중간층과 반대측에 형성되는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과,

상기 보자력 강화층에 인접하고, 상기 기억층과 반대측에 형성되는 산화물에 의한 스핀 배리어층을 갖고,

상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용하여 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 기억 소자.

(2) 상기 기억층은, Fe, Co, Ni 중 적어도 하나를 주성분으로 하고, 또한 B, C 중 적어도 하나를 포함하는 상기 (1)에 기재된 기억 소자.

(3) 상기 보자력 강화층은 Cr로 이루어지고, 두께가 0.03nm 이상 0.3nm 이하인 상기 (1) 또는 (2)에 기재된 기억 소자.

(4) 상기 보자력 강화층은 Ru로 이루어지고, 그 두께가 0.03nm 이상 0.2nm 이하인 상기 (1) 또는 (2)에 기재된 기억 소자.

(5) 상기 보자력 강화층은, Si, W, Mn 중 어느 1개를 적어도 갖는, 두께가 0.03nm 이상 0.1nm 이하인 상기 (1) 또는 (2)에 기재된 자기 메모리.

(6) 상기 스핀 배리어층은, 산화마그네슘, 산화크롬, 산화바륨, 산화알루미늄, 산화칼슘 중 어느 1개를 적어도 갖는 상기 (1) 내지 (5) 중 어느 한 항에 기재된 기억 소자.

1: 게이트 전극
2: 소자 분리층
3: 기억 소자
4: 콘택트층
6: 비트선
7: 소스 영역
8: 드레인 영역
9: 배선
10: 반도체 기체
12: 고보자력층
13: 자기 결합층
14: 하지층
15: 자화 고정층
16: 중간층
17: 기억층
18: 보자력 강화층
19: 스핀 배리어층
20: 보호층

Claims (7)

1. 막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,
   상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과,
   상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과,
   상기 기억층에 인접하고, 상기 중간층과 반대측에 형성되는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과,
   상기 보자력 강화층에 인접하고, 상기 기억층과 반대측에 형성되는 산화물에 의한 스핀 배리어층을 갖고,
   상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용하여 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는, 기억 소자.
2. 제1항에 있어서, 상기 기억층은, Fe, Co, Ni 중 적어도 하나를 주성분으로 하고, 또한 B, C 중 적어도 하나를 포함하는, 기억 소자.
3. 제1항에 있어서, 상기 보자력 강화층은 Cr로 이루어지고, 두께가 0.03nm 이상 0.3nm 이하인, 기억 소자.
4. 제1항에 있어서, 상기 보자력 강화층은 Ru로 이루어지고, 그 두께가 0.03nm 이상 0.2nm 이하인, 기억 소자.
5. 제1항에 있어서, 상기 보자력 강화층은, Si, W, Mn 중 어느 1개를 적어도 갖고 이루어지고, 두께가 0.03nm 이상 0.1nm 이하인, 기억 소자.
6. 제1항에 있어서, 상기 스핀 배리어층은, 산화마그네슘, 산화크롬, 산화바륨, 산화알루미늄, 산화칼슘 중 어느 1개를 적어도 갖고 이루어지는, 기억 소자.
7. 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와,
   서로 교차하는 2종류의 배선을 구비하고,
   상기 기억 소자는,
   막면에 대하여 수직인 자화를 갖고, 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는, 막면에 대하여 수직인 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과, 상기 기억층에 인접하고, 상기 중간층과 반대측에 형성되는, Cr, Ru, W, Si, Mn 중 적어도 1개로 이루어지는 보자력 강화층과, 상기 보자력 강화층에 인접하고, 상기 기억층과 반대측에 형성되는 산화물에 의한 스핀 배리어층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용하여 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행하는 구성을 갖고,
   상기 2종류의 배선 사이에 상기 기억 소자가 배치되고,
   상기 2종류의 배선을 통하여, 상기 기억 소자에 상기 적층 방향의 전류가 흘러, 이에 수반하여 스핀 토크 자화 반전이 일어나는, 기억 장치.

Images