JP2011119537A - メモリセル及び磁気ランダムアクセスメモリ - Google Patents

メモリセル及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2011119537A
JP2011119537A JP2009276737A JP2009276737A JP2011119537A JP 2011119537 A JP2011119537 A JP 2011119537A JP 2009276737 A JP2009276737 A JP 2009276737A JP 2009276737 A JP2009276737 A JP 2009276737A JP 2011119537 A JP2011119537 A JP 2011119537A
Authority
JP
Japan
Prior art keywords
domain wall
magnetization
layer
magnetization fixed
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009276737A
Other languages
English (en)
Inventor
Norikazu Oshima
則和 大嶋
Shunsuke Fukami
俊輔 深見
Akihiro Suzuki
哲広 鈴木
Kiyokazu Nagahara
聖万 永原
Nobuyuki Ishiwata
延行 石綿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009276737A priority Critical patent/JP2011119537A/ja
Publication of JP2011119537A publication Critical patent/JP2011119537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを提供する。
【解決手段】メモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを具備する。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜である。
【選択図】図1

Description

本発明は、メモリセル及び磁気ランダムアクセスメモリに関する。
記録層に磁性体を有する磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)は、磁化反転の高速さと繰り返し記録回数に制限がないこと等の特徴を持つことから次世代の不揮発メモリとして期待され、開発が進められている。現在実用化が検討されている配線電流からの磁場で情報を書き込む方式では、メモリセル径が100nm程度にまで微細化すると磁化反転に必要な磁場が大きくなり、配線からの電流では記録が困難になるという問題がある。セルの微細化は同時に熱擾乱による記録状態不安定化を誘起することから、配線磁場を利用したMRAMの容量はせいぜい数メガビットにとどまり、高密度MRAMを実現できないことが予測されている。
こうした問題を解決するために、電流の持つスピンと磁性体に局在している磁気モーメントとの間に働くトルクで記録層の磁化反転を誘起・制御するスピン電流記録方式の検討が進められている。中でもメモリセル中に形成された磁壁を電流で移動し、記録・消去状態を形成する磁壁移動型メモリは、原理的にはセルサイズを微細化するほど低電流かつ短時間で磁壁が移動するため、高密度と同時に高速動作が実現できること、また高速なメモリ動作の実現に有効である2つのトランジスタでひとつの磁気トンネル接合(MTJ:Magnetic Tunnel Junction)からなる記録層を動作させる2T−1MTJ方式に容易に適用できる点で有望視されている。
関連する技術として、特開2006−73930号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
特開2007−103663号公報に磁気素子、記録再生素子、論理演算素子および論理演算器が開示されている。この磁気素子は、第1の磁性層と、非磁性層と、第2の磁性層とを備える。第1の磁性層は、第1の方向と該第1の方向に対して反平行の第2の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第1の電極を具備する。非磁性層は、前記第1の磁性層の前記磁化可変領域にその表面が接し、自身に所定の電位を付与するための第2の電極を具備する。第2の磁性層は、前記非磁性層の裏面に接し、その内部磁化が予め前記第1、第2の方向のいずれかの方向に固着しており、自身の電位を検出するための第3の電極を具備する。
特開2008−147488号公報に磁気抵抗効果素子及びMRAMが開示されている。この磁気抵抗効果素子は、磁化の向きが固定された少なくとも2つの第1磁化固定層と、第1平面上に形成され、磁化の向きが可変な磁化自由層と、非磁性層を介して前記磁化自由層に接続され、磁化の向きが固定された第2磁化固定層とを備える。前記2つの第1磁化固定層は、前記磁化自由層を挟んで前記第2磁化固定層と対向するように配置され、また、前記磁化自由層と磁気的に結合している。前記2つの第1磁化固定層の磁化は共に、前記第1平面に直角な第1方向の成分を有する。データ書き込み時、書き込み電流が、前記第1平面内において、前記磁化自由層の一端から他端に流される。
特開2006−73930号公報 特開2007−103663号公報 特開2008−147488号公報
電流で磁壁を駆動する磁壁電流駆動型メモリでは、安定に磁壁が固定される2箇所のトラップサイト間を磁壁が往復することが基本動作となる。磁壁トラップサイトには、メモリ状態の保持安定性を確保するために外乱磁場に対して磁壁が安定的に固定されること、低電流駆動を実現するために電流印加に対して磁壁が容易にトラップサイトを抜け出ることが必要とされている。これまでの垂直磁化型の磁壁電流駆動型メモリでは、磁性パターンの形状制御や異なる特性の磁性層を積層、あるいは形状制御と磁性層両者を組み合わせることでトラップサイトを形成してきた。ところが、こうしたトラップサイトでは、磁壁は磁場に対して一定のエネルギーを作用させるので、磁壁安定性を確保しようとすると動作電流が増加してしまい、また低電流で動作させようとすると磁壁固定が不十分になるという問題がある。このため、データ保持安定に優れ、かつ低電流で動作するメモリは実現されていなかった。
本発明の目的は、データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを提供することにある。
従って、上記課題を解決するために、本発明のメモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを具備する。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む。
又、本発明の磁気ランダムアクセスメモリは、複数のメモリセルと、書き込み電流供給回路とを具備する。複数のメモリセルは、行列上に配置され上述されたメモリセルである。書き込み電流供給回路は、複数のメモリセルの各々に書き込み電流を供給する。
また、本発明の磁気ランダムアクセスメモリの書き込み方法において、磁気ランダムアクセスメモリは、行列上に配置された複数のメモリセルと、複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路とを備える。メモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを含む。磁壁の移動に伴う磁壁移動層の磁化の向きのスイッチングで情報を記録する。磁化固定層は、磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む。そして、本発明の書き込み方法は、磁化固定層に電流を印加又は電圧を印加することにより、磁化固定層の磁化を減少させるステップと、電流又は電圧により、磁壁移動層の磁壁を駆動するステップと、電流又は電圧を停止することにより、磁化を元に戻すステップとを具備する。
本発明により、データ保持安定に優れ、かつ低電流で動作するメモリセル及びそれを用いた磁気ランダムアクセスメモリを実現することが可能となる。
図1は、本発明の実施の形態に係るメモリセルに用いる磁壁移動メモリ素子の構成を示す断面図である。 図2は、本発明の実施例に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁化温度曲線を示すグラフである。 図3は、本発明の実施例1に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図4は、本発明の実施例1に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図5は、本発明の実施例1に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図6Aは、本発明の実施例2に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。 図6Bは、本発明の実施例2に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。 図7は、本発明の実施例2に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図8は、本発明の実施例2に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図9は、本発明の実施例2に係る磁壁メモリ素子の動作メカニズムを示す断面図である。 図10は、本発明の実施例3に係るメモリセルの構成を示す回路図である。 図11は、本発明の実施例3に係る磁気ランダムアクセスメモリの構成を示すブロック図である。
以下、本発明のメモリセル及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。
まず、本発明の実施の形態に係るメモリセルの構成について説明する。図1は、本発明の実施の形態に係るメモリセルに用いる磁壁移動メモリ素子の構成を示す断面図である。ただし、図2において白矢印は、各層における磁化方向を示している。また、磁化の状態としては、初期磁化状態を示している。磁壁移動メモリ素子(磁気抵抗素子)2は、ピン層15、非磁性層14、磁壁移動層10、第1磁化固定層17、第2磁化固定層18、第1電流端子19、及び第2電流端子20を具備する。
ピン層15は、垂直磁気異方性を有する強磁性体層であり、所定の方向(例示:第1方向)に磁化が固定されている。非磁性層14は、絶縁膜や非磁性体膜である。磁壁移動層10は、垂直磁気異方性を有する強磁性体層であり、内部を磁壁DWが移動可能である。磁壁移動層10は、第1磁化固定領域11、第2磁化固定領域12、磁壁移動領域13を備える。第1磁化固定領域11は、第1磁化固定層17により第1方向に磁化が固定される。第2磁化固定領域12は、第2磁化固定層18により第1方向とは逆の第2方向に磁化が固定される。磁壁移動領域13は、第1磁化固定領域11と第2磁化固定領域12との間に設けられ、磁化方向が第1方向及び第2方向のいずれか一方に変更可能である。ピン層15、非磁性層14、及び磁壁移動領域13により、磁気トンネル接合(MTJ)が形成されている。ピン層15の磁化の向きと磁壁移動領域13の磁化の向きとの相対的な関係によりデータを記憶することができる。第1磁化固定層17は、第1磁化固定領域11と接続し、第1磁化固定領域11の磁化を固定する。第2磁化固定層18は、第2磁化固定領域12と接続し、第2磁化固定領域12の磁化を固定する。第1電流端子19及び第2電流端子20は、それぞれ第1磁化固定層17及び第2磁化固定層18に接続された電流端子である。
磁壁移動領域13の磁化が第1方向に向いている場合、第2磁化固定領域12との境界近傍の位置に磁壁DWが形成される。一方、磁壁移動領域13の磁化が第2方向に向いている場合、第1磁化固定領域11との境界近傍の位置に磁壁DWが形成される。これらの磁壁DWは、後述されるように、第1磁化固定層17や第2磁化固定層18が発生する磁束によって当該位置に強く固定されている。しかし、当該磁束が消失した又は弱まった場合、低電流で容易に移動可能になる。
第1磁化固定層17や第2磁化固定層18(以下、両者を区別する必要がない場合、単に「磁化固定層」ともいう)の材料としては、(a)電流に作用して磁化が大きく変化する材料、(b)スピン電流と局在磁化の相互作用が非常に大きくランダムなスピンを持つ電流が印加されると磁化方向が乱される材料、(c)磁気異方性の温度依存性が強く電流印加による発熱で磁化の方向が乱れてしまう材料、(d)磁壁移動層10の第1磁化固定領域11や第2磁化固定領域12(以下、両者を区別する必要がない場合、単に「磁化固定領域」ともいう)との磁性層間結合が電流によって影響を受け結合を消失する材料、の少なくとも一つの特性を有する材料を用いることが好ましい。
第1磁化固定層17や第2磁化固定層18に上記(a)材料を用いるとき、磁壁DWの固定及び移動は以下の原理で行う。まず、第1磁化固定層17や第2磁化固定層18に電流を通じる前は、第1磁化固定層17や第2磁化固定層18には強い磁化がある。その結果、第1磁化固定層17や第2磁化固定層18が発生する磁束によって、それぞれ第1磁化固定領域11及び第2磁化固定領域12の磁化が固定され、更に、磁壁移動領域13の磁化の向きに応じて、第1磁化固定領域11側又は第2磁化固定領域12側に磁壁DWが拘束される。
一方、第1磁化固定層17や第2磁化固定層18に電流を通じると、上記(a)材料を用いているので、第1磁化固定層17や第2磁化固定層18の磁化が消失する。その結果、第1磁化固定層17や第2磁化固定層18の磁束も無くなるので、磁壁DWを固定する静磁エネルギーが消失し、磁壁DWのトラップポテンシャルがゼロになる。この状態でスピン電流が磁壁DWに作用するとスピントルクによる磁壁移動が生じる。電流を停止すると磁壁移動が停止すると同時に第1磁化固定層17や第2磁化固定層18の磁化が回復する。その結果、第1磁化固定層17や第2磁化固定層18の周囲に磁束が発生し、これにより磁壁DWがトラップサイトに引き込まれると同時に磁化方向が安定に固定される。
こうした作用を実現する要となるのは磁化固定層(第1磁化固定層17や第2磁化固定層18)に用いる磁化固定層材料である。電流注入とともに磁気特性の変化する材料が要求される。最も単純なものは、ジュール熱による温度上昇に対して磁化・磁気異方性が大きく変化するフェリ磁性体である。特に、室温近傍〜200℃の範囲で磁気特性制御が可能な希土類遷移金属フェリ磁性体が有効と考えられる。一般に原子に局在した磁気モーメントは熱によって揺らぎが起こり、乱雑な方向をとるようになる。このため、磁化は温度とともに減少する。希土類遷移金属フェリ磁性合金では、希土類サイトおよび遷移金属サイトで磁気モーメントを発現し、両者は互い違いの配置をしている。磁気モーメントはサイト毎に温度依存性が異なり、希土類金属の磁気モーメントは温度に対して敏感である。一般に希土類組成が過多な材料では、希土類金属の磁気モーメント方向に磁化が現れる。加熱とともに希土類の磁気モーメントが大きく減少し、変化の小さい遷移金属の磁化と釣り合ったとき、全体の磁化は相殺されてゼロになる。この温度では磁束が発生しないため磁化反転をさせるために非常に大きな保磁力が現れる。更に高温にすると希土類金属の磁化が小さくなるため、磁化方向が逆転する。磁化がゼロになる補償温度は、希土類と遷移金属の組成で制御することが可能である。したがって、ジュール熱による発熱温度に合わせて希土類遷移金属合金の補償温度を設定すれば、磁壁移動時には磁化固定層からの静磁界がなく低電流動作が可能となり、一方、データ保持時には磁化固定層からの強い静磁界で磁壁を拘束することができる。それにより、安定な磁壁移動型のメモリセル(磁気抵抗素子)を形成することが可能である。すなわち、データ保持安定に優れ、かつ低電流で動作するメモリセルを実現できる。
これ以外にも、スピン電流で磁化が乱される材料や、磁壁移動層との界面における交換結合が電流によって消失する材料なども同様の効果を持ち、磁壁移動時には磁化固定層と磁壁移動層との磁気結合がないため低電流動作が可能となり、一方、データ保持時には強い交換結合などで磁壁を拘束するため安定な磁壁移動型のメモリセル(磁気抵抗素子)を形成することが可能である。
(実施例1)
次に、本発明の実施例1に係るメモリセルの磁壁移動メモリ素子について説明する。磁壁移動メモリ素子2は、図1に示すようにピン層15、非磁性層14、磁壁移動層10、第1磁化固定層17、第2磁化固定層18、第1電流端子19、及び第2電流端子20で構成されている。
磁壁移動層10としては、Co/Ni積層膜、Co/Pd積層膜、Co/Pt積層膜、Co−Pt合金、又は、Co−Cr−Pt合金のいずれかで例示される垂直磁気異方性を有する薄膜を用いる。磁化固定層(第1磁化固定層17及び第2磁化固定層18)は、磁壁移動層10の上側又は下側に形成されている(図1の例では下側)。磁化固定層としては、補償温度100〜200℃に設定した希土類遷移金属合金を用いる。図2は、本発明の実施例1に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁化温度曲線を示すグラフである。磁化固定層は、(1)に示すように、初期磁化状態から温度が上昇すると、それと共に磁化が減少し、補償温度で一度消失する。また、(3)に示すように、補償温度から温度が下降すると、それと共に磁化が増加し、概ね初期磁化状態での値に戻る。しかし、(4)に示すように、その補償温度以上に加熱すると再び磁化が現れる。この磁化温度曲線は、例えば、TbFe、TbFeCo、GdFe、GdCo、GdTbFe、又は、GdTbFeCo等の合金において、希土類と遷移金属との組成比を制御することで調整可能である。
次に、図1〜図5を参照して、この磁壁移動メモリ素子2の動作メカニズムについて説明する。ただし、図3〜図5は、本発明の実施例1に係る磁壁メモリ素子の動作メカニズムを示す断面図である。また、各図において、ピン層15及び非磁性層14は省略されている。
動作メカニズムは以下のようになる。
まず、初期化用の外部磁場を印加することにより、第1磁化固定層17及び第2磁化固定層18にそれぞれ逆向きの磁化を付与して、磁壁移動層10に単一磁壁DWを導入する。その結果、例えば、図3に示されるように、第1磁化固定領域11と磁壁移動領域13との境界の位置に単一の磁壁DWが形成される。その磁壁DWは、所定の磁化(図中の白矢印で表示)を有する第1磁化固定層17の磁束(図中に黒矢印で表示)により、当該位置に固定されている。すなわち、磁壁DWは、磁束による静磁結合、及び電子間の交換結合で固定されている。これが、図2の(1)の状態である。
次に、上記初期化後に以下のように書き込み動作を行う。
まず、例えば、記憶させるデータに対応させ、第1電流端子19及び第2電流端子20の一方から他方へ書き込み電流Iwを流す。すなわち、磁壁移動メモリ素子2に電流を注入する。図4の例では、第2電流端子20から第1電流端子19へ書き込み電流Iw1を流す。
このとき、磁壁移動メモリ素子2はジュール熱により昇温し、磁化固定層が補償温度に達すると磁化固定層の磁化が消失する。これが、図2の(2)の状態である。その結果、例えば、図4に示されるように、第1磁化固定層17からの磁束によって第1磁化固定領域11と磁壁移動領域13との境界の位置に形成されていた磁壁DWが静磁結合による拘束を失い、トラップサイトのないフリーな状態になる。一方、第1磁化固定層17はローカルには反強磁性磁化の配列する方向に磁気モーメントが存在しているため、電子スピンは磁化方向に揃っている。こうしたスピン電流(書き込み電流Iw1とは逆向き)が磁壁移動層10に注入されると、フリーな状態の磁壁DWは小さなスピン電流でも容易に移動することができる。
そのスピン電流により移動する磁壁DWは、もう一方の端部近傍(この例では第2磁化固定領域12)に到達する。そして、最後に磁壁移動終了のタイミングで書き込み電流Iw1を停止すると、ジュール熱が無くなり、磁化固定層が補償温度から室温近傍まで1nsec以下で冷却され、概ね初期磁化状態に磁化固定層の磁化が回復する。すなわち、図2の(3)の状態になる。その結果、例えば、図5に示されるように、所定の磁化(図中の白矢印で表示)を回復した第2磁化固定層18の磁束(図中に黒矢印で表示)により、磁壁DWがトラップサイト(磁壁移動領域13と第2磁化固定領域12との境界の位置)に固定される。すなわち、磁壁DWは、磁束による静磁結合、及び電子間の交換結合で、移動先で固定される。このように、本実施例では、磁壁移動のためのエネルギーが低減され、パルス電流印加時間が短縮される。それにより、低電流かつ高速、安定な磁壁移動メモリ素子が実現される。
上記図3の状態を例えばデータ“0”とし、図5の状態をデータ“1”とすれば、上記書き込み電流Iw1を流すことで、データ“1”を書き込むことが可能となる。また、本書き込み原理を考慮すれば、図4の場合とは逆方向に書き込み電流Iw1を流すことで、データ“0”を書き込むことができる。更に、本書き込み原理を考慮すれば、データ“0”にデータ“0”を上書きすることや、データ“1”にデータ“1”を上書きすることも同様に可能である。このように、本実施例では、磁壁の移動に伴う磁壁移動層10(磁壁移動領域13)の磁化の向きのスイッチングでデータを記録することができる。
また、磁壁DWがトラップサイトの中間(磁壁移動領域13と第1磁化固定領域11との境界の位置と、磁壁移動領域13と第2磁化固定領域12との境界の位置との間)まで到達した瞬間に電流を停止させることも可能である。その場合、磁壁DWが出発したトラップサイトとは反対側のトラップサイトの磁化(当該トラップサイト近傍の磁化固定層の磁化)に引き寄せられ、自動的に磁壁DWが移動して安定位置に到達する。すなわち、磁壁移動のためのエネルギーをより低減し、パルス電流印加時間をより短縮することができる。それにより、より低電流でより高速で、より安定な磁壁移動メモリ素子を実現することができる。
また、読み出し動作については、例えば、ピン層15と第1電流端子19又は第2電流端子20との間に定電流を流すことにより、MTJ(ピン層15、非磁性層14、及び磁壁移動領域13)の抵抗値を検知することにより、磁壁移動領域13に記憶されたデータを読み出すことができる。
(実施例2)
次に、本発明の実施例2に係るメモリセルの磁壁移動メモリ素子について説明する。磁壁移動メモリ素子2は、図1に示すようにピン層15、非磁性層14、磁壁移動層10、第1磁化固定層17、第2磁化固定層18、第1電流端子19、及び第2電流端子20で構成されている。
磁壁移動層10としては、Co/Ni積層膜、Co/Pd積層膜、Co/Pt積層膜、Co−Pt合金、又は、Co−Cr−Pt合金のいずれかで例示される垂直磁気異方性を有する薄膜を用いる。磁化固定層(第1磁化固定層17及び第2磁化固定層18)は、磁壁移動層10の上側又は下側に形成されている(図1の例では下側)。磁化固定層としては、電圧によって磁気異方性が大きく変化する材料、例えばGaMnAs化合物を用いる。図6A及び図6Bは、本発明の実施例2に係る磁壁移動メモリ素子の磁化固定層に用いる磁性材料の磁気異方性の変化を示すグラフである。ただし、図6Aは印加電圧が0Vの場合の磁場磁化曲線を示し、図6Bは印加電圧が1.0Vの場合の磁場磁化曲線を示している。磁化固定層は、図6Aに示すように、印加電圧が0Vの場合には垂直磁気異方性を有している。しかし、図6Bに示すように、印加電圧の増加と共に垂直磁気異方性が低減してランダム化し、等方的あるいは面内磁気異方性となる。
次に、図1、図6A、図6B、図7〜図9を参照して、この磁壁移動メモリ素子2の動作メカニズムについて説明する。ただし、図7〜図9は、本発明の実施例2に係る磁壁メモリ素子の動作メカニズムを示す断面図である。また、各図において、ピン層15及び非磁性層14は省略されている。
動作メカニズムは以下のようになる。
まず、初期化用の外部磁場を印加して、第1磁化固定層17及び第2磁化固定層18にそれぞれ逆向きの磁化を付与して、磁壁移動層10に単一磁壁DWを導入する。その結果、例えば、図7に示されるように、第1磁化固定領域11と磁壁移動領域13との境界の位置に単一の磁壁DWが形成される。その磁壁DWは、所定の磁化(図中の白矢印で表示)を有する第1磁化固定層17の磁束(図中に黒矢印で表示)により、当該位置に固定されている。すなわち、磁壁DWは、磁束による静磁結合、及び電子間の交換結合で固定されている。これが、図6Aの状態である。
次に、上記初期化後に以下のように書き込み動作を行う。
まず、例えば、記憶させるデータに対応させ、第1電流端子19及び第2電流端子20の一方から他方へ書き込み電流Iwを流す。すなわち、磁壁移動メモリ素子2に電流を注入する。図8の例では、第2電流端子20から第1電流端子19へ書き込み電流Iw2を流す。
このとき、磁壁移動メモリ素子2の磁化固定層には電圧が発生し、図8のように磁化固定層から垂直磁気異方性が低減/消失する。これが、図6Bの状態である。その結果、例えば、図8に示されるように、第1磁化固定層17との交換結合によって第1磁化固定領域11と磁壁移動領域13との境界の位置に形成されていた磁壁DWが交換結合の異方性変化により拘束を失い、トラップの弱い状態になる。一方、第1磁化固定層17はローカルには反強磁性磁化の配列する方向に磁気モーメントが存在しているため、電子スピンは磁化方向に揃っている。こうしたスピン電流(書き込み電流Iw2とは逆向き)が磁壁移動層10に注入されると、トラップの弱い状態の磁壁DWは小さなスピン電流でも容易に移動することができる。
そのスピン電流により移動する磁壁DWは、もう一方の端部近傍(この例では第2磁化固定領域12)に到達する。そして、最後に磁壁移動終了のタイミングで書き込み電流Iw2を停止すると、1nsec以下で磁化固定層の磁気異方性が回復する。すなわち、図6Aの状態になる。その結果、例えば、図9に示されるように、所定の磁化(図中の白矢印で表示)を回復した第2磁化固定層18と第2磁化固定領域12とが垂直に結合(図中に黒矢印で表示)するため磁壁DWがトラップサイト(磁壁移動領域13と第2磁化固定領域12との境界の位置)に固定される。すなわち、磁壁DWは、磁束による静磁結合、及び電子間の交換結合で、移動先で固定される。その結果、磁壁移動のためのエネルギーが低減され、パルス電流印加時間が短縮される。それにより、低電流かつ高速、安定な磁壁移動メモリ素子が実現される。
この場合にも、上記図7の状態を例えばデータ“0”とし、図9の状態をデータ“1”とすれば、上記書き込み電流Iw1を流すことで、データ“1”を書き込むことが可能となる。また、本書き込み原理を考慮すれば、図8の場合とは逆方向に書き込み電流Iw1を流すことで、データ“0”を書き込むことができる。更に、本書き込み原理を考慮すれば、データ“0”にデータ“0”を上書きすることや、データ“1”にデータ“1”を上書きすることも同様に可能である。このように、本実施例では、磁壁の移動に伴う磁壁移動層10(磁壁移動領域13)の磁化の向きのスイッチングでデータを記録することができる。
また、この場合にも、読み出し動作については、例えば、ピン層15と第1電流端子19又は第2電流端子20との間に定電流を流すことにより、MTJ(ピン層15、非磁性層14、及び磁壁移動領域13)の抵抗値を検知することにより、磁壁移動領域13に記憶されたデータを読み出すことができる。
(実施例3)
次に、本発明の実施例3に係る磁気ランダムアクセスメモリ及びメモリセルについて説明する。
図10は、本発明の実施例3に係るメモリセルの構成を示す回路図である。図10には、単一のメモリセル1の回路構成が図示されている。メモリセル1は、磁壁移動メモリ素子2及びトランジスタM1、M2を備える。磁壁移動メモリ素子2は、本発明の実施の形態で説明した磁壁移動メモリ素子2であり、例えば実施例1や実施例2の磁壁移動メモリ素子2を用いることができる。トランジスタM1、M2は例えばnMOSトランジスタである。
図1の磁壁移動メモリ素子2のピン層15につながる端子は、グラウンド線GNDにノードN3を介して接続されている。第1電流端子19は、トランジスタM1のソース/ドレインの一方にノードN1を介して接続されている。そのソース/ドレインの他方は、ビット線BL1に接続されている。第2電流端子20は、トランジスタM2のソース/ドレインの一方にノードN2を介して接続されている。そのソース/ドレインの他方は、ビット線BL2に接続されている。トランジスタM1、M2のゲートは、共通のワード線WLに接続されている。
図11は、本発明の実施例3に係る磁気ランダムアクセスメモリ(MRAM)の構成を示すブロック図である。図11において、MRAM60は、図10の複数のメモリセル1がマトリックス状に配置されたメモリアレイ61を備えている。このメモリアレイ61は、図10で説明されたデータの記録に用いられるメモリセル1と共に、データ読み出しの際に参照されるリファレンスセル1rを含んでいる。リファレンスセル1rの構造は、メモリセル1と同じである。
ワード線WLは、Xセレクタ62に接続されている。Xセレクタ62は、データの書き込み動作時、及び読出し動作時において、対象のメモリセル1である対象メモリセル1sにつながるワード線WLを選択ワード線WLsとして選択する。ビット線BL1はY側電流終端回路64に接続されており、ビット線BL2はYセレクタ63に接続されている。Yセレクタ63は、データの書き込み動作時、及び読出し動作時において、対象メモリセル1sにつながるビット線BL2を選択ビット線BL2sとして選択する。Y側電流終端回路64は、対象メモリセル1sにつながるビット線BL1を選択ビット線BL1sとして選択する。
Y側電流源回路65は、データ書き込み動作時、選択ビット線BL2sに対し、所定の書き込み電流(Iw)の供給又は引き込みを行う。Y側電源回路66は、データ書き込み動作時、Y側電流終端回路64に所定の電圧を供給する。その結果、書き込み電流(Iw)は、Yセレクタ63へ流れ込む、あるいは、Yセレクタ63から流れ出す。これらXセレクタ62、Yセレクタ63、Y側電流終端回路64、Y側電流源回路65、及びY側電源回路66は、メモリセル1に書き込み電流(Iw)を供給するための「書き込み電流供給回路」を構成している。
読み出し電流付加回路67は、データ読み出し動作時、選択第2ビット線BL2sに所定の読み出し電流(Ir)を流す。Y側電流終端回路64は、ビット線BL1を“Open”に設定する。また、読み出し電流負荷回路67は、リファレンスセル1rにつながるリファレンスビット線BL2rに所定の読み出し電流(Ir)を流す。センスアンプ68は、リファレンスビット線BL2rの電位と選択ビット線BL2sの電位の差に基づいて、対象メモリセル1sからデータを読み出し、そのデータを出力する。これらXセレクタ62、Yセレクタ63、Y側電流終端回路64、読み出し電流付加回路67、及びセンスアンプ68は、メモリセル1に読み出し電流(Ir)を供給するための「読み出し電流供給回路」を構成している。
次に、図10及び図11に示されるMRAMにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線WLが“high”レベルにプルアップされ、トランジスタM1、M2が“ON”にされる。また、ビット線BL1、BL2のいずれか一方が“high”レベルにプルアップされ、他方が“low”レベルにプルダウンされる。ビット線BL1、BL2のどちらを“high”レベルにプルアップし、どちらを“low”レベルにプルダウンするかは、当該メモリセル1に書き込まれるべきデータにより決定される。即ち、磁壁移動層10を流れる電流の方向に応じて決定される。以上により、データ“0”と“1”を書き分けることができる。
一方、読み出しを行う場合、ワード線WLが“high”レベルにプルアップされ、トランジスタM1、M2が“ON”にされる。また、ビット線BL1、BL2のいずれか一方が“high”レベルにプルアップされ、他方が“open”(フローティング)に設定される。このときビット線BL1、BL2の一方から、ピン層15、非磁性層14、及び磁壁移動領域13(MTJ)を貫通する読み出し電流がグラウンド線(GND)69へと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、MTJの抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。
ただし、図10及び図11に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
本実施例におけるMRAMは、本発明の実施の形態で説明した磁壁移動メモリ素子2、例えば実施例1や実施例2の磁壁移動メモリ素子2を用いているので、メモリセルにおける磁壁移動のためのエネルギーを低減でき、パルス電流印加時間を短縮することができる。それにより、低電流かつ高速、安定な磁壁移動メモリ素子を実現できる。すなわち、データ保持安定に優れ、かつ低電流で動作するメモリセルを実現できる。
ただし、磁壁移動メモリ素子2は、図1の構成に限定されるものではない。例えば、磁壁移動メモリ素子として、磁壁移動層10とは別に、その近傍にMTJ素子を設ける構造とすることも可能である。その場合、磁壁移動層10の磁壁移動領域13の発する磁界により当該MTJ素子のフリー層の磁化方向を変更することによりデータを書き込む(記憶する)。また、MTJ素子のみ抵抗値を測定することでデータを読み出す。このように、本実施の形態では、いずれの場合にも、磁壁の移動に伴う磁壁移動層(磁壁移動領域)の磁化の向きのスイッチングでデータを記録することができる。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
1 メモリセル
1r リファレンスセル
1s 対象メモリセル
2 磁気抵抗素子
10 磁壁移動層
11 第1磁化固定領域
12 第2磁化固定領域
13 磁壁移動領域
14 非磁性層
15 ピン層
17 第1磁化固定層
18 第2磁化固定層
19 第1電流端子
20 第2電流端子
60 MRAM
61 メモリアレイ
62 Xセレクタ
63 Yセレクタ
64 Y側電流終端回路
65 Y側電流源回路
66 Y側電源回路
67 読み出し電流付加回路
68 センスアンプ
69 グランド線

Claims (11)

  1. 磁壁が移動する磁壁移動層と、
    前記磁壁移動層の両端部の各々に接続し、前記両端部のいずれかの近傍で前記磁壁をトラップする磁化固定層と
    を具備し、
    前記磁壁の移動に伴う前記磁壁移動層の磁化の向きのスイッチングで情報を記録し、
    前記磁化固定層は、前記磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含む
    メモリセル。
  2. 請求項1のメモリセルであって、
    前記磁壁移動層及び前記磁化固定層は、垂直磁気異方性を有する磁性膜である
    メモリセル。
  3. 請求項2に記載のメモリセルであって、
    前記磁化固定層は、希土類遷移金属合金を用いた材料を含む
    メモリセル。
  4. 請求項3のメモリセルであって、
    前記磁化固定層の磁化及び磁気異方性は、前記磁化固定層への印加電流で変化する
    メモリセル。
  5. 請求項4に記載のメモリセルであって、
    前記磁化固定層は、前記希土類遷移金属合金における希土類と遷移金属との組成比を調整することにより、前記磁化固定層の磁化及び磁気異方性の消失する温度が制御された材料である
    メモリセル。
  6. 請求項4又は5に記載のメモリセルであって、
    前記磁化固定層は、前記希土類遷移金属合金としてTeFe、TbCo、TbFeCo、GdFe、GdCo,GdTbFe、GdTbCo、GdTbFeCo、及びGdFeCoの少なくとも一つを含む
    メモリセル。
  7. 請求項3に記載のメモリセルであって、
    前記磁化固定層の磁気異方性は、前記磁化固定層への印加電圧で変化する
    メモリセル。
  8. 請求項7に記載のメモリセルであって、
    前記磁化固定層は、GaMnAsを含む
    メモリセル。
  9. 請求項1乃至8のいずれか一項に記載のメモリセルであって、
    前記磁壁移動層は、Co/Ni積層膜、Co/Pt積層膜、Co−Pt合金膜、Co/Pd積層膜、及びCoCrPt合金膜のうちの少なくとも一つを含む
    メモリセル。
  10. 行列上に配置された請求項1乃至9のいずれか一項に記載の複数のメモリセルと、
    前記複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路と
    を具備する
    磁気ランダムアクセスメモリ。
  11. 磁気ランダムアクセスメモリの書き込み方法であって、
    ここで、前記磁気ランダムアクセスメモリは、
    行列上に配置された複数のメモリセルと、
    前記複数のメモリセルの各々に書き込み電流を供給する書き込み電流供給回路と
    を備え、
    前記メモリセルは、
    磁壁が移動する磁壁移動層と、
    前記磁壁移動層の両端部の各々に接続し、前記両端部のいずれかの近傍で前記磁壁をトラップする磁化固定層と
    を含み、
    前記磁壁の移動に伴う前記磁壁移動層の磁化の向きのスイッチングで情報を記録し、
    前記磁化固定層は、前記磁化固定層に印加する電流又は電圧により磁化、磁気異方性、及び交換結合の少なくとも一つが変化する磁性膜を含み、
    前記書き込み方法は、
    前記磁化固定層に電流を印加又は電圧を印加することにより、前記磁化固定層の磁化を減少させるステップと、
    前記電流又は前記電圧により、前記磁壁移動層の前記磁壁を駆動するステップと、
    前記電流又は前記電圧を停止することにより、前記磁化を元に戻すステップと
    を具備する
    磁気ランダムアクセスメモリの書き込み方法。
JP2009276737A 2009-12-04 2009-12-04 メモリセル及び磁気ランダムアクセスメモリ Pending JP2011119537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276737A JP2011119537A (ja) 2009-12-04 2009-12-04 メモリセル及び磁気ランダムアクセスメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276737A JP2011119537A (ja) 2009-12-04 2009-12-04 メモリセル及び磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JP2011119537A true JP2011119537A (ja) 2011-06-16

Family

ID=44284503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276737A Pending JP2011119537A (ja) 2009-12-04 2009-12-04 メモリセル及び磁気ランダムアクセスメモリ

Country Status (1)

Country Link
JP (1) JP2011119537A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
CN109643690A (zh) * 2017-04-14 2019-04-16 Tdk株式会社 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
JP2020021857A (ja) * 2018-08-02 2020-02-06 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
US10643683B2 (en) 2018-09-12 2020-05-05 Toshiba Memory Corporation Magnetic memory

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092440A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP2003115577A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発磁気薄膜メモリ装置
JP2005183826A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2008227009A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP2009021586A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 磁気抵抗素子
WO2009044644A1 (ja) * 2007-10-04 2009-04-09 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2009048025A1 (ja) * 2007-10-11 2009-04-16 Japan Science And Technology Agency 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092440A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP2003115577A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発磁気薄膜メモリ装置
JP2005183826A (ja) * 2003-12-22 2005-07-07 Sony Corp 磁気メモリ
WO2005069368A1 (ja) * 2004-01-15 2005-07-28 Japan Science And Technology Agency 電流注入磁壁移動素子
JP2008227009A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP2009021586A (ja) * 2007-07-13 2009-01-29 Hitachi Ltd 磁気抵抗素子
WO2009044644A1 (ja) * 2007-10-04 2009-04-09 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2009048025A1 (ja) * 2007-10-11 2009-04-16 Japan Science And Technology Agency 不揮発性固体磁気メモリの記録方法及び不揮発性固体磁気メモリ
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068509A1 (ja) * 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
JPWO2015068509A1 (ja) * 2013-11-06 2017-03-09 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
US10020039B2 (en) 2013-11-06 2018-07-10 Tohoku University Three terminal magnetoresistive devices, magnetoresistive random access memory and magnetic recording method
CN109643690A (zh) * 2017-04-14 2019-04-16 Tdk株式会社 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
CN109643690B (zh) * 2017-04-14 2023-08-29 Tdk株式会社 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
JP2020021857A (ja) * 2018-08-02 2020-02-06 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
CN110797059A (zh) * 2018-08-02 2020-02-14 Tdk株式会社 磁壁移动型磁记录元件及磁记录阵列
US11335849B2 (en) 2018-08-02 2022-05-17 Tdk Corporation Magnetic domain wall displacement type magnetic recording element and magnetic recording array
US10643683B2 (en) 2018-09-12 2020-05-05 Toshiba Memory Corporation Magnetic memory

Similar Documents

Publication Publication Date Title
US8274820B2 (en) Magnetic memory element, method of driving same, and nonvolatile storage device
US6844605B2 (en) Magnetic memory using perpendicular magnetization film
JP3667244B2 (ja) 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP2006073930A (ja) 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
US8279661B2 (en) Magnetic memory element, driving method for the same, and nonvolatile storage device
KR101458263B1 (ko) 자기 저항 소자 및 그것을 이용하는 기억 장치
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JPWO2011152281A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5316967B2 (ja) 磁気メモリー素子及び不揮発性記憶装置
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
US20100214826A1 (en) Magnetic random access memory, write method therefor, and magnetoresistance effect element
JP2011119537A (ja) メモリセル及び磁気ランダムアクセスメモリ
US10375698B2 (en) Memory system
JP2006080241A (ja) 固体メモリ装置
JP2003142753A (ja) 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ
KR101336990B1 (ko) 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
JP2002280638A (ja) 磁気抵抗素子、それを用いたメモリ素子及びメモリセル並びにメモリ素子の記録再生方法
Kim et al. Switching and reliability issues of magnetic tunnel junctions for high-density memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202