JP4796437B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP4796437B2 JP4796437B2 JP2006136032A JP2006136032A JP4796437B2 JP 4796437 B2 JP4796437 B2 JP 4796437B2 JP 2006136032 A JP2006136032 A JP 2006136032A JP 2006136032 A JP2006136032 A JP 2006136032A JP 4796437 B2 JP4796437 B2 JP 4796437B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- clock signal
- voltage
- electrode
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
トレラント入力回路用のNMOSは、このオン抵抗値を一定にするためにゲート電極の電圧(ゲート電圧)が略一定に保たれている。低電圧よりも高い振幅の外部クロック信号が入力され、トレラント入力回路用のNMOSのソース電極側の電圧(ソース電圧)が立ち上がることにより、ドレイン側の電圧(ドレイン電圧)も徐々に立ち上がる。トレラント入力回路用のNMOSは、このドレイン電圧が上昇することによる該NMOSの基板効果で閾値電圧Vtが上がるので、ドレイン電圧の立ち上がり遅延が発生する。そのため、そのドレイン電圧が初段ドライバで駆動されてクロック出力端子から出力されるクロック信号の動作Duty(デューティ、オン/オフの動作期間)において、論理高レベル(以下“H”という。)区間が小さく、論理低レベル(以下“L”という。)区間が長いクロック信号となり、Duty規格を50%±10%程度に規定している場合、この規格を満足できなくなるという課題があった。
図1は、本発明の実施例1を示す発振回路(例えば、水晶発振回路)の概略の構成図である。
本実施例1の水晶発振回路において、(1)カップリング容量27が無い場合の動作と、(2)カップリング容量27を挿入した場合の動作とを説明する。
水晶発振時には、LSI内部端子18に入力されるイネーブル信号xt_enがGNDレベルの“L”となり、初段ドライバ15及びANDドライバ25が非活性化状態になり、動作しない。スイッチ28,29がオン状態にされ、発振部30で発生した内部クロック信号がクロック端子1,2から出力される。
制限抵抗用NMOS13のゲート電極側のノードN21の電圧が略一定に保たれているため(但し、NMOS13のジャンクション容量により若干のカップリングは受ける)、ノードN12の電圧が立ち上がることにより、ノードN13の電圧も徐々に立ち上がる。制限抵抗用トランジスタはNMOS13で構成されているため、ノードN13の電圧が上昇することによるMMOSの基板効果で、NMOS13の閾値電圧Vtが上昇し、ノードN13の立ち上り遅延が発生する。そのため、動作Dutyが“H”区間が小さく、“L”区間が長いクロック信号となり、Duty規格を50%±10%程度に規定している場合、この規格を満足できなくなる。
図3は、図1の水晶発振回路においてカップリング容量27を設けた場合の外部クロック入力時の動作波形を示すタイミングチャートである。
図4は、図1のカップリング容量27における容量値C1の求め方を説明するための図である。
例えば、電源電圧VDDE=3.6V、電源電圧VDDI=1.5V、NMOS13の閾値電圧Vtn=0.5V、ノードN21の寄生容量値(NMOS13のゲート容量値を含む)Cf=100fFとした場合を考えてみる。
△Qb=Cf△’Cf=100fF △V=0.5V
△Q=100[fF]×0.5[V]
=5E−14
△Q=C1×VDDE
C1=△Q/VDDE
=13.8[fF]
基本的にノードN13の電圧は、初段ドライバ15を構成する内部MOSトランジスタの耐圧を越えないレベルであればよいので、例えば、前記(A)の例で言うと、内部MOSトランジスタの耐圧を3Vとした場合に、ノードN21を2V上昇させるとノードN21は4V程度になり、ノードN13の電圧は3V以上となるため耐圧違反となる。この際の容量値C1は約55.5fFとなり、このことから容量値C1の臨界点は、ノードN21の寄生容量値の1/2程度である。
本実施例1によれば、ノードN12の立ち上がりによるNMOS13のゲート・ソース間電圧Vgsが十分取れないために起こるNMOS13のオン抵抗値の増加が、ノードN21をノードN12のカップリングで持ち上げることで、ノードN13の立ち上がり遅延が解消され、動作Dutyの変動を抑える効果がある。
図5は、本発明の実施例2を示す発振回路(例えば、水晶発振回路)の概略の構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
図6は、図5の水晶発振回路においてカップリング容量47を追加した場合の外部クロック入力時の動作波形を示すタイミングチャートである。
本実施例2によれば、実施例1の効果を有する他に、カップリング容量47の働きで、入力クロック信号の立ち下り時の遅延発生リスクも解消される。
13 トレラント入力回路用のNMOS
15,15−1,15−2 初段ドライバ
25 ANDドライバ
27,47 第1、第2のカップリング容量
30 発振部
31 水晶発振子
Claims (6)
- 内部電源電圧に対応した振幅で発振して内部クロック信号を発生する発振部と、
前記内部クロック信号を出力し又は外部クロック信号を入力するクロック端子と、
前記発振部と前記クロック端子との間に接続され、前記クロック端子から入力される前記外部クロック信号の振幅が前記内部電源電圧よりも大きい時にはオフ状態になり、前記発振部が発振する時にはオン状態になって前記発振部から発生される前記内部クロック信号を前記クロック端子から出力させるスイッチと、
前記クロック端子から入力される前記外部クロック信号に対応した振幅の入力クロック信号が与えられる第1の電極と、出力用の第2の電極と、所定の電圧が印加されて前記第1及び第2の電極間のオン抵抗値を変化させる制御電極とを有し、前記入力クロック信号の振幅を前記オン抵抗値により変化させて前記第2の電極から出力するトレラント入力回路用のトランジスタと、
前記トランジスタにおける前記第2の電極の出力信号を駆動してクロック信号を出力するドライバと、
前記トランジスタにおける前記第1の電極と前記制御電極との間に接続され、前記入力クロック信号の立ち上がりの際に前記制御電極の電圧を変化させて前記オン抵抗値を一定に保つ第1のカップリング容量と、
を有することを特徴とする発振回路。 - 請求項1記載の発振回路は、更に、
前記制御電極と前記ドライバの出力端子との間に接続され、前記入力クロック信号の立ち下がりの際に前記制御電極の電圧を変化させて前記オン抵抗値を一定に保つ第2のカップリング容量を有することを特徴とする発振回路。 - 前記発振部は、圧電振動子と、前記圧電振動子の入出力端子間に接続された帰還抵抗と、を有することを特徴とする請求項1又は2記載の発振回路。
- 前記圧電振動子は、水晶発振子であることを特徴とする請求項3記載の発振回路。
- 前記トランジスタは、前記制御電極がゲート電極であるMOSトランジスタであることを特徴とする請求項1〜4のいずれか1項に記載の発振回路。
- 前記MOSトランジスタは、Nチャネル型MOSトランジスタであることを特徴とする請求項5記載の発振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136032A JP4796437B2 (ja) | 2006-05-16 | 2006-05-16 | 発振回路 |
US11/712,584 US7557666B2 (en) | 2006-05-16 | 2007-03-01 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136032A JP4796437B2 (ja) | 2006-05-16 | 2006-05-16 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311846A JP2007311846A (ja) | 2007-11-29 |
JP4796437B2 true JP4796437B2 (ja) | 2011-10-19 |
Family
ID=38711440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136032A Expired - Fee Related JP4796437B2 (ja) | 2006-05-16 | 2006-05-16 | 発振回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7557666B2 (ja) |
JP (1) | JP4796437B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5300425B2 (ja) * | 2008-01-25 | 2013-09-25 | 日本電波工業株式会社 | 表面実装用の水晶発振器 |
JP5365503B2 (ja) * | 2009-12-24 | 2013-12-11 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP5725091B2 (ja) * | 2013-07-01 | 2015-05-27 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US9306495B2 (en) * | 2014-01-31 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oscillator circuit and related method |
US11171603B2 (en) * | 2019-12-19 | 2021-11-09 | Texas Instruments Incorporated | Voltage tolerant oscillator with enhanced RF immunity performance |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175203A (ja) * | 1983-03-24 | 1984-10-04 | Fujitsu Ltd | 発振制御回路 |
US4710730A (en) * | 1987-03-20 | 1987-12-01 | Motorola, Inc. | Data clock oscillator having accurate duty cycle |
JPH01264302A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 発振回路 |
EP0384938B1 (de) * | 1989-03-03 | 1994-11-30 | Siemens Aktiengesellschaft | Integrierbare amplitudengeregelte Oszillatorschaltung |
JP2776157B2 (ja) * | 1992-06-30 | 1998-07-16 | 日本電気株式会社 | 発振回路 |
US5481228A (en) * | 1993-10-15 | 1996-01-02 | Hewlett-Packard Corporation | Method and apparatus for controlling oscillator duty cycle |
JP3048921B2 (ja) * | 1996-04-23 | 2000-06-05 | 静岡日本電気株式会社 | 水晶発振回路 |
JPH10135818A (ja) * | 1996-10-29 | 1998-05-22 | Mitsubishi Electric Corp | 入力回路 |
US6329884B1 (en) * | 1997-10-30 | 2001-12-11 | Nippon Precision Circuits, Inc. | Oscillator circuit with current limiting devices |
US5999062A (en) * | 1998-02-27 | 1999-12-07 | Analog Devices, Inc. | Crystal oscillator driver with amplitude control |
JPH11284437A (ja) * | 1998-03-27 | 1999-10-15 | Oki Electric Ind Co Ltd | 発振回路 |
JP3185773B2 (ja) * | 1998-11-17 | 2001-07-11 | 日本電気株式会社 | クロック信号生成システム |
JP2004015314A (ja) * | 2002-06-05 | 2004-01-15 | Toshiba Microelectronics Corp | 発振回路及び半導体装置 |
-
2006
- 2006-05-16 JP JP2006136032A patent/JP4796437B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-01 US US11/712,584 patent/US7557666B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007311846A (ja) | 2007-11-29 |
US20070268082A1 (en) | 2007-11-22 |
US7557666B2 (en) | 2009-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3481121B2 (ja) | レベルシフト回路 | |
US7724045B2 (en) | Output buffer circuit | |
JP4870391B2 (ja) | レベルシフタ及びレベルシフティング方法 | |
KR100841730B1 (ko) | 슈미트 트리거를 이용한 오실레이터 | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
JP4796437B2 (ja) | 発振回路 | |
JP7416087B2 (ja) | 比較回路、半導体装置 | |
JP2017112537A (ja) | インバータ回路 | |
CN104142702A (zh) | 输出电路以及电压信号输出方法 | |
JPWO2003007477A1 (ja) | レベル変換回路 | |
US8779829B2 (en) | Level shift circuit | |
JP6524829B2 (ja) | レベルシフト回路 | |
US7659748B2 (en) | Electronic device and integrated circuit | |
JP5881432B2 (ja) | レベル変換回路 | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP4724575B2 (ja) | レベル変換回路 | |
JP2003338749A (ja) | 振幅変換回路およびそれを用いた半導体装置 | |
JP4810338B2 (ja) | レベル変換バススイッチ | |
JP2011188361A (ja) | パワーオンリセット回路 | |
KR100968594B1 (ko) | 전류 제한 방식의 레벨쉬프터 | |
JP2006157367A (ja) | 信号伝達回路 | |
JP2004007831A (ja) | レベルシフト回路 | |
CN101123431B (zh) | 电流型逻辑-cmos转换器 | |
JP6408443B2 (ja) | レベルシフト回路及びドライバ回路 | |
KR20060079349A (ko) | 저전력 레벨 쉬프터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |