JP2014066528A - 半導体装置 - Google Patents

Abstract

【課題】高い精度で温度を測定できる温度測定回路を備えた半導体装置を提供する。
【解決手段】半導体装置が温度測定回路１０を備えている。温度測定回路１０は、電流生成素子（ＭＰ１）と、キャパシタ１２と、帰還ループ（ＭＮ２、ＭＰ３）と、検知部（１３、１４）とを具備する。電流生成素子（ＭＰ１）は、ノードＮ１１に流れ込む検知電流を生成する。ここで電流生成素子（ＭＰ１）は、検知電流が電流生成素子（ＭＰ１）の温度に対応する電流レベルを有するように構成されている。キャパシタ１２は、ノードＮ１１に一端が接続されている。帰還ループ（ＭＮ２、ＭＰ３）は、ノードＮ１１の電位の変化を増幅するようにノードＮ１１に対してフィードバックを行うように構成されている。検知部（１３、１４）は、ノードＮ１１の電位に応答して、温度に対応する測定温度信号Ｓ_ＴＭＰを生成する。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、半導体装置の内部で流れる電流の温度依存性を利用して温度を測定する温度測定回路を備えた半導体装置に関する。

ある種の半導体装置では、半導体チップに集積化された温度測定回路を用いて該半導体チップの温度を測定し、測定された温度に応答して半導体チップに集積化された回路を制御する技術が用いられる。例えば、半導体チップの温度に応答して電源電圧を制御する技術が用いられることがある。

これは、高集積化、微細化が進むにつれ、それまでは誤動作の支配的な要因ではなかった半導体チップの温度変化に伴う動作マージンの縮小、例えば電流増加による内部電位の降下、内部スキュー変動によるデータの誤ラッチ等が無視できなくなってきているからである。このような背景から、温度測定回路を用いて半導体チップの温度をモニタし、温度変化による動作マージン縮小を相殺、抑制するような機能、例えば、温度に応答して電源電圧を制御する機能を持たせることで、動作マージンを確保する技術を確立することが求められている。半導体チップに集積化された温度測定回路は、例えば、下記の特許文献１〜６に開示されている。

国際公開ＷＯ２００９／０８４３５２ 特開２００４−２８１９８５号公報 特開２００６−２８４２４４号公報 特開２００９−１５２４５６号公報 特開２００８−０５８２９８号公報 特開２００７−２４８３７２号公報

温度測定回路に求められる一つの要求は、高い精度で温度を測定できることである。しかしながら、発明者の検討によれば、上記の特許文献に記載された温度測定回路、特に、温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路（特許文献１、２）には、温度測定の精度に改良の余地がある。従来技術には、高い精度で温度を測定するというニーズに十分に対応できないという課題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施形態では、半導体装置が温度測定回路を備えている。温度測定回路は、電流生成素子と、容量素子と、帰還ループと、検知部とを具備する。電流生成素子は、第１ノードに流れ込み、又は、第１ノードから引き出される検知電流を生成する。ここで電流生成素子は、検知電流が電流生成素子の温度に対応する電流レベルを有するように構成されている。容量素子は、第１ノードに一端が接続されている。帰還ループは、第１ノードの電位の変化を増幅するように第１ノードに対してフィードバックを行うように構成されている。検知部は、第１ノードの電位に応答して、温度に対応する測定温度信号を生成する。

他の実施形態では、半導体装置が温度測定回路を備えている。温度測定回路は、電流生成素子と、容量素子と、第１導電型の第１ＭＯＳトランジスタと、該第１導電型とは逆の第２導電型の第２ＭＯＳトランジスタと、検知部とを具備する。電流生成素子は、第１ノードに流れ込み、又は、第１ノードから引き出される検知電流を生成する。ここで電流生成素子は、検知電流が電流生成素子の温度に対応する電流レベルを有するように構成されている。容量素子は、第１ノードに一端が接続されている。第１ＭＯＳトランジスタは、第１ノードにゲートが接続され、第２ノードにドレインが接続されている。第２ＭＯＳトランジスタは、第２ノードにゲートが接続され、第１ノードにドレインが接続されている。検知部は、第２ノードの電位に応答して、温度に対応する測定温度信号を生成する。

上記実施形態によれば、高い精度で温度を測定できる温度測定回路を備えた半導体装置を提供することができる。

温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路の構成の例を示す回路図である。 図１の温度測定回路の動作を示すタイミングチャートである。 第１の実施形態の温度測定回路の構成を示す回路図である。 図３の温度測定回路の動作を示すタイミングチャートである。 第１の実施形態の温度測定回路の構成の変形例を示す回路図である。 第１の実施形態の温度測定回路の構成の他の変形例を示す回路図である。 第２の実施形態の温度測定回路の構成を示す回路図である。 図７の温度測定回路の動作を示すタイミングチャートである。 第２の実施形態の温度測定回路の構成の変形例を示す回路図である。 第２の実施形態の温度測定回路の構成の他の変形例を示す回路図である。 第１又は第２の実施形態の温度測定回路が適用されたシステムの構成の例を示すブロック図である。

以下に述べられる本実施形態の温度測定回路の技術的意義の理解を容易にするために、まず、温度依存性がある電流を容量素子に充電し、該容量素子の電圧上昇を利用して温度に対応する信号を生成する形式の温度測定回路について説明する。図１は、このような構成の温度測定回路２００の回路構成の例を示す回路図である。なお、図１の構成の温度測定装置は、特許文献１（国際公開ＷＯ２００９／０８４３５２）に開示されている。

図１の温度測定回路２００は、キャパシタ２０２、インバータ２０４、２０５、カウンタ２０７及びスイッチ２０８を備えている。また、電流源として、ＰＭＯＳトランジスタ２０１を備えている。ＰＭＯＳトランジスタ２０１は、そのゲートがソースに接続されており、オフトランジスタとして機能する。図１の温度測定回路２００は、ＰＭＯＳトランジスタ２０１のオフリーク電流がキャパシタ２０２に充電され、キャパシタ２０２の電圧上昇を利用して温度に対応する信号を生成するように構成されている。

図２は、図１の温度測定回路２００の動作を示すタイミングチャートである。温度を測定していないとき、制御信号が非活性化される。制御信号の非活性化に応答してスイッチ２０８がオンされ、キャパシタ２０２の電荷が接地に放電される。これにより、ノード２０３は接地電位（Ｖ_ＳＳ）になっている。一方、制御信号の非活性化に応答して、カウンタ２０７の動作は停止されている。

制御信号が活性化されると、温度の測定が開始される。制御信号の活性化に応答してスイッチ２０８はオフにされ、ノード２０３は接地から切り離される。この状態では、電流源であるＰＭＯＳトランジスタ２０１のオフリーク電流でキャパシタ２０２が充電される。キャパシタ２０２のノード２０３の電位がインバータ２０４のＮＭＯＳトランジスタの閾値に達するとインバータ２０４およびインバータ２０５の出力信号がそれぞれ反転し、ノード２０６の電位がＨｉｇｈレベルとなる。カウンタ２０７は、制御信号が活性化されて以後、ノード２０６がＬｏｗレベルに維持されている時間（即ち、ノード２０６の電位がＨｉｇｈレベルになるまでの時間）をカウントする。カウンタ２０７のカウント値に対応する信号が、温度に対応する出力信号として外部に出力される。

図２に図示されている回路動作における一つの問題は、量子化ノイズによりノード２０６の電位が安定しない時間が長いことである。ノード２０３の電位が上昇してインバータ２０４のＮＭＯＳトランジスタの閾値を超えた直後には、ノード２０３の電位は、インバータ２０４のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの両方が活性化するような電位（しばしば、中間電位と呼ばれる）になる。ノード２０３が中間電位にある場合には、ノード２０６の電位が安定しない状態、言い換えれば、ノード２０６に量子化ノイズが発生した状態になる。量子化ノイズの発生時間と程度によっては長時間、カウンタ２０７がカウントの終了と再開を繰り返すことになる。図２では、カウンタ２０７のカウント値が「１１」から「１３」まで変化する期間が、量子化ノイズが発生している時間に相当する。量子化ノイズが長時間発生していると、カウンタ２０７の一つのカウンタ値が、より広い温度に対応することになり、温度測定の精度が低下する。

以下で述べられる実施形態では、量子化ノイズによる温度測定の精度の低下を抑制するような、様々な温度測定回路の構成が提示される。

（第１の実施形態）
図３は、第１の実施形態の温度測定回路１０の構成を示す回路図である。温度測定回路１０は、ＰＭＯＳトランジスタＭＰ１、ＭＰ３、ＭＰ４と、ＮＭＯＳトランジスタＭＮ２と、スイッチ１１と、キャパシタ１２と、インバータ１３と、カウンタ１４とを備えている。

ＰＭＯＳトランジスタＭＰ１は、そのソースとゲートが電源Ｖ_ＤＤに共通に接続されており、そのドレインはノードＮ１１に接続されている。ＰＭＯＳトランジスタＭＰ１は、いわゆるオフトランジスタとして機能する（なお、以下において、符号「Ｖ_ＤＤ」は、電源、及び、該電源によって生成される電源電位の両方を指すために使用される）。ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流は、当該ＰＭＯＳトランジスタＭＰ１の温度、即ち、当該温度測定回路１０の温度に依存する。このオフリーク電流が、温度を測定するための検知電流として使用される。

スイッチ１１とキャパシタ１２とは、ノードＮ１１と接地の間に並列に接続されている。キャパシタ１２は、温度測定が行われるときに、ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流によって充電され、これにより温度に対応する電圧を生成する容量素子である。スイッチ１１は、温度測定を行わないときにノードＮ１１を接地電位にプリチャージする、即ち、キャパシタ１２を放電するようにキャパシタ１２をプリチャージするプリチャージ回路部として機能する。スイッチ１１は、制御信号ＣＴＲＬに応答して動作する。

ＮＭＯＳトランジスタＭＮ２は、そのソースが接地に接続され、ゲートがノードＮ１１に接続され、ドレインがノードＮ１２に接続されている。ＮＭＯＳトランジスタＭＮ２のドレインに接続されたノードＮ１２の電位は、ノードＮ１１の電位、即ち、キャパシタ１２の電圧に応答して変化する。一方、ＰＭＯＳトランジスタＭＰ３は、そのソースが電源Ｖ_ＤＤに接続され、ゲートがノードＮ１２に接続され、ドレインがノードＮ１１に接続されている。ＰＭＯＳトランジスタＭＰ３のドレインに接続されたノードＮ１１の電位は、ノードＮ１２の電位に応答して変化する。後述されるように、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ３とは、ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２の閾値を超えて上昇したときに、ノードＮ１１の電位を更に上昇させるようにノードＮ１１にフィードバックを行う帰還ループを構成している。

ＰＭＯＳトランジスタＭＰ４は、そのソースが電源Ｖ_ＤＤに接続され、ドレインがノードＮ１２に接続されている。ＰＭＯＳトランジスタＭＰ４のゲートには、制御信号ＣＴＲＬが供給される。ＰＭＯＳトランジスタＭＰ４は、温度測定が行われないときに、ノードＮ１２の電位を電源電位Ｖ_ＤＤにプリチャージするプリチャージ回路部として動作する。

インバータ１３及びカウンタ１４は、ノードＮ１２の電位に応答して（即ち、ノードＮ１１の電位に応答して）、ＰＭＯＳトランジスタＭＰ１の温度に対応する測定温度信号Ｓ_ＴＭＰを生成する検知部として機能する。インバータ１３は、その入力がノードＮ１２に接続され、その出力がノードＮ１３に接続されている。インバータ１３は、ノードＮ１３を、ノードＮ１２の電位を反転した電位に設定する。カウンタ１４は、それに入力されたクロック信号ＣＬＫのクロックパルスの数をカウントするように構成されている。カウンタ１４の動作は、ノードＮ１３の電位及び制御信号ＣＴＲＬに応答して制御される。より具体的には、カウンタ１４は、制御信号ＣＴＲＬが非活性化されている状態では非活性化され、カウント動作を行わない。一方、制御信号ＣＴＲＬが活性化されている状態では、ノードＮ１３の電位に応答してカウント動作を行う。詳細には、制御信号ＣＴＲＬが活性化されており、且つ、ノードＮ１３の電位がＬｏｗレベルである場合、カウンタ１４は、その内部で生成されるカウントイネーブル信号をＨｉｇｈレベルに設定し、カウント動作を行う。一方、制御信号ＣＴＲＬが活性化されていても、ノードＮ１３の電位がＨｉｇｈレベル（電源電位Ｖ_ＤＤ）である場合には、カウントイネーブル信号がＬｏｗレベルに設定され、カウンタ１４はカウント動作を行わない。カウンタ１４は、それに保持されているカウンタ値を示す信号を測定温度信号Ｓ_ＴＭＰとして出力する。

続いて、図３に図示されている温度測定回路１０の動作について、図４を参照しながら説明する。初期状態（時刻ｔ４）においては、制御信号ＣＴＲＬが非活性化され（本実施形態では、Ｌｏｗレベルに設定され）、温度測定回路１０は温度測定が行われない状態に設定されている。詳細には、制御信号ＣＴＲＬの非活性化に応答して、スイッチ１１はオンしており、キャパシタ１２に接続されたノードＮ１１は接地に接続されてＬｏｗレベルを維持している。初期状態では、キャパシタ１２は完全に放電され、電荷を蓄積していない。更に、ノードＮ１１がゲートに接続されたＮＭＯＳトランジスタＭＮ２はオフされている。また、制御信号ＣＴＲＬが非活性化されている（即ち、制御信号ＣＴＲＬがＬｏｗレベルに設定されている）ことに応答して、ＰＭＯＳトランジスタＭＰ４がオンになり、ノードＮ１２は電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプリチャージされている。フィードバック素子であるＰＭＯＳトランジスタＭＰ３は、ノードＮ１２がＨｉｇｈレベルになっていることからオフされる。更に、ノードＮ１２、即ち、インバータ１３の入力がＨｉｇｈレベルを維持しているため、インバータ１３の出力、即ち、ノードＮ１３は、Ｌｏｗレベルに維持されている。カウンタ１４は、制御信号ＣＴＲＬの非活性化に応答して、カウント動作を行わない非活性状態になっている。初期状態では、カウンタ１４はリセットされており、そのカウント値は０に設定される。

制御信号ＣＴＲＬが活性化されると（図４においては、時刻ｔ４０において制御信号ＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされると）、温度測定回路１０が温度を測定する状態に設定される。詳細には、制御信号ＣＴＲＬの活性化に応答して、スイッチ１１及びＰＭＯＳトランジスタＭＰ４がオフされる。スイッチ１１がオフされることでノードＮ１１が接地から切り離され、ＰＭＯＳトランジスタＭＰ４がオフされることでノードＮ１２が電源Ｖ_ＤＤから切り離される。ただし、時刻ｔ４０の直後においては、ノードＮ１１は接地電位であり、ノードＮ１２は電源電位Ｖ_ＤＤである。また、時刻ｔ４０の直後においては、ノードＮ１３はＬｏｗレベル（接地電位）である。

加えて、制御信号ＣＴＲＬが活性化されることにより、カウンタ１４は、ノードＮ１３の電位に応じてカウント動作を行う状態に設定される。時刻ｔ４０の直後においてはノードＮ１３がＬｏｗレベルであり、カウンタ１４の内部では、ノードＮ１３の電位に応じて内部で生成されるカウントイネーブル信号がＨｉｇｈレベルになる。カウンタ１４は、カウントイネーブル信号がＨｉｇｈレベルになったことに応答してカウント動作を開始する。

時刻ｔ４０において制御信号ＣＴＲＬが活性化された後では、ＰＭＯＳトランジスタＭＰ１のオフリーク電流によってキャパシタ１２に電荷が蓄積され、これにより、ノードＮ１１の電位が、長い時間をかけて徐々に上昇する。

やがて時刻ｔ４１において、ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２の閾値を超えると、ＮＭＯＳトランジスタＭＮ２がオンし、ドレインに接続されたノードＮ１２を接地電位（Ｌｏｗレベル）にプルダウンし始める。加えて、ノードＮ１２のプルダウンに応答して、ノードＮ１２がゲートに接続されているＰＭＯＳトランジスタＭＰ３が、ノードＮ１１を電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップするフィードバック素子として機能し始める。この動作により、ノードＮ１１の電位は、ＮＭＯＳトランジスタＭＮ２の閾値から電源電位Ｖ_ＤＤに急速に上昇する。ＰＭＯＳトランジスタＭＰ３がノードＮ１１をプルアップする動作を開始する時刻にはある程度の不定性があるが、図４の時刻ｔ４２は、このプルアップ動作が開始される時刻として想定される最も遅い時刻を示している。
ノードＮ１１の電位が急速に上昇すると、ノードＮ１２の電位が急速に接地電位にプルダウンされ、更に、ノードＮ１３の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ１３の電位がＨｉｇｈレベルにプルアップされると、カウントイネーブル信号が非活性化され、カウンタ１４はカウント動作を停止する。

最後に時刻ｔ４３で、制御信号ＣＴＲＬが非活性化されると（即ち、Ｌｏｗレベルになると）、温度を測定しない状態へと戻り、温度測定のシーケンスを終了する。制御信号ＣＴＲＬが非活性化された時点におけるカウンタ１４のカウント値（即ち、カウントイネーブル信号のパルス幅に対応する値）を示す信号が、測定温度信号Ｓ_ＴＭＰとして出力される。

ここで、温度測定が行われている間、ＰＭＯＳトランジスタＭＰ４は、制御信号ＣＴＲＬがＨｉｇｈレベルであることから、ノードＮ１１の電位と無関係にオフしていることに留意されたい。ＰＭＯＳトランジスタＭＰ４が制御信号ＣＴＲＬに応答してオフされる動作によれば、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ２との両方がオンされることによる貫通電流は発生せず、ノードＮ１２のＨｉｇｈレベルからＬｏｗレベルへの遷移が阻害されることはない。図１に図示された温度測定回路２００の構成では、インバータ２０４の入力が中間電位になった時点でＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの両方がオンされて貫通電流が発生し、インバータ２０４、２０５の出力の遷移が阻害されてしまう。本実施形態の温度測定回路１０の回路構成のように、ノードＮ１１にＮＭＯＳトランジスタＭＮ２のゲートが接続される一方でＰＭＯＳトランジスタのゲートは接続されていない構成は、ノードＮ１２及びノードＮ１３の電位の遷移を阻害しない点で好ましい。

本実施形態の温度測定回路１０の利点は、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる点である。当該帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速され、カウンタ１４の入力に接続されたノードＮ１３がＨｉｇｈレベルにもＬｏｗレベルにもなりうるような時間（ハッチングで示されている時間）が短縮される。即ち、カウンタ１４の入力が不定である時間（バラツキ時間）ｗ４２は著しく減少する。結果として、測定温度信号Ｓ_ＴＭＰとして出力されるカウンタ値に対応するカウントイネーブル信号のパルス幅のバラツキは、図４に図示されている時間ｗ４からｗ４＋ｗ４０（ここで、ｗ４０≒ｗ４２）の間に抑制され、量子化ノイズが顕著に低減される。このため、温度測定の精度を向上させることができる。

図５は、第１の実施形態の温度測定回路１０の変形例を示している。図５の温度測定回路１０の構成は、図３の温度測定回路１０の構成とほぼ同一であるが、電源Ｖ_ＤＤとノードＮ１２の間に接続されているＰＭＯＳトランジスタＭＰ４のゲートがノードＮ１１に接続されている点で相違する。この場合、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とがインバータとして動作する。

ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とがインバータとして動作する図５の温度測定回路１０の構成においても、温度測定回路１０の動作は本質的には同一である。制御信号ＣＴＲＬが活性化されてＰＭＯＳトランジスタＭＰ１のオフリーク電流によってキャパシタ１２が充電され始めると、ノードＮ１１の電位が上昇する。ノードＮ１１の電位がＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ４とで構成されるインバータの閾値電位（該インバータの出力が反転される電位）を超えるとノードＮ１２が接地電位にプルダウンされ、ＰＭＯＳトランジスタＭＰ３がオンされる。ＰＭＯＳトランジスタＭＰ３がオンされることにより、ノードＮ１１の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ１１の電位が急速に電源電位Ｖ_ＤＤにプルアップされることで、ノードＮ１２の電位が急速に接地電位にプルダウンされ、ノードＮ１３の電位が急速に電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップされる。カウンタ１４は、制御信号ＣＴＲＬが活性化された後、ノードＮ１３の電位が電源電位Ｖ_ＤＤにプルアップされるまでの時間に対応するカウント値を示す信号を、測定温度信号Ｓ_ＴＭＰとして出力する。

図５の温度測定回路１０の構成においても、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速される。したがって、図５の構成によっても、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。ここで、図５の温度測定回路１０の構成では、図３の構成とは異なり、ＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ２との両方がオンされることによる貫通電流が発生するという問題が発生する。しかしながら、図５の温度測定回路１０の構成でも、図３の構成と同様に、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作に起因する温度測定の精度の向上の効果は得られる。

図６は、第１の実施形態の温度測定回路１０の他の変形例を示している。図６の温度測定回路１０の構成は、図３及び図５の温度測定回路１０の構成とほぼ同一であるが、スイッチ１５が追加的に設けられている点で相違している。スイッチ１５は、電源Ｖ_ＤＤとノードＮ１２の間に接続されているＰＭＯＳトランジスタＭＰ４のゲートを、ノードＮ１１又は制御信号ＣＴＲＬが供給される端子のいずれかに接続する。ＰＭＯＳトランジスタＭＰ４のゲートの接続先は、外部から供給される選択信号がよって選択されてもよい。その代わりに、スイッチ１５の制御端子に、配線により、ノードＮ１１と制御信号ＣＴＲＬが供給される端子のいずれかを選択するための電圧が固定的に供給されてもよい。

図６の温度測定回路１０は、ＰＭＯＳトランジスタＭＰ４のゲートがスイッチ１５によって制御信号ＣＴＲＬが供給される端子に接続されている場合には、図３の温度測定回路１０と同じ動作を行う。一方、ＰＭＯＳトランジスタＭＰ４のゲートがスイッチ１５によってノードＮ１１に接続されている場合には、図５の温度測定回路１０と同じ動作を行う。

図６の温度測定回路１０においても、ＮＭＯＳトランジスタＭＮ２及びＰＭＯＳトランジスタＭＰ３で構成される帰還ループでのフィードバック動作により、ノードＮ１１のＮＭＯＳトランジスタＭＮ２の閾値からＨｉｇｈレベルへの遷移が加速される。したがって、図６の構成によっても、カウンタ１４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。

なお、本実施形態では、温度測定回路１０の温度に依存する電流を生成するための電流源としてオフトランジスタ（即ち、ＰＭＯＳトランジスタＭＰ１）が使用されているが、他の素子が用いられてもよい。例えば、オフトランジスタの代わりに、逆方向に接続されたダイオードを用いてもよい。

（第２の実施形態）
図７は、第２の実施形態の温度測定回路２０の構成を示す回路図である。第２の実施形態の温度測定回路２０は、概略的には、第１の実施形態の温度測定回路１０に含まれるＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、温度測定回路１０に含まれるＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えた構成を有している。より具体的には、温度測定回路２０は、ＮＭＯＳトランジスタＭＮ１、ＭＮ３、ＭＮ４と、ＰＭＯＳトランジスタＭＰ２と、スイッチ２１と、キャパシタ２２と、インバータ２３と、カウンタ２４とを備えている。

ＮＭＯＳトランジスタＭＮ１は、そのソースとゲートが接地に共通に接続されており、そのドレインはノードＮ２１に接続されている。ＮＭＯＳトランジスタＭＮ１は、いわゆるオフトランジスタとして機能する。ＮＭＯＳトランジスタＭＮ１を流れるオフリーク電流は、当該ＮＭＯＳトランジスタＭＮ１の温度、即ち、当該温度測定回路２０の温度に依存する。このオフリーク電流が、温度を測定するための検知電流として使用される。

スイッチ２１は、ノードＮ２１と電源Ｖ_ＤＤの間に接続されており、キャパシタ２２は、ノードＮ２１と接地の間に接続されている。スイッチ２１は、温度測定を行わないときにノードＮ２１を電源電位Ｖ_ＤＤにプリチャージし、キャパシタ２２を充電するために使用される。キャパシタ２２は、温度測定が行われるときに、ＰＭＯＳトランジスタＭＰ１を流れるオフリーク電流によって放電され、これにより温度に対応する電圧を生成する容量素子である。スイッチ２１は、制御信号ＣＴＲＬに応答して動作する。

ＰＭＯＳトランジスタＭＰ２は、そのソースが電源Ｖ_ＤＤに接続され、ゲートがノードＮ２１に接続され、ドレインがノードＮ２２に接続されている。ＰＭＯＳトランジスタＭＰ２のドレインに接続されたノードＮ２２の電位は、ノードＮ２１の電位、即ち、キャパシタ２２の電圧に応答して変化する。一方、ＮＭＯＳトランジスタＭＮ３は、そのソースが接地に接続され、ゲートがノードＮ２２に接続され、ドレインがノードＮ２１に接続されている。ＮＭＯＳトランジスタＭＮ３のドレインに接続されたノードＮ２１の電位は、ノードＮ２２の電位に応答して変化する。後述されるように、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ３とは、ノードＮ２１の電位が、電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位よりも低下したときに、ノードＮ２１の電位を更に低下させるようにノードＮ２１にフィードバックを行う帰還ループを構成している。

ＮＭＯＳトランジスタＭＮ４は、そのソースが電源Ｖ_ＤＤに接続され、ドレインがノードＮ２２に接続されている。ＮＭＯＳトランジスタＭＮ４のゲートには、制御信号ＣＴＲＬの反転信号／ＣＴＲＬが供給される。ＮＭＯＳトランジスタＭＮ４は、温度測定が行われないときに、ノードＮ２２の電位を電源電位Ｖ_ＤＤにプリチャージするプリチャージ回路部として動作する。

インバータ２３は、制御信号ＣＴＲＬがその入力に供給されており、ＮＭＯＳトランジスタＭＮ４のゲートに供給される反転信号／ＣＴＲＬを生成する。

カウンタ２４は、ノードＮ２２の電位に応答して（即ち、ノードＮ２１の電位に応答して）、ＮＭＯＳトランジスタＭＮ１の温度に対応する測定温度信号Ｓ_ＴＭＰを生成する検知部として機能する。カウンタ２４は、それに入力されたクロック信号ＣＬＫのクロックパルスの数をカウントするように構成されている。カウンタ２４の動作は、ノードＮ２２の電位及び制御信号ＣＴＲＬに応答して制御される。より具体的には、カウンタ２４は、制御信号ＣＴＲＬが非活性化されている状態では非活性化され、カウント動作を行わない。一方、制御信号ＣＴＲＬが活性化されている状態では、ノードＮ２２の電位に応答してカウント動作を行う。詳細には、制御信号ＣＴＲＬが活性化されており、且つ、ノードＮ２２の電位がＬｏｗレベルである場合、カウンタ２４は、その内部で生成されるカウントイネーブル信号をＨｉｇｈレベルに設定し、カウント動作を行う。一方、制御信号ＣＴＲＬが活性化されていても、ノードＮ２２の電位がＨｉｇｈレベルである場合には、カウントイネーブル信号がＬｏｗレベルに設定され、カウンタ２４は、カウント動作を行わない。カウンタ２４は、それに保持されているカウンタ値を示す信号を測定温度信号Ｓ_ＴＭＰとして出力する。

続いて、図７に図示されている温度測定回路２０の動作について、図８を参照しながら説明する。ここで、本実施形態の温度測定回路２０は、第１の実施形態の温度測定回路１０において各ＭＯＳトランジスタの極性が反転された構成を有しているから、本実施形態の温度測定回路２０の動作は、本質的には、第１の実施形態の温度測定回路１０と同一であることに留意されたい。

初期状態（時刻ｔ８）においては、制御信号ＣＴＲＬが非活性化され（本実施形態では、Ｌｏｗレベルに設定され）、温度測定回路２０は温度測定が行われない状態に設定されている。詳細には、制御信号ＣＴＲＬの非活性化に応答して、スイッチ２１はオンしており、キャパシタ２２に接続されたノードＮ２１は電源Ｖ_ＤＤに接続されている。即ち、初期状態では、キャパシタ２２は電源電位Ｖ_ＤＤで充電されている。更に、ノードＮ２１がゲートに接続されたＰＭＯＳトランジスタＭＰ２はオフされている。また、制御信号ＣＴＲＬが非活性化されている（即ち、制御信号ＣＴＲＬの反転信号／ＣＴＲＬがＨｉｇｈレベルに設定されている）ことに応答して、ＮＭＯＳトランジスタＭＮ４がオンになり、ノードＮ２２は接地電位（Ｌｏｗレベル）にプリチャージされている。フィードバック素子であるＮＭＯＳトランジスタＭＮ３は、ノードＮ２２がＬｏｗレベルになっていることからオフされる。カウンタ２４は、制御信号ＣＴＲＬの非活性化に応答して、カウント動作を行わない非活性状態になっている。初期状態では、カウンタ２４はリセットされており、そのカウント値は０に設定される。

制御信号ＣＴＲＬが活性化されると（図８においては、時刻ｔ８０において制御信号ＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされると）、温度測定回路２０が温度を測定する状態に設定される。詳細には、制御信号ＣＴＲＬの活性化に応答してスイッチ２１及びＮＭＯＳトランジスタＭＮ４がオフされる。スイッチ２１がオフされることでノードＮ２１が電源Ｖ_ＤＤから切り離され、ＮＭＯＳトランジスタＭＮ４がオフされることでノードＮ２２が接地から切り離される。ただし、時刻ｔ８０の直後においては、ノードＮ２１は電源電位Ｖ_ＤＤであり、ノードＮ２２は接地電位である。

加えて、制御信号ＣＴＲＬが活性化されることにより、カウンタ２４は、ノードＮ２２の電位に応じてカウント動作を行う状態に設定される。時刻ｔ８０の直後においてはノードＮ２２がＬｏｗレベルであり、カウンタ２４の内部では、ノードＮ２２の電位に応じて内部で生成されるカウントイネーブル信号がＨｉｇｈレベルになる。カウンタ２４は、カウントイネーブル信号がＨｉｇｈレベルになったことに応答してカウント動作を開始する。

時刻ｔ８０において制御信号ＣＴＲＬが活性化された後では、ＮＭＯＳトランジスタＭＮ１のオフリーク電流によってキャパシタ２２から電荷が放電され、これにより、ノードＮ２１の電位が、長い時間をかけて徐々に低下する。

やがて時刻ｔ８１において、ノードＮ２１の電位が電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位よりも低くなると、ＰＭＯＳトランジスタＭＰ２がオンし、ドレインに接続されたノードＮ２２を電源電位Ｖ_ＤＤ（Ｈｉｇｈレベル）にプルアップし始める。加えて、ノードＮ２２のプルアップに応答して、ノードＮ２２がゲートに接続されているＮＭＯＳトランジスタＭＮ３が、ノードＮ２１を接地電位（Ｌｏｗレベル）にプルダウンするフィードバック素子として機能し始める。この動作により、ノードＮ２１の電位は、電源電位Ｖ_ＤＤからＰＭＯＳトランジスタＭＰ２の閾値電圧の絶対値を減じた電位から接地電位に急速に低下する。ＮＭＯＳトランジスタＭＮ３がノードＮ２１をプルダウンする動作を開始する時刻にはある程度の不定性があるが、図８の時刻ｔ８２は、このプルダウン動作が開始される時刻として想定される最も遅い時刻を示している。
ノードＮ２１の電位が急速に低下すると、ノードＮ２２の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。ノードＮ２２の電位がＨｉｇｈレベルにプルアップされると、カウントイネーブル信号が非活性化され、カウンタ２４はカウント動作を停止する。

最後に時刻ｔ８３で、制御信号ＣＴＲＬが非活性化されると（即ち、Ｌｏｗレベルになると）、温度を測定しない状態へと戻り、温度測定のシーケンスを終了する。制御信号ＣＴＲＬが非活性化された時点におけるカウンタ２４のカウント値（即ち、カウントイネーブル信号のパルス幅に対応する値）を示す信号が、測定温度信号Ｓ_ＴＭＰとして出力される。

ここで、温度測定が行われている間、ＮＭＯＳトランジスタＭＮ４は、制御信号ＣＴＲＬの反転信号／ＣＴＲＬがＬｏｗレベルであることから、ノードＮ２１の電位と無関係にオフしていることに留意されたい。ＮＭＯＳトランジスタＭＮ４が制御信号ＣＴＲＬに応答してオフされる動作によれば、ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ２との両方がオンされることによる貫通電流は発生せず、ノードＮ２２のＬｏｗレベルからＨｉｇｈレベルへの遷移が阻害されることはない。

本実施形態の温度測定回路２０でも、第１の実施形態の温度測定回路１０と同様に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、温度測定の精度を向上することができる。詳細には、該帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤからＬｏｗレベルへの遷移が加速され、カウンタ２４の入力に接続されたノードＮ２２がＨｉｇｈレベルにもＬｏｗレベルにもなりうるような時間（ハッチングで示されている時間）が短縮される。即ち、カウンタ２４の入力が不定である時間（バラツキ時間）ｗ８２は著しく減少する。結果として、測定温度信号Ｓ_ＴＭＰとして出力されるカウンタ値に対応するカウントイネーブル信号のパルス幅のバラツキは、図８に図示されている時間ｗ８からｗ８＋ｗ８０（ここで、ｗ８０≒ｗ８２）の間に抑制され、量子化ノイズが顕著に低減される。このため、温度測定の精度を向上させることができる。

図９は、第２の実施形態の温度測定回路２０の変形例を示している。図９の温度測定回路２０の構成は、図７の温度測定回路２０の構成とほぼ同一であるが、接地とノードＮ２２の間に接続されているＮＭＯＳトランジスタＭＮ４のゲートがノードＮ２１に接続されている点で相違する。この場合、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とがインバータとして動作する。

ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とがインバータとして動作する図９の温度測定回路２０の構成においても、温度測定回路２０の動作は本質的には図７の温度測定回路２０の動作と同一である。制御信号ＣＴＲＬが活性化されてＮＭＯＳトランジスタＭＮ１のオフリーク電流によってキャパシタ２２が放電し始めると、ノードＮ２１の電位が低下する。ノードＮ２１の電位が、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ４とで構成されるインバータの閾値電位（該インバータの出力が反転される電位）よりも低くなるとノードＮ２２が電源電位Ｖ_ＤＤにプルアップされ、ＮＭＯＳトランジスタＭＮ３がオンされる。ＮＭＯＳトランジスタＭＮ３がオンされることにより、ノードＮ２１の電位が急速に接地電位にプルダウンされる。ノードＮ２１の電位が急速に接地電位にプルダウンされることで、ノードＮ２２の電位が急速に電源電位Ｖ_ＤＤにプルアップされる。カウンタ２４は、制御信号ＣＴＲＬが活性化された後、ノードＮ２２の電位が電源電位Ｖ_ＤＤにプルアップされるまでの時間に対応するカウント値を示す信号を、測定温度信号Ｓ_ＴＭＰとして出力する。

図９の温度測定回路２０の構成においても、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤから接地電位（Ｌｏｗレベル）への遷移が加速される。したがって、図９の構成によっても、カウンタ２４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。ここで、図９の温度測定回路２０の構成では、図７の構成とは異なり、ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ２との両方がオンされることによる貫通電流が発生するという問題が発生する。しかしながら、図９の温度測定回路２０の構成でも、図７の構成と同様に、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作に起因する温度測定の精度の向上の効果は得られる。

図１０は、第２の実施形態の温度測定回路２０の他の変形例を示している。図１０の温度測定回路２０の構成は、図７及び図９の温度測定回路２０の構成とほぼ同一であるが、スイッチ２５が追加的に設けられている点で相違している。スイッチ２５は、接地とノードＮ２２の間に接続されているＮＭＯＳトランジスタＭＮ４のゲートを、ノードＮ２１又はインバータ２３の出力（即ち、制御信号ＣＴＲＬの反転信号／ＣＴＲＬが供給される端子）のいずれかに接続する。ＮＭＯＳトランジスタＭＮ４のゲートの接続先は、外部から供給される選択信号がよって選択されてもよい。その代わりに、スイッチ２５の制御端子に、配線により、ノードＮ２１とインバータ２３の出力のいずれかを選択するための電圧が固定的に供給されてもよい。

図１０の温度測定回路２０は、ＮＭＯＳトランジスタＭＮ４のゲートがスイッチ２５によってインバータ２３の出力に接続されている場合には、図７の温度測定回路２０と同じ動作を行う。一方、ＮＭＯＳトランジスタＭＮ４のゲートがスイッチ２５によってノードＮ２１に接続されている場合には、図９の温度測定回路２０と同じ動作を行う。

図１０の温度測定回路２０においても、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ３で構成される帰還ループでのフィードバック動作により、ノードＮ２１の電源電位Ｖ_ＤＤから接地電位への遷移が加速される。したがって、図１０の構成によっても、カウンタ２４のカウント動作が停止される時刻の不定性が低減され、温度測定の精度を向上できる。

（温度測定回路の応用例）
図１１は、上述の温度測定回路１０、２０が適用された半導体装置の構成を示すブロック図である。図１１の半導体装置は、第１の実施形態の温度測定回路１０又は第２の実施形態の温度測定回路２０に加え、電源制御回路３０、電源回路４０、及び、内部回路５０を備えている。ここで、温度測定回路１０又は２０、電源制御回路３０、電源回路４０、及び、内部回路５０は、モノリシックに（即ち、同一の半導体チップに）集積化される。

図１１の半導体装置では、温度測定回路１０又は２０によって計測された温度が、内部回路５０に供給される内部電源電圧Ｖ_ＤＤ ^ＩＮＴの制御に使用される。詳細には、電源制御回路３０は、温度測定回路１０又は２０に供給される制御信号ＣＴＲＬを生成し、更に、測定温度信号Ｓ_ＴＭＰに示された温度に応答して電源回路４０を制御する制御信号Ｓ_ＣＴＲＬを生成する。電源回路４０は、制御信号Ｓ_ＣＴＲＬに応答して、内部回路５０に供給される内部電源電圧Ｖ_ＤＤ ^ＩＮＴを制御する。内部回路５０は、内部電源電圧Ｖ_ＤＤ ^ＩＮＴで動作する。例えば、温度測定回路１０又は２０によって測定された温度が高い場合には、内部電源電圧Ｖ_ＤＤ ^ＩＮＴを低下し、これにより、内部回路５０の発熱を抑制する。これにより、電流増加による内部電位の降下や、内部スキュー変動によるデータの誤ラッチを抑制することができる。一方、温度測定回路１０又は２０によって測定された温度が低い場合には、内部電源電圧Ｖ_ＤＤ ^ＩＮＴを上昇させ、内部回路５０の動作速度を速くすることができる。

なお、本実施形態では、温度測定回路２０の温度に依存する電流を生成するための電流源としてオフトランジスタ（即ち、ＮＭＯＳトランジスタＭＮ１）が使用されているが、他の素子が用いられてもよい。例えば、オフトランジスタの代わりに、逆方向に接続されたダイオードを用いてもよい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１０ ：温度測定回路
１１ ：スイッチ
１２ ：キャパシタ
１３ ：インバータ
１４ ：カウンタ
１５ ：スイッチ
２０ ：温度測定回路
２１ ：スイッチ
２２ ：キャパシタ
２３ ：インバータ
２４ ：カウンタ
２５ ：スイッチ
３０ ：電源制御回路
４０ ：電源回路
５０ ：内部回路
ＣＬＫ ：クロック信号
ＣＴＲＬ ：制御信号
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４：ＮＭＯＳトランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４：ＰＭＯＳトランジスタ
Ｎ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２：ノード
Ｖ_ＤＤ ：電源（電源電位）
Ｓ_ＴＭＰ ：測定温度信号
Ｓ_ＣＴＲＬ：制御信号
Ｖ_ＤＤ ^ＩＮＴ：内部電源電圧
２００ ：温度測定回路
２０１ ：ＰＭＯＳトランジスタ
２０２ ：キャパシタ
２０３ ：ノード
２０４ ：インバータ
２０５ ：インバータ
２０６ ：ノード
２０７ ：カウンタ
２０８ ：スイッチ

Claims (12)

1. 温度測定回路を備え、
   前記温度測定回路は、
   第１ノードに流れ込み、又は、前記第１ノードから引き出される検知電流を生成する電流生成素子であって、前記検知電流が前記電流生成素子の温度に対応する電流レベルを有するように構成された電流生成素子と、
   前記第１ノードに一端が接続された容量素子と、
   前記第１ノードの電位の変化を増幅するように前記第１ノードに対してフィードバックを行う帰還ループと、
   前記第１ノードの電位に応答して、前記温度に対応する測定温度信号を生成する検知部
   とを具備する
   半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記帰還ループは、
   前記第１ノードにゲートが接続され、第２ノードにドレインが接続された第１導電型の第１ＭＯＳトランジスタと、
   前記第２ノードにゲートが接続され、前記第１ノードにドレインが接続された、前記第１導電型とは逆の第２導電型の第２ＭＯＳトランジスタ
   とを含む
   半導体装置。
3. 請求項２に記載の半導体装置であって、
   前記第１ノードには、前記第２導電型を有するＭＯＳトランジスタのゲートは接続されていない
   半導体装置。
4. 請求項３に記載の半導体装置であって、
   更に、前記第２ノードをプリチャージする第３ＭＯＳトランジスタを備え、
   前記プリチャージＭＯＳトランジスタは、前記第２導電型のＭＯＳトランジスタであり、
   前記プリチャージＭＯＳトランジスタは、前記温度測定回路による温度測定を制御する制御信号がゲートに供給されており、前記温度測定の開始に応答してプリチャージを停止する
   半導体装置。
5. 請求項２乃至４のいずれかに記載の半導体装置であって、
   前記第１導電型がＮ型であり、
   前記第２導電型がＰ型であり、
   前記第１ＭＯＳトランジスタのソースが接地に接続され、
   前記第２ＭＯＳトランジスタのソースが電源に接続された
   半導体装置。
6. 請求項２乃至４のいずれかに記載の半導体装置であって、
   前記第１導電型がＰ型であり、
   前記第２導電型がＮ型であり、
   前記第１ＭＯＳトランジスタのソースが電源に接続され、
   前記第２ＭＯＳトランジスタのソースが接地に接続された
   半導体装置。
7. 請求項２又は３に記載の半導体装置であって、
   更に、
   前記第１ノードをプリチャージする第１プリチャージ回路部と、
   前記第２ノードをプリチャージする第２プリチャージ回路部と、
   を備え、
   前記第１及び第２プリチャージ回路部は、前記温度測定回路による温度測定の開始に応答してプリチャージを停止し、
   前記検知部は、前記温度測定の開始の停止に応答してカウントを開始し、前記第２ノードの電位に応答してカウンタを停止することで、前記電流レベル測定信号を生成するカウンタを備える
   半導体装置。
8. 請求項１乃至７のいずれかに記載の半導体装置であって、
   前記電流生成素子が、前記第２導電型を有し、且つ、ゲートがソースに接続されたＭＯＳトランジスタであるオフトランジスタを含む
   半導体装置。
9. 温度測定回路を備え、
   前記温度測定回路は、
   第１ノードに流れ込み、又は、前記第１ノードから引き出される検知電流を生成する電流生成素子であって、前記検知電流が前記電流生成素子の温度に対応する電流レベルを有するように構成された電流生成素子と、
   前記第１ノードに一端が接続された容量素子と、
   前記第１ノードにゲートが接続され、第２ノードにドレインが接続された第１導電型の第１ＭＯＳトランジスタと、
   前記第２ノードにゲートが接続され、前記第１ノードにドレインが接続された、前記第１導電型とは逆の第２導電型の第２ＭＯＳトランジスタと、
   前記第２ノードの電位に応答して、前記温度に対応する測定温度信号を生成する検知部
   とを具備する
   半導体装置。
10. 請求項９に記載の半導体装置であって、
    前記第１ノードには、前記第２導電型のＭＯＳトランジスタのゲートは接続されていない
    半導体装置。
11. 請求項１０に記載の半導体装置であって、
    更に、前記第２ノードをプリチャージする第３ＭＯＳトランジスタを備え、
    前記プリチャージＭＯＳトランジスタは、前記第２導電型のＭＯＳトランジスタであり、
    前記プリチャージＭＯＳトランジスタは、前記温度測定回路による温度測定を制御する制御信号がゲートに供給されており、前記温度測定の開始に応答してプリチャージを停止する
    半導体装置。
12. 請求項１乃至１１のいずれかに記載の半導体装置であって、
    更に、
    内部回路と、
    前記内部回路に内部電源電圧を供給する電源回路と、
    前記測定温度信号に応答して前記内部電源電圧を制御する制御信号を前記電源回路に供給する電源制御回路
    とを具備する
    半導体装置。

Images