JPS59201525A - 出力ドライブ回路 - Google Patents
出力ドライブ回路Info
- Publication number
- JPS59201525A JPS59201525A JP58075099A JP7509983A JPS59201525A JP S59201525 A JPS59201525 A JP S59201525A JP 58075099 A JP58075099 A JP 58075099A JP 7509983 A JP7509983 A JP 7509983A JP S59201525 A JPS59201525 A JP S59201525A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- circuit
- output
- level shift
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はMO8集積回路の出力ドライバに係り、特に螢
光表示管、LED等を駆動するために大電流を供給しう
る出力ドライブ回路に関する。
光表示管、LED等を駆動するために大電流を供給しう
る出力ドライブ回路に関する。
〔発明の技術的背景およびその問題点〕第1図乃至第3
図を参照して従来回路を説明する。第1図は従来回路の
一構成例の回路図で、螢光表示管等を駆動させるために
高耐圧に設計されたものである。チップ1上には内部ロ
ジックを構成するPチャンネルMO8FET (以下[
P−MO8FET′Jという)2およびNチャンネルM
O8FET (以下1’−N−MO8FETJ という
)3と、ドライブ用P−MO8FET 4が設けられて
いる。ここで、P−MOSFET2とN−MOSFET
3は組合わされてCMOSインバータを構成し、電源
vDD(+5v)で動作して出力悟号をPライズ用P
−MOS FET 4のゲートに与える。ドライブ用P
−MO8FET 4は電源■DD(+5v)テ動作し、
ドレイン端子を介して外部回路に車力を供給する。
図を参照して従来回路を説明する。第1図は従来回路の
一構成例の回路図で、螢光表示管等を駆動させるために
高耐圧に設計されたものである。チップ1上には内部ロ
ジックを構成するPチャンネルMO8FET (以下[
P−MO8FET′Jという)2およびNチャンネルM
O8FET (以下1’−N−MO8FETJ という
)3と、ドライブ用P−MO8FET 4が設けられて
いる。ここで、P−MOSFET2とN−MOSFET
3は組合わされてCMOSインバータを構成し、電源
vDD(+5v)で動作して出力悟号をPライズ用P
−MOS FET 4のゲートに与える。ドライブ用P
−MO8FET 4は電源■DD(+5v)テ動作し、
ドレイン端子を介して外部回路に車力を供給する。
なお、負荷抵抗RLはチップlの外部に設けられ、他端
には゛(社)源−VF(−30V)が与えられている。
には゛(社)源−VF(−30V)が与えられている。
ここで、第1図の回路を高耐圧化するためにMO8集積
回路全体を高耐圧化するとコスト的に不利であるため、
CMOSインバータ等の内部ロジックは電源vDD(+
5v)で動作するように設計し、ドライブ用F’−MO
8FET 4のドレインのみを高耐圧化している。従っ
て、ドライブ用P−MO8FET 4のゲート1駆動′
醒圧(CMOSインバータの出力電圧)は内部ロジック
の動作電圧■DDに等しくなる。例えば、VDD−十5
Vならばハイレベル(以下(IH″という)のとき+5
■、ローレベル(以下ttL”という)のときOVであ
る。ゆえに、ゲート駆動電圧がゝH”のときにドライブ
用P−MO3FET 4はOF’Fシ、出力電圧は負荷
抵抗RLを介して−VF(−30V)に引かれることに
なる。逆に、ゲート駆動電圧がj、 LI+のときはド
ライブ用P−MO8FET 4はONシ、出力電圧はv
DD(+5v)となる。
回路全体を高耐圧化するとコスト的に不利であるため、
CMOSインバータ等の内部ロジックは電源vDD(+
5v)で動作するように設計し、ドライブ用F’−MO
8FET 4のドレインのみを高耐圧化している。従っ
て、ドライブ用P−MO8FET 4のゲート1駆動′
醒圧(CMOSインバータの出力電圧)は内部ロジック
の動作電圧■DDに等しくなる。例えば、VDD−十5
Vならばハイレベル(以下(IH″という)のとき+5
■、ローレベル(以下ttL”という)のときOVであ
る。ゆえに、ゲート駆動電圧がゝH”のときにドライブ
用P−MO3FET 4はOF’Fシ、出力電圧は負荷
抵抗RLを介して−VF(−30V)に引かれることに
なる。逆に、ゲート駆動電圧がj、 LI+のときはド
ライブ用P−MO8FET 4はONシ、出力電圧はv
DD(+5v)となる。
ところで、ドライブ用P−MO8FET 4がONI、
た際に、過大な′電流を出力としてドレンから取り出す
と出力電圧が低下することがある。これは、ドライブ用
P−MO3FET 4のON抵抗によるものであるが、
第1図に示す回路の如くドレインを高耐圧に設計したド
ライバトランジスタを用いる装置では特にこの傾向が著
しい。なぜならば、ドライバトランジスタの高耐圧化の
ためには、ソース・ドレインのチャンネル幅を大きくし
たり不純物拡散濃度を下げたりする必要があるので、装
置(ドライA ) ランジスタ)を大型化させないで高
耐圧化するためには電流能力を低下させざるをえない(
電流能力を一定に保って高耐圧化すると、チップに占め
るドライバトランジスタの面積が大きくなる)からであ
る。
た際に、過大な′電流を出力としてドレンから取り出す
と出力電圧が低下することがある。これは、ドライブ用
P−MO3FET 4のON抵抗によるものであるが、
第1図に示す回路の如くドレインを高耐圧に設計したド
ライバトランジスタを用いる装置では特にこの傾向が著
しい。なぜならば、ドライバトランジスタの高耐圧化の
ためには、ソース・ドレインのチャンネル幅を大きくし
たり不純物拡散濃度を下げたりする必要があるので、装
置(ドライA ) ランジスタ)を大型化させないで高
耐圧化するためには電流能力を低下させざるをえない(
電流能力を一定に保って高耐圧化すると、チップに占め
るドライバトランジスタの面積が大きくなる)からであ
る。
第2図は第1図の構成例の負荷抵抗RLをチップ1の内
部に設けたもので、その他の構成および動作は第1図の
回路と同一である。この回路においても、ドライブ用P
−MO8FET 4のドレインを高耐圧し、かつ大電流
を供給しても出力電圧があまり低下しないようにするた
めには、ドライブ用P−MO8FET 4を大型化せざ
るをえない。螢光表示管で良質な表示を得るためには、
30V以上の高醒圧の下で必要十分な電流を供給(通常
のタ゛イナミツク形の場合はセグメントすなわちプレー
トで2〜5 mA、、ディジットすなわちグリッドで1
0 mA以上が必要である)する必要があるが、従来回
路でこれを設計すると装置ffは大型化し、コストが上
昇してし捷う。
部に設けたもので、その他の構成および動作は第1図の
回路と同一である。この回路においても、ドライブ用P
−MO8FET 4のドレインを高耐圧し、かつ大電流
を供給しても出力電圧があまり低下しないようにするた
めには、ドライブ用P−MO8FET 4を大型化せざ
るをえない。螢光表示管で良質な表示を得るためには、
30V以上の高醒圧の下で必要十分な電流を供給(通常
のタ゛イナミツク形の場合はセグメントすなわちプレー
トで2〜5 mA、、ディジットすなわちグリッドで1
0 mA以上が必要である)する必要があるが、従来回
路でこれを設計すると装置ffは大型化し、コストが上
昇してし捷う。
第3図は従来回路の他の構成例の回路図で、LEDを発
光させるために通常の耐圧で犬′区流が供給できるよう
に設計されている。なお、第1図および第2図と同一要
素は同一符号で示しである。
光させるために通常の耐圧で犬′区流が供給できるよう
に設計されている。なお、第1図および第2図と同一要
素は同一符号で示しである。
(J、’IOSインノ々ツノの出力はドライブ用N−M
O8F’ET5のゲートに力えられ、LED6はドライ
ブ用N−MO8F’ET 5 つ出力により点灯する。
O8F’ET5のゲートに力えられ、LED6はドライ
ブ用N−MO8F’ET 5 つ出力により点灯する。
LED6を点灯させるためには高′i圧は必要とされな
いが、大きな電流駆動能力が必要とされるのでドライブ
用N−MO8FET 5が大型化し、これが装置全体の
大型化を招き、さらにコストの上昇全引きおこしている
。
いが、大きな電流駆動能力が必要とされるのでドライブ
用N−MO8FET 5が大型化し、これが装置全体の
大型化を招き、さらにコストの上昇全引きおこしている
。
本発明は上記の従来技術の欠点に鑑みてなされたもので
、ドライバトランジスタがチップ上で占める面積を小さ
くしかつコストの上昇を抑えながら、大電流供給能力を
持たせた出力ドライブ回路を提供することを目的とする
。
、ドライバトランジスタがチップ上で占める面積を小さ
くしかつコストの上昇を抑えながら、大電流供給能力を
持たせた出力ドライブ回路を提供することを目的とする
。
上記の目的を実現するため本発明は、同一のチップ上に
、電位差v1の2値の駆動電圧信号を発生する駆動回路
と、ゲートに駆動電圧信号を入力して2値の゛能力を出
力するドライブ用MO8FETとを設けた出力ドライブ
回路において、これらと同一のチップ上に、駆動回路の
出力f:電位差v2(V2の絶対値はvlの絶対値より
大きい)の電圧信号に変換するレベルシフト回路を設け
、ビライブ用MO8FETはレベルシフト回路の出力に
もとづいて出力電力をドライブするようにした出力ドラ
イブ回路を提供するものである。
、電位差v1の2値の駆動電圧信号を発生する駆動回路
と、ゲートに駆動電圧信号を入力して2値の゛能力を出
力するドライブ用MO8FETとを設けた出力ドライブ
回路において、これらと同一のチップ上に、駆動回路の
出力f:電位差v2(V2の絶対値はvlの絶対値より
大きい)の電圧信号に変換するレベルシフト回路を設け
、ビライブ用MO8FETはレベルシフト回路の出力に
もとづいて出力電力をドライブするようにした出力ドラ
イブ回路を提供するものである。
第4図を参照して本発明の詳細な説明する。第4図はP
f−YンネルMO8F’ETのFレイン′電流特性図で
ある。図示の如く、Pレイン重圧vDSが一定の条件下
では、ゲート電圧■。Sが上昇するにつれてFレイン電
流IDが増加する。従って、ゲート電圧■G8を上昇さ
せることによって大電流を供給することが可能になる。
f−YンネルMO8F’ETのFレイン′電流特性図で
ある。図示の如く、Pレイン重圧vDSが一定の条件下
では、ゲート電圧■。Sが上昇するにつれてFレイン電
流IDが増加する。従って、ゲート電圧■G8を上昇さ
せることによって大電流を供給することが可能になる。
本発明は、MOSFETの上記の基本特性に着目し、レ
ベルシフト回路でドライブ用MO8FETのゲート駆動
電圧を上昇させることにより、太′酸流籠力を実現して
いる。
ベルシフト回路でドライブ用MO8FETのゲート駆動
電圧を上昇させることにより、太′酸流籠力を実現して
いる。
以下、第5図乃至第8図を参照して本発明の詳細な説明
する。第5図はPチャンネルのドライブ用MO3FET
を用いて高耐圧に設計した本発明の一実施例の回路図で
、第1図と同一の要素は同一の符号で示しである。P−
MOSFET 2とN−MOSFET3で構成きれるC
MOSインノ々−夕の出力は、レベルシフト回路7を介
してドライブ用P−MO8FET 4のゲートに与えら
れている。′−!た、レベルシフト回路7には動作電源
■DDとシフトのための電源−■。
する。第5図はPチャンネルのドライブ用MO3FET
を用いて高耐圧に設計した本発明の一実施例の回路図で
、第1図と同一の要素は同一の符号で示しである。P−
MOSFET 2とN−MOSFET3で構成きれるC
MOSインノ々−夕の出力は、レベルシフト回路7を介
してドライブ用P−MO8FET 4のゲートに与えら
れている。′−!た、レベルシフト回路7には動作電源
■DDとシフトのための電源−■。
(システムの他の回路で用いられている′電源が利用で
きる)が与えられている。
きる)が与えられている。
次に、第6図を参照して第5図の実施例の動作を説明す
る。第6図はレベルシフト回路7の入出力信号のレベル
を説明する図で、(a)は入力信号レベル(CMOSイ
ン・マークの出力)を示し、(b)は出力信号レベル(
ドライブ用P−MO8FET 4のゲート入力)を示し
ている。第6図(a)の如く、レベルシフト回路70入
力信号はハイレベル(以下゛H′′という)のときはV
DD(例えば+5v)となり、ローレベル(以下t14
.″という)のときはGND(OV)となる。これに対
し、レベルシフト回路7の出力イg号は第6図(b)o
如< ”H”ノときはVDDトなり、IIL”のときは
=弓となる。但し、入力信号が′H”のとき幼信号が′
H″になることも、入力信号がH”のとき出力信号がI
IL”になることもある。このように、L″のときの信
号レベルがOVから−VF(例えば−30V)にシフト
される。従って (IL″のときのドライブ用P−MO
8FET 4のゲートに与えられる信号レベルがOvか
ら−VF(−30V)にシフトされると、第4図に示す
ように、Pチャンイ・ルのドライ7’用MO8F’ET
のドレイン電流としてはより大電流が得られるようにな
る。なお、ドライブ用MO3FETは眠流駆動能力が必
要なので大型化するが、レベルシフト回路は電圧1′ラ
イブのみなので最小の面積で実現できる。
る。第6図はレベルシフト回路7の入出力信号のレベル
を説明する図で、(a)は入力信号レベル(CMOSイ
ン・マークの出力)を示し、(b)は出力信号レベル(
ドライブ用P−MO8FET 4のゲート入力)を示し
ている。第6図(a)の如く、レベルシフト回路70入
力信号はハイレベル(以下゛H′′という)のときはV
DD(例えば+5v)となり、ローレベル(以下t14
.″という)のときはGND(OV)となる。これに対
し、レベルシフト回路7の出力イg号は第6図(b)o
如< ”H”ノときはVDDトなり、IIL”のときは
=弓となる。但し、入力信号が′H”のとき幼信号が′
H″になることも、入力信号がH”のとき出力信号がI
IL”になることもある。このように、L″のときの信
号レベルがOVから−VF(例えば−30V)にシフト
される。従って (IL″のときのドライブ用P−MO
8FET 4のゲートに与えられる信号レベルがOvか
ら−VF(−30V)にシフトされると、第4図に示す
ように、Pチャンイ・ルのドライ7’用MO8F’ET
のドレイン電流としてはより大電流が得られるようにな
る。なお、ドライブ用MO3FETは眠流駆動能力が必
要なので大型化するが、レベルシフト回路は電圧1′ラ
イブのみなので最小の面積で実現できる。
第7図は第5図に示すレベルシフト回路7のより詳細な
回路図で、(a)は1個のMO8F’ETにより構成し
た場合を示し、(b)は4個のMOSFETにより構成
した場合を示す。第7図(a)に示す場合では、入力信
号IN (CMOSインバータの出力)はP−MOSF
ET 8のゲートに与え、出力信号OUT ()’ライ
ブ用P−MO8FET 4 ノゲート入力)はP−MO
SFET 8のドレインから取り出す。また、P−MO
SFET 8のソースには電源■DDを与え、ドレイン
には抵抗R1を介して電源−VFを与える。入力信号I
Nが′H”(vDD)ノときはP−MOSFET 8は
OFF j、 テ出力信号(OUT)はL”(−VF)
となる。入力信号INが”L”(OV)OときはP−M
OSFET 8はON して出力信号(OUT)はH”
(vDD)となる。従ッテ、入力信号INと出力信号の
レベルが反転されると同時に、+1L”のレベルがOv
から−5(例えば−凹■)にシフトされる。
回路図で、(a)は1個のMO8F’ETにより構成し
た場合を示し、(b)は4個のMOSFETにより構成
した場合を示す。第7図(a)に示す場合では、入力信
号IN (CMOSインバータの出力)はP−MOSF
ET 8のゲートに与え、出力信号OUT ()’ライ
ブ用P−MO8FET 4 ノゲート入力)はP−MO
SFET 8のドレインから取り出す。また、P−MO
SFET 8のソースには電源■DDを与え、ドレイン
には抵抗R1を介して電源−VFを与える。入力信号I
Nが′H”(vDD)ノときはP−MOSFET 8は
OFF j、 テ出力信号(OUT)はL”(−VF)
となる。入力信号INが”L”(OV)OときはP−M
OSFET 8はON して出力信号(OUT)はH”
(vDD)となる。従ッテ、入力信号INと出力信号の
レベルが反転されると同時に、+1L”のレベルがOv
から−5(例えば−凹■)にシフトされる。
第7図(b)に示す場合では、入力信号IN F−MO
SFET 9のゲートに与えられると共に、インバータ
10を介してP −MOS FET ] 1のゲートに
与えられる。
SFET 9のゲートに与えられると共に、インバータ
10を介してP −MOS FET ] 1のゲートに
与えられる。
また、P−MOSFET 9 、11のドレイン電圧は
N−MOSFET12 、13のゲートに与えられる。
N−MOSFET12 、13のゲートに与えられる。
P−MOSFET9 。
11のソースには電源VDDが与えられ、N−1’/l
03FET12 、13のソースには電源−VFが与え
られる。そして、P−MOSFET 9 、11の1−
″レインはそれぞれN−MOSFET 13 、12の
ドレインに共通接続され、出力信号OUTはP−MOS
FET 11およびN−MOSFET 12のドレイン
から取り出される。
03FET12 、13のソースには電源−VFが与え
られる。そして、P−MOSFET 9 、11の1−
″レインはそれぞれN−MOSFET 13 、12の
ドレインに共通接続され、出力信号OUTはP−MOS
FET 11およびN−MOSFET 12のドレイン
から取り出される。
入力信号IN カ″H” (VDD) +7)ときは、
P−MOSFET9およびN−MOSFET 12ばO
FF L、P−MOSFET11およびN−MO8FE
’l”13はONするので、出力信号OUT id ”
H”(vDD)トナル。コレに対し、入力信号INが”
L”(OV) (7)ときはP−MOSFET 9 オ
、l:びN−MOSFET 12はONL、P−MOS
FET 11およびN−MOSFET13はOFFする
ので、出力信号OUTは’L”(−VF)となる。従っ
て、入カイ=号INと出力信号OUTのレベルは反転さ
れずに、L″のレベルがOvから−vFにジットする。
P−MOSFET9およびN−MOSFET 12ばO
FF L、P−MOSFET11およびN−MO8FE
’l”13はONするので、出力信号OUT id ”
H”(vDD)トナル。コレに対し、入力信号INが”
L”(OV) (7)ときはP−MOSFET 9 オ
、l:びN−MOSFET 12はONL、P−MOS
FET 11およびN−MOSFET13はOFFする
ので、出力信号OUTは’L”(−VF)となる。従っ
て、入カイ=号INと出力信号OUTのレベルは反転さ
れずに、L″のレベルがOvから−vFにジットする。
第8図はNチャンネルのドライブ用MO8FETを用い
て通常の耐圧で大電流が供給でさるように設計された本
発明の他の実施例の回路図で、第3図と同一要素は同一
符号で示しである。P−MOSFET2およびN−MO
SFET 3で構成されるCMOSインバータの入力は
N−MOSFET 14のゲートに与えられ、こノCM
OSイン/々−夕の出力はN−MOSFET 15のゲ
ートに与えられる。また、N−MOSFET14 、1
5のドレインと、P−MOSFET 16 t 17の
ドレインと、p−MOSFET 17 、16のゲート
はそれぞれ共通接続され、P−MOSFET 16 、
17のソースにはシフトのための電源VB(システムの
他の回路で用いられているものを利用できる)が与えら
れる。そして、P−MOSFET 16およびN−MO
SFET 14のFレイン電圧がドライブ用N−MOS
FET 5のゲートに与えられる。
て通常の耐圧で大電流が供給でさるように設計された本
発明の他の実施例の回路図で、第3図と同一要素は同一
符号で示しである。P−MOSFET2およびN−MO
SFET 3で構成されるCMOSインバータの入力は
N−MOSFET 14のゲートに与えられ、こノCM
OSイン/々−夕の出力はN−MOSFET 15のゲ
ートに与えられる。また、N−MOSFET14 、1
5のドレインと、P−MOSFET 16 t 17の
ドレインと、p−MOSFET 17 、16のゲート
はそれぞれ共通接続され、P−MOSFET 16 、
17のソースにはシフトのための電源VB(システムの
他の回路で用いられているものを利用できる)が与えら
れる。そして、P−MOSFET 16およびN−MO
SFET 14のFレイン電圧がドライブ用N−MOS
FET 5のゲートに与えられる。
次に、第8図に示す回路の動作を説明する。
N−MOSFET 15の入力信号(CMOSインバー
タの出力)が’H” (CMOSインバータの入力すな
わちN−MOSFET 14のゲート入力は”L”)の
ときは、N−MOSFET 15はON L、N−MO
SFET 14はOFFする。
タの出力)が’H” (CMOSインバータの入力すな
わちN−MOSFET 14のゲート入力は”L”)の
ときは、N−MOSFET 15はON L、N−MO
SFET 14はOFFする。
ゆえに、P−MOSFET16のゲートはゝ″L”にな
ッテONし、P−MOSFET 1.7 (7)ゲート
はH”になってOFFする。従って、このレベルシフト
回路に’H” (VDD)が入力されると’H” (V
B)が出方される。N−MOSFET 15の人力信号
を<(L I+とすると上記の動作は逆になる。従って
このレベルシフト回路に”L”(OV)が入力されると
”L” (OV)が出方される。このようにして、H″
のときのドライブ用N−MO8FET 5のゲートに与
えられる信号レベルがvDD(例えば+5V)からVB
(例えば+l0V)にシフトされると、第4図に示した
のと同様の原理によってNチャンネルのドライブ用N0
8FET (7)ドレイン電流としてはより犬眠流が得
られるようになる。
ッテONし、P−MOSFET 1.7 (7)ゲート
はH”になってOFFする。従って、このレベルシフト
回路に’H” (VDD)が入力されると’H” (V
B)が出方される。N−MOSFET 15の人力信号
を<(L I+とすると上記の動作は逆になる。従って
このレベルシフト回路に”L”(OV)が入力されると
”L” (OV)が出方される。このようにして、H″
のときのドライブ用N−MO8FET 5のゲートに与
えられる信号レベルがvDD(例えば+5V)からVB
(例えば+l0V)にシフトされると、第4図に示した
のと同様の原理によってNチャンネルのドライブ用N0
8FET (7)ドレイン電流としてはより犬眠流が得
られるようになる。
なお、レベルシフト回路を、申−のN−MOSFET
ト抵抗の組合せによシ構成することもできる。
ト抵抗の組合せによシ構成することもできる。
上記の如く本発明によれば、同一のチップ上に、電位差
■1 の2値の駆動電圧信号を発生する駆動回路と、
ゲートに駆動電圧信号全人カして2値の底力を出力する
ドライブ用MO8FETを設けた出方ドライブ回路にお
いて、これらと同一のチップ上に駆動回路の出力を電位
差v2(V2の絶対値はVlの絶対値より大きい)の低
圧信号に変換するレベルシフト回路を設け、ドライブ用
MO3FETがPチャンネルのときはL”のときの電位
がより低い電位にシフトされたレベルシフト回路の出力
にもとついて出力′戒流全ドライグし、ドライブ用MO
3FETがNチャンネルのときは′H”のときの電位が
より高い電位にシフトされたレベルシフ)・回路の出力
電流2rライプするようにしたので、ドライノ々トラン
ジスタがチップ上で占める面積を小さくしかつコストの
上昇を抑えながら、大電流供給能力を持たせた出力ドラ
イブ回路を得ることができる。
■1 の2値の駆動電圧信号を発生する駆動回路と、
ゲートに駆動電圧信号全人カして2値の底力を出力する
ドライブ用MO8FETを設けた出方ドライブ回路にお
いて、これらと同一のチップ上に駆動回路の出力を電位
差v2(V2の絶対値はVlの絶対値より大きい)の低
圧信号に変換するレベルシフト回路を設け、ドライブ用
MO3FETがPチャンネルのときはL”のときの電位
がより低い電位にシフトされたレベルシフト回路の出力
にもとついて出力′戒流全ドライグし、ドライブ用MO
3FETがNチャンネルのときは′H”のときの電位が
より高い電位にシフトされたレベルシフ)・回路の出力
電流2rライプするようにしたので、ドライノ々トラン
ジスタがチップ上で占める面積を小さくしかつコストの
上昇を抑えながら、大電流供給能力を持たせた出力ドラ
イブ回路を得ることができる。
例えば、第5図乃至第7図に示す実施例においては、レ
ベルシフト回路が新たに必要になるが、ドライブ用MO
3FETのゲート幅を数千ミクロン(従来)から叔百ミ
クロンに縮小することが可能になる。このため、ドライ
ブ用MOSFET全体が占める面積を従来よりはるかに
小さくできる。なお、新たに必峨となるレベルシフト回
路は電圧ドライブのみで・亀流駆動能力が不要なため、
最小の面積によってチップ上で414成できる。
ベルシフト回路が新たに必要になるが、ドライブ用MO
3FETのゲート幅を数千ミクロン(従来)から叔百ミ
クロンに縮小することが可能になる。このため、ドライ
ブ用MOSFET全体が占める面積を従来よりはるかに
小さくできる。なお、新たに必峨となるレベルシフト回
路は電圧ドライブのみで・亀流駆動能力が不要なため、
最小の面積によってチップ上で414成できる。
また、第8図の実施例においては、市:流能力を10倍
程度上げることができる。すなわち、電流供給の能力を
一定に保つならば、チップ上においてPライパトランジ
スタの占める面債金著しく少なく(従来の約1/10程
度)することができる。
程度上げることができる。すなわち、電流供給の能力を
一定に保つならば、チップ上においてPライパトランジ
スタの占める面債金著しく少なく(従来の約1/10程
度)することができる。
なお、実施例ではドライブ用MO8FETがPチャンネ
ルのときは高側圧とし、Nチャンネルのときは通常の耐
圧としたが、この逆であっても本発明を適用することが
できる。
ルのときは高側圧とし、Nチャンネルのときは通常の耐
圧としたが、この逆であっても本発明を適用することが
できる。
第1図は従来装置の一構成例の回路図、第2図および第
3図は従来装置の他の栴成例の回路図、第4図はPチャ
ンネルMO8FETのドレイン′電流特性を説明する図
、第5図は本発明の一実施例の回路図、第6図は第5図
に示す実施例の動作を説明する図1.x37図は第5図
に示す実施例のレベルシフト回路の詳細な回路図、第8
図は本発明の他の実施例の回路図である。 1・・・チップ、2.8.9 、+1 + 1.6 +
17・・・P −MOSFET、 3.1.2,1
3,14.15・・・N−MOSFET、、 4・・
・ドライブ用P−MO8FET、 5・・・ドライブ
用N−MO8FET。 6・・・LEDXlo・・・インバータ。 出願人代理人 猪 股 清 手続補正書(方式) 昭和閏年8月8日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和お年特許願第75099号 2、発明の名称 出力ドライブ回路 3、補正をする者 事件との関係 特許出願人 (ao7)東京芝浦電気株式会社 第4図 ドレイン電/HVos(V)
3図は従来装置の他の栴成例の回路図、第4図はPチャ
ンネルMO8FETのドレイン′電流特性を説明する図
、第5図は本発明の一実施例の回路図、第6図は第5図
に示す実施例の動作を説明する図1.x37図は第5図
に示す実施例のレベルシフト回路の詳細な回路図、第8
図は本発明の他の実施例の回路図である。 1・・・チップ、2.8.9 、+1 + 1.6 +
17・・・P −MOSFET、 3.1.2,1
3,14.15・・・N−MOSFET、、 4・・
・ドライブ用P−MO8FET、 5・・・ドライブ
用N−MO8FET。 6・・・LEDXlo・・・インバータ。 出願人代理人 猪 股 清 手続補正書(方式) 昭和閏年8月8日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和お年特許願第75099号 2、発明の名称 出力ドライブ回路 3、補正をする者 事件との関係 特許出願人 (ao7)東京芝浦電気株式会社 第4図 ドレイン電/HVos(V)
Claims (1)
- 同一のチップ上に、電位差■□の2値の駆動電圧信号を
発生する駆動回路と、ゲートに前記電位差V0の2値の
駆動電圧信号に応答した入力を受は外部回路に対して出
力を供給するドライブ用MO8FETとを設けた出力ド
ライブ回路において、前記チップ上に、前記電位差V1
よりも絶対値の大きい電位差v2の電源により動作して
前記電位差V□の2値の駆動電圧信号を電位差v2の2
値の駆動電圧信号に変換するレベルシフト回路を設け、
前記ドライブ用MO8FETは前記電位差v2の2値の
駆動電圧信号によりドライブされることを特徴とする出
力ドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58075099A JPS59201525A (ja) | 1983-04-28 | 1983-04-28 | 出力ドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58075099A JPS59201525A (ja) | 1983-04-28 | 1983-04-28 | 出力ドライブ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59201525A true JPS59201525A (ja) | 1984-11-15 |
Family
ID=13566382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58075099A Pending JPS59201525A (ja) | 1983-04-28 | 1983-04-28 | 出力ドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59201525A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016048469A (ja) * | 2014-08-27 | 2016-04-07 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及び半導体装置の起動方法 |
-
1983
- 1983-04-28 JP JP58075099A patent/JPS59201525A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016048469A (ja) * | 2014-08-27 | 2016-04-07 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及び半導体装置の起動方法 |
US10018680B2 (en) | 2014-08-27 | 2018-07-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device, battery monitoring system, and method for activating semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4663584A (en) | Intermediate potential generation circuit | |
US6741230B2 (en) | Level shift circuit and image display device | |
JPH0436606B2 (ja) | ||
US6633192B2 (en) | Level shift circuit and semiconductor device using the same | |
US5237212A (en) | Level converting circuit | |
JPH10173511A (ja) | 電圧レベルシフチング回路 | |
JP3179350B2 (ja) | レベルシフト回路 | |
JP3930498B2 (ja) | レベルシフト回路 | |
EP0739098A2 (en) | Current matrix type digital-to-analog converter incorporating an operational amplifier | |
JPH09148915A (ja) | 出力回路 | |
JPS59201525A (ja) | 出力ドライブ回路 | |
EP0326996A2 (en) | Semiconductor integrated circuit including an effective signal level conversion circuit | |
JPS5833633B2 (ja) | Mosトランジスタ・デコ−ダ | |
JP2004072829A (ja) | 半導体集積回路および電源回路 | |
JPH0677804A (ja) | 出力回路 | |
JPH07105709B2 (ja) | 電圧変換回路 | |
US5077492A (en) | Bicmos circuitry having a combination cmos gate and a bipolar transistor | |
JPH0646360A (ja) | エレクトロルミネッセンス表示パネル駆動回路 | |
JPH0779150A (ja) | 半導体集積回路 | |
EP0248834A1 (en) | Electronic interface circuit | |
JP2803633B2 (ja) | 半導体集積回路 | |
JP2800734B2 (ja) | 半導体集積回路 | |
JPS62125713A (ja) | 半導体集積回路 | |
KR100587592B1 (ko) | 전압 레벨 변환회로 | |
JP2541289B2 (ja) | 出力回路 |