JP6377380B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6377380B2
JP6377380B2 JP2014061072A JP2014061072A JP6377380B2 JP 6377380 B2 JP6377380 B2 JP 6377380B2 JP 2014061072 A JP2014061072 A JP 2014061072A JP 2014061072 A JP2014061072 A JP 2014061072A JP 6377380 B2 JP6377380 B2 JP 6377380B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
electrode layer
conductive
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014061072A
Other languages
English (en)
Other versions
JP2014209223A5 (ja
JP2014209223A (ja
Inventor
中田　昌孝
昌孝 中田
英典 森
英典 森
大谷　久
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014061072A priority Critical patent/JP6377380B2/ja
Publication of JP2014209223A publication Critical patent/JP2014209223A/ja
Publication of JP2014209223A5 publication Critical patent/JP2014209223A5/ja
Application granted granted Critical
Publication of JP6377380B2 publication Critical patent/JP6377380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置、表示装置、発光装置、電子機器に関する。また、本発明の一態様は、例えば、反射型液晶表示装置に関する。また、本発明の一態様は、例えば、ＣＯＡ構造を有する反射型液晶表示装置に関する。
なお、表示装置とは、表示素子を有する装置のことをいう。なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。なお、表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路等を含む。
近年、スマートフォンを始めとした携帯情報端末の急速な普及に伴い、端末自体の高性能化も急速に進んでいる。画面は大型化、高精細化の一途を辿り、最近ではその精細度が３００ｐｐｉを超えるものも出てきている。
一般的に、液晶表示装置においては、表示領域にＲＧＢのサブピクセルを有し、各サブピクセルにカラーフィルタを設けてカラー表示を行っている。高精細化に伴い、アクティブマトリクス基板（画素を駆動するためのトランジスタ等の素子が形成されている基板）と、カラーフィルタが形成されている対向基板とのアライメント精度が問題視されるようになった。これを解決するため、カラーフィルタをアクティブマトリクス基板側に形成する、所謂カラーフィルタ・オン・アレイ（ＣＯＡ）構造が注目されてきている。
ＣＯＡ構造を有する液晶表示装置としては、ＴＦＴ基板側にカラーフィルタ、画素電極、反射層を具備し、対向基板側から入射した光が、画素電極、及びカラーフィルタを透過して、画素電極及びカラーフィルタの下方に配置された反射層で反射されて対向基板側に戻る反射型の液晶表示装置が開示されている（例えば、特許文献１、特許文献２参照）。
特開２０００−１８７２０９号公報 特開２００４−２１９５１５号公報
特許文献１に記載の構成によると、カラーフィルタ層は、反射電極として機能する金属層上に直接形成されるので、金属層としてアルミニウム膜やアルミニウム合金膜等の反射率が高い材料を用いた場合、カラーフィルタ層をフォトリソグラフィプロセスにより形成すると、カラーフィルタ層の現像時にアルカリ性の現像液によって金属層が侵食されてしまい、反射率の低下が生じるといった問題がある。また、液晶素子の一方の電極として用いる透明電極と、反射電極として機能する金属層が直接接続されるため、該金属層が酸化し、透明電極と反射電極との接触不良が生じるといった問題がある。
また、特許文献２に記載の構成によると、反射層においては、後に形成される画素電極との接続時、コンタクト領域の表面酸化を防ぐために、アルミニウム等の金属膜と、透明導電材料との積層構造としているが、反射層の最表面にこのような透明導電材料を配置すると、反射率の低下や、入射光の波長によって反射光が着色されるといった問題が発生し、表示品位の低下が生じる。また、特許文献２に記載の構成によると、ＴＦＴ基板上に反射層、及びカラーフィルタ層を形成する必要があり、生産性が悪いといった課題がある。
上述の課題に鑑み、本発明の一態様は、良好な表示を可能とした、新規な表示装置の提供を課題の一つとする。本発明の他の一態様は、生産性が向上された、新規な表示装置の提供を課題の一つとする。また、本発明の他の一態様は、良好な反射表示を可能とした、新規な表示装置の提供を課題の一つとする。また、本発明の他の一態様は、良好な反射表示を可能とした、ＣＯＡ構造が適用された新規な表示装置の提供を課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、上記以外の課題を抽出することが可能である。
本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層上の半導体層と、ゲート絶縁層及び半導体層上のソース電極層及びドレイン電極層と、を含むトランジスタと、ソース電極層及びドレイン電極層と同一平面上に形成された反射電極層と、反射電極層と重畳する位置に形成された有色層と、有色層と重畳する位置に形成された画素電極層と、ソース電極層またはドレイン電極層のいずれか一方と接続された酸化防止用の導電層と、を有し、画素電極層が導電層を介してトランジスタと接続されることを特徴とする表示装置である。
このように、本発明の一態様の表示装置は、トランジスタのソース電極層及びドレイン電極層と同一平面上に形成された反射電極層を有する。該反射電極層は、反射領域においては、反射率の高い導電層である。一方でトランジスタと画素電極層とのコンタクト領域においては、反射率の高い導電層上に酸化防止用の導電層が形成される。該酸化防止用の導電層によって、ソース電極層及びドレイン電極層と、画素電極層の接触不良を低減することができる。
別言すると、本発明の一態様の表示装置は、反射領域においては、高い反射率の導電層を用い、トランジスタと画素電極層とのコンタクト領域においては、酸化防止用の導電層を用いることで、良好な反射表示を可能とし、トランジスタと画素電極層の接触不良が低減された新規な表示装置を提供することができる。
本発明の一態様により、良好な表示を可能とした、新規な表示装置を提供することができる。また、本発明の一態様により、生産性が向上された、新規な表示装置を提供することができる。また、本発明の一態様により、良好な反射表示を可能とした、新規な表示装置を提供することができる。また、本発明の一態様により、良好な反射表示を可能とした、ＣＯＡ構造が適用された新規な表示装置を提供することができる。
表示装置の上面模式図及び断面図を説明する図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の上面模式図及び断面図を説明する図。 表示装置の作製方法を説明する断面図。 表示装置の作製方法を説明する断面図。 表示装置の断面図を説明する図。 表示装置の回路図。 表示モジュールを説明する図。 電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また図面におけるブロック図の各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図１乃至図４を用いて説明を行う。
図１（Ａ）は、本発明の一態様の表示装置の一例の上面図を表しており、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｙ１の切断面に相当する断面図である。なお、図１（Ａ）に示す上面図は、表示装置の画素部の一部分を表しており、図面の煩雑を避けるため、ゲート絶縁層、有色層等の一部の構成要素を省略して図示している。
図１（Ａ）において、ゲート電極層として機能する導電層１０４ａと、ゲート絶縁層（図１（Ａ）に図示せず。）と、チャネル領域が形成される半導体層１０８と、ソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿１、１１０ｂ＿２（図１（Ａ）に図示せず。）と、によりトランジスタ１５０を構成する。半導体層１０８は、ゲート絶縁層上に設けられる。導電層１１０ｂ＿２上には、酸化防止用の導電層１１０ｃが設けられる。導電層１１０ｂ＿２と導電層１１０ｃは概略同一形状であるので、図１（Ａ）において導電層１１０ｂ＿２は視認されない。なお、導電層１１０ｃはソース電極またはドレイン電極の一部として機能することができる。
また、ゲート電極層として機能する導電層１０４ａと同一工程で形成された導電層１０４ｂと、ソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿１、１１０ｂ＿２と同一工程で形成された導電層１１０ｂ＿３と、がゲート絶縁層を介して積層して設けられる。導電層１０４ｂと、ゲート絶縁層と、導電層１１０ｂ＿３で容量素子１５２を形成している。
また、ソース電極層またはドレイン電極層の一部として機能する酸化防止用の導電層１１０ｃは、開口部１３２において、画素電極層１１８と接続する。また、画素電極層１１８は、開口部１３４において、導電層１０４ｂと接続する。
また、図１（Ａ）において、導電層１１０ｂ＿１が接続される配線（便宜的に以下ソース線とする）と、導電層１０４ａが接続される配線（便宜的に以下ゲート線とする）が交差する領域の面積は、小さい方が好ましい。両者が交差する領域において、上記ソース線及びゲート線それぞれの面積を小さくすることで、ソース線とゲート線の間で生じうる寄生容量を低減することができる。
また、導電層１１０ｂ＿３は、有色層（図１（Ａ）に図示せず。）、及び画素電極層１１８と重畳して設けられる。また、画素電極層１１８上には、液晶層（図１（Ａ）に図示せず。）が設けられている。なお、導電層１１０ｂ＿３は、反射電極層として機能する。
図１（Ａ）に示す構成においては、表示装置に入射する光（主に外光など）は、少なくとも液晶層、有色層、及び画素電極層を通過し、導電層１１０ｂ＿３で反射される。つまり、本実施の形態の表示装置は、反射電極層として機能する導電層１１０ｂ＿３で反射された光を用いて、カラー表示が可能となる。
反射電極層として機能する導電層１１０ｂ＿３は、反射領域においては、反射率の高い導電層である。一方でトランジスタ１５０と画素電極層１１８とのコンタクト領域においては、導電層１１０ｂ＿２上に酸化防止用の導電層１１０ｃが形成される。導電層１１０ｃによって、ソース電極層またはドレイン電極層として機能する導電層１１０ｂ＿２と、画素電極層１１８の接触不良を低減することができる。
別言すると、本発明の一態様の表示装置は、反射領域においては、高い反射率の導電層を用い、画素電極層とのコンタクト領域においては、酸化防止用の導電層を用いることで、良好な反射表示を可能とし、トランジスタと画素電極層の接触不良が低減された新規な表示装置を提供することができる。
ここで、図１（Ａ）に示す表示装置について、図１（Ｂ）を用いて、より詳細に説明を行う。
図１（Ｂ）に示す表示装置は、第１の基板１０２と、第１の基板１０２上に形成された導電層１０４ａ、１０４ｂと、第１の基板１０２及び導電層１０４ａ、１０４ｂ上に形成された絶縁層１０６ａ、１０６ｂと、絶縁層１０６ｂ上に形成された半導体層１０８と、絶縁層１０６ｂ及び半導体層１０８上に形成された導電層１１０ａ＿１、１１０ａ＿２、１１０ａ＿３と、導電層１１０ａ＿１、１１０ａ＿２、１１０ａ＿３上に形成された導電層１１０ｂ＿１、１１０ｂ＿２、１１０ｂ＿３と、導電層１１０ｂ＿２上に形成された導電層１１０ｃと、半導体層１０８、導電層１１０ｂ＿１、１１０ｂ＿３、１１０ｃ上に形成された絶縁層１１２と、絶縁層１１２上に形成された有色層１１４と、有色層１１４上に形成された絶縁層１１６と、絶縁層１１６上に形成され、導電層１０４ｂ及び導電層１１０ｃと接続された画素電極層１１８と、を有する。
また、画素電極層１１８は、絶縁層１１２に設けられた開口部１３２を介して導電層１１０ｃと接続されている。また、画素電極層１１８は、絶縁層１０６ａ、１０６ｂ、１１２に設けられた開口部１３４を介して導電層１０４ｂと接続されている。すなわち、導電層１１０ｃと導電層１０４ｂは、画素電極層１１８を介して接続されている。
また、図１（Ｂ）に示す表示装置は、第１の基板１０２と対向して形成された第２の基板１６２を有し、第１の基板１０２と第２の基板１６２の間に液晶層１６６が挟持されている。
第２の基板１６２の下には、導電層１６４が形成されており、画素電極層１１８、液晶層１６６、導電層１６４によって液晶素子１７０が構成されている。画素電極層１１８、及び導電層１６４に電圧を印加することによって、液晶層１６６の配向状態を制御することができる。すなわち、画素電極層１１８は、液晶素子１７０の一方の電極として機能し、導電層１６４は、液晶素子１７０の他方の電極として機能する。
なお、図１（Ｂ）において、画素電極層１１８及び導電層１６４が液晶層１６６と接する構成について例示したが、これに限定されず、例えば、画素電極層１１８と液晶層１６６が接する領域、及び導電層１６４と液晶層１６６が接する領域に、それぞれ配向膜を形成しても良い。
このように、図１（Ｂ）に示す表示装置は、トランジスタ１５０と、トランジスタ１５０と同一平面上に形成された反射電極層として機能する導電層１１０ｂ＿３と、反射電極層として機能する導電層１１０ｂ＿３と重畳する位置に形成された有色層１１４と、有色層１１４と重畳する位置に形成された画素電極層１１８と、トランジスタ１５０と電気的に接続された導電層１１０ｃと、を有し、トランジスタ１５０と画素電極層１１８が、導電層１１０ｃを介して接続される。
つまり、図１（Ａ）、（Ｂ）に示す表示装置において、反射電極層として機能する導電層１１０ｂ＿３と、有色層１１４と、画素電極層１１８を第１の基板１０２上に形成することができるため、第２の基板１６２側に有色層を形成する場合と比較して、アライメント精度の高い構成とすることができる。したがって、高精細（例えば３００ｐｐｉ以上）な画素を有する表示装置においても、カラー表示が可能な反射型液晶表示装置を提供することができる。
なお、図１（Ａ）、（Ｂ）に示す表示装置のその他の構成要素は、表示装置の作製方法１において詳細に説明する。
＜表示装置の作製方法１＞
図１（Ａ）、（Ｂ）に示す表示装置の作製方法について、図２乃至図４を用いて以下説明を行う。
まず、第１の基板１０２を準備する。第１の基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、第１の基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
次に、第１の基板１０２上に導電層を形成し、該導電層を所望の領域に加工することで、導電層１０４ａ、１０４ｂを形成する（図２（Ａ）参照）。
導電層１０４ａ、１０４ｂとしては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、導電層１０４ａ、１０４ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、導電層１０４ａ、１０４ｂとしては、例えば、スパッタリング法を用いて形成することができる。
次に、第１の基板１０２、及び導電層１０４ａ、１０４ｂ上に絶縁層１０６ａ、１０６ｂを形成する（図２（Ｂ）参照）。
絶縁層１０６ａとしては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、絶縁層１０６ａを積層構造とした場合、第１の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁層１０６ａに含まれる水素及び窒素が、後に形成される半導体層１０８へ移動または拡散することを抑制できる。
絶縁層１０６ｂとしては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。
絶縁層１０６ａ、１０６ｂとしては、例えば、絶縁層１０６ａとして、厚さ４００ｎｍの窒化シリコン膜を形成し、その後、絶縁層１０６ｂとして、厚さ５０ｎｍの酸化窒化シリコン膜を形成することができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、導電層１０４ａと重畳する領域の絶縁層１０６ａ、１０６ｂは、トランジスタ１５０のゲート絶縁層として機能する。また、導電層１０４ｂと重畳する領域の絶縁層１０６ａ、１０６ｂは、容量素子１５２の誘電体層として機能する。
なお、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。
ゲート絶縁層として、上記のような構成とすることで、例えば以下のような効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタ１５０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制することができる。
次に、絶縁層１０６ｂ上に半導体層を形成し、該半導体層を所望の領域に加工することで、島状の半導体層１０８を形成する（図２（Ｃ）参照）。
半導体層１０８としては、例えば、非晶質シリコン、多結晶シリコン、単結晶シリコン等を用いることができる。また、半導体層１０８としては、酸化物半導体を用いてもよい。該酸化物半導体は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される材料を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。なお、本実施の形態においては、半導体層１０８として、酸化物半導体を用いる。
次に、第１の加熱処理を行うこがと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、半導体層１０８に用いる酸化物半導体の結晶性を高め、さらに絶縁層１０６ａ、１０６ｂ、及び半導体層１０８から水素や水などの不純物を除去することができる。なお、酸化物半導体を島状に加工する前に第１の加熱工程を行ってもよい。
次に、絶縁層１０６ｂ、及び半導体層１０８上に導電層１０９ａ、１０９ｂ、１０９ｃを形成する（図２（Ｄ）参照）。
導電層１０９ａは、バリアメタルとしての機能を有する。導電層１０９ａは、半導体層１０８と良好な接触抵抗を有する材料を用いれば良く、例えば、チタン、クロム、ニッケル、イットリウム、ジルコニウム、モリブデン、タンタル、タングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。
導電層１０９ｂは、後に反射電極層の一部として機能するため、反射性の高い導電材料を用いるとよい。また、導電層１０９ｂは、トランジスタのソース電極層及びドレイン電極層の一部として機能するため、低抵抗材料を用いるとよい。導電層１０９ｂに用いる材料としては、例えば、アルミニウム、銀、パラジウム、銅からなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。とくに導電層１０９ｂとしては、コスト、及び加工性などの点からアルミニウムを含む材料が好ましい。
導電層１０９ｃは、後に接続される画素電極層１１８と良好な接触抵抗が得られる材料を用いれば良く、酸化防止用の導電層を用いればよい。導電層１０９ｃに用いる材料としては、例えば、チタン、クロム、ニッケル、イットリウム、モリブデン、タンタル、タングステンからなる単体金属、またはこれを主成分とする合金、あるいはこれを主成分とする金属窒化膜を単層構造または積層構造として用いる。とくに導電層１０９ｃとしては、チタンまたはモリブデンのいずれか一方を含む材料で形成すると、画素電極層１１８として用いる材料（例えば、ＩＴＯなど）と良好な接触抵抗を得られるため、好ましい。
例えば、導電層１０９ａとしてチタン膜または窒化チタン膜を用い、導電層１０９ｂとしてアルミニウム膜または銀膜を用い、導電層１０９ｃとしてチタン膜または窒化チタン膜を用いる。あるいは、導電層１０９ａとしてモリブデン膜または窒化モリブデン膜を用い、導電層１０９ｂとしてアルミニウム膜または銀膜を用い、導電層１０９ｃとしてモリブデン膜または窒化モリブデン膜を用いる。
なお、導電層１０９ａ、１０９ｂ、１０９ｃの構造は、上記構造に限定されず、導電層１０９ａを用いない二層構造としてもよい。該二層構造としては、例えば、導電層１０９ｂとしてアルミニウム膜を用い、導電層１０９ｃとしてチタン膜を用いる構成などが挙げられる。
また、導電層１０９ａ、１０９ｂ、１０９ｃとしては、例えば、スパッタリング法を用いて形成することができる。
次に、導電層１０９ａ、１０９ｂ、１０９ｃを所望の領域に加工し、トランジスタ１５０のソース電極層及びドレイン電極層の一部として機能する導電層１１０ａ＿１、１１０ｂ＿１、１１０ｃ＿１、１１０ａ＿２、１１０ｂ＿２と、酸化防止用の導電層１１０ｃと、反射電極層の一部及び／又は容量素子１５２の一方の電極の一部として機能する導電層１１０ａ＿３、１１０ｂ＿３、１１０ｃ＿３と、を形成する（図３（Ａ）参照）。
次に、導電層１１０ｃ＿１、１１０ｃ＿３を除去し、導電層１１０ｂ＿１、導電層１１０ｂ＿３を露出させる。なお、この段階でトランジスタ１５０及び容量素子１５２が形成される（図３（Ｂ）参照）。
また、導電層１１０ｃ＿１、１１０ｃ＿３の除去方法としては、導電層１１０ｃ＿１、１１０ｃ＿３が形成された領域以外にマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、除去することができる。また、導電層１１０ｃ＿１、１１０ｃ＿３のエッチング方法としては、例えばドライエッチング法、ウエットエッチング法、またはプラズマ処理法などが挙げられる。
なお、本実施の形態においては、導電層１１０ｃ＿１、１１０ｃ＿３を除去し、導電層１１０ｂ＿１、１１０ｂ＿３を露出させたが、これに限定されず、少なくとも反射電極層の一部として機能する導電層１１０ｂ＿３が露出し、且つ後に形成される画素電極層１１８と接触する領域に導電層１１０ｃが形成されればよい。
また、導電層１１０ｃ＿１、１１０ｃ＿３の除去時において、導電層１１０ｂ＿１、１１０ｂ＿３の表面が粗面化する場合がある。該粗面化された表面は、入射する光を乱反射することができる。したがって、反射電極層として、導電層１１０ｂ＿３を用いる場合、反射電極層の反射効率を向上させることができるので、好適である。
また、導電層１１０ｃは、ソース電極層及びドレイン電極層として機能する導電層１１０ａ＿１、１１０ａ＿２、１１０ｂ＿１、１１０ｂ＿２と同一工程で加工される。したがって、導電層１１０ｃの少なくとも一部の形状が、ソース電極層及びドレイン電極層として機能する導電層と概略同一形状となる。
次に、半導体層１０８、導電層１１０ｂ＿１、１１０ｂ＿３、１１０ｃ、及び絶縁層１０６ｂ上に絶縁層１１２を形成する（図３（Ｃ）参照）。
絶縁層１１２としては、半導体層１０８として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。また、絶縁層１１２としては、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。
絶縁層１１２の一例としては、厚さ５０ｎｍ以上５００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態においては、絶縁層１１２として、厚さ４５０ｎｍの酸化窒化シリコン膜を用いる。
また、絶縁層１１２上にさらに、絶縁層を形成してもよい。該絶縁層としては、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体層へ拡散するのを防ぐ材料で形成される膜である。該絶縁層の一例としては、厚さ５０ｎｍ以上５００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。
また、反射電極層として機能する導電層１１０ｂ＿３上の絶縁層１１２は、薄く形成されると好ましい。例えば、導電層１１０ｂ＿３上の絶縁層１１２の膜厚としては、好ましくは、１ｎｍ以上１００ｎｍ以下、さらに好ましくは、５ｎｍ以上５０ｎｍ以下とすると良い。導電層１１０ｂ＿３上の絶縁層１１２を薄く形成することで、導電層１１０ｂ＿３と有色層１１４の間の光学長を短くすることができる。反射電極層として機能する導電層１１０ｂ＿３上の絶縁層１１２を薄く形成する方法としては、例えば、絶縁層１１２形成後に、導電層１１０ｂ＿３上以外の領域にマスクを形成し、導電層１１０ｂ＿３上の絶縁層１１２をエッチングすることで、薄くすることができる。
次に、絶縁層１１２上の所望の領域に有色層１１４を形成する（図３（Ｄ）参照）。
有色層１１４としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、有色層１１４上に絶縁層１１６を形成する（図４（Ａ）参照）。
絶縁層１１６としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる。絶縁層１１６を形成することによって、例えば、有色層１１４中に含まれる不純物等を液晶層１６６側に拡散することを抑制することができる。また、絶縁層１１６を形成することによって、トランジスタ１５０に起因する凹凸等を平坦化することができる。ただし、絶縁層１１６は、必ずしも形成する必要はなく、絶縁層１１６を形成しない構造としてもよい。絶縁層１１６を形成しない場合、第２の基板１６２側から入射される光が、反射電極層として機能する導電層１１０ｂ＿３に達するまでの光路長を短くできるため、好適である。
次に、開口部１３２、１３４を形成する（図４（Ｂ）参照）。
開口部１３２、１３４は、それぞれ導電層１１０ｃ、１０４ｂが露出するように所望の領域に形成する。また、開口部１３２、１３４の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部１３２、１３４の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁層１１６、開口部１３２、及び開口部１３４上の所望の領域に画素電極層１１８を形成する（図４（Ｃ）参照）。
画素電極層１１８としては、可視光において、透光性を有する材料を用いればよい。画素電極層１１８としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。画素電極層１１８としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、画素電極層１１８としては、例えば、スパッタリング法を用いて形成することができる。
画素電極層１１８を形成することによって、導電層１１０ｃと導電層１０４ｂが画素電極層１１８を介して接続される。
以上の工程によって、第１の基板１０２上に形成される構造を形成することができる。
次に、第１の基板１０２と第２の基板１６２を貼り合わせ、液晶層１６６を形成する。
なお、第２の基板１６２は、導電層１６４を有する。導電層１６４は、液晶素子１７０の電極の他方として機能するため、透光性を有する材料で形成するとよい。導電層１６４に用いることのできる材料としては、画素電極層１１８に用いることのできる材料を援用することができる。
また、液晶層１６６の形成方法としては、ディスペンサ法（滴下法）や、第１の基板１０２と第２の基板１６２を貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図１に示す表示装置を作製することができる。
また、本実施の形態においては、図示していないが、必要であれば、配向膜、偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態においては、実施の形態１に示す表示装置の変形例について、図５乃至図７を用いて以下説明を行う。なお、実施の形態１に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。
図５（Ａ）は、本発明の一態様の表示装置の一例の上面図を表しており、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ２−Ｙ２の切断面に相当する断面図である。なお、図５（Ａ）に示す上面図は、表示装置の画素部の一部分を表しており、図面の煩雑を避けるため、ゲート絶縁層、有色層等の一部の構成要素を省略して図示している。
図５（Ａ）において、ゲート電極層として機能する導電層１０４ａと、ゲート絶縁層（図５（Ａ）に図示せず。）と、チャネル領域が形成される半導体層１０８と、ソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿１、１１０ｂ＿２と、によりトランジスタ１６０を構成する。半導体層１０８は、ゲート絶縁層上に設けられる。
また、ゲート電極層として機能する導電層１０４ａと同一工程で形成された導電層１０４ｂと、ソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿１、１１０ｂ＿２と同一工程で形成された導電層１１０ｂ＿３とがゲート絶縁層を介して積層して設けられる。導電層１０４ｂと、ゲート絶縁層と、導電層１１０ｂ＿３で容量素子１５２を形成している。
また、ソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿２は、開口部１３３において、導電層１４２と接続する。また、導電層１４２は、開口部１３４において、導電層１０４ｂと接続する。また、導電層１４２上には、画素電極層１１８が接して設けられている。
また、導電層１１０ｂ＿３は、有色層（図５（Ａ）に図示せず。）、及び画素電極層１１８と重畳して設けられる。また、画素電極層１１８上には、液晶層（図５（Ａ）に図示せず。）が設けられている。なお、導電層１１０ｂ＿３は、反射電極層として機能する。
図５（Ａ）に示す構成においては、表示装置に入射する光（主に外光など）は、少なくとも液晶層、有色層、及び画素電極層を通過し、導電層１１０ｂ＿３で反射される。つまり、本実施の形態の表示装置は、反射電極層として機能する導電層１１０ｂ＿３で反射された光を用いて、カラー表示が可能となる。
また、図５（Ａ）に示す表示装置は、トランジスタ１６０のソース電極層及びドレイン電極層として機能する導電層１１０ｂ＿１、１１０ｂ＿２と同一平面上に形成された反射電極層として機能する導電層１１０ｂ＿３を有する。反射電極層として機能する導電層１１０ｂ＿３は、反射領域においては、反射率の高い導電層である。一方でトランジスタ１６０と画素電極層１１８とのコンタクト領域においては、酸化防止用の導電層１４２が形成され、導電層１４２を介してトランジスタ１６０と画素電極層１１８が接続されている。導電層１４２によって、ソース電極層またはドレイン電極層として機能する導電層１１０ｂ＿２と、画素電極層１１８の接触不良を低減することができる。
別言すると、本発明の一態様の表示装置は、反射領域においては、高い反射率の導電層を用い、画素電極層とのコンタクト領域においては、酸化防止用の導電層を用いることで、良好な反射表示を可能とし、トランジスタと画素電極層の接触不良が低減された新規な表示装置を提供することができる。
ここで、図５（Ａ）に示す表示装置について、図５（Ｂ）を用いて、より詳細に説明を行う。
図５（Ｂ）に示す表示装置は、第１の基板１０２と、第１の基板１０２上に形成された導電層１０４ａ、１０４ｂと、第１の基板１０２及び導電層１０４ａ、１０４ｂ上に形成された絶縁層１０６ａ、１０６ｂと、絶縁層１０６ｂ上に形成された半導体層１０８と、絶縁層１０６ｂ及び半導体層１０８上に形成された導電層１１０ａ＿１、１１０ａ＿２、１１０ａ＿３と、導電層１１０ａ＿１、１１０ａ＿２、１１０ａ＿３上に形成された導電層１１０ｂ＿１、１１０ｂ＿２、１１０ｂ＿３と、半導体層１０８、導電層１１０ｂ＿１、１１０ｂ＿２、１１０ｂ＿３上に形成された絶縁層１１２と、絶縁層１１２上に形成された有色層１１４と、有色層１１４上に形成された絶縁層１１６と、絶縁層１１６上に形成され、開口部１３３及び開口部１３４において、導電層１０４ｂと導電層１１０ｂ＿２を接続する酸化防止用の導電層１４２と、導電層１４２及び絶縁層１１６上に形成され、導電層１４２と接続された画素電極層１１８と、を有する。
また、導電層１４２は、絶縁層１１２に設けられた開口部１３３を介して導電層１１０ｂ＿２と接続されている。また、導電層１４２は、絶縁層１０６ａ、１０６ｂ、１１２に設けられた開口部１３４を介して導電層１０４ｂと接続されている。すなわち、導電層１１０ｂ＿２と導電層１０４ｂは、導電層１４２を介して接続されている。
また、図５（Ｂ）に示す表示装置は、第１の基板１０２と対向して形成された第２の基板１６２と、第１の基板１０２と第２の基板１６２の間に液晶層１６６が挟持されている。
第２の基板１６２の下には、導電層１６４が形成されており、画素電極層１１８、液晶層１６６、導電層１６４によって液晶素子１７０が構成されている。画素電極層１１８、及び導電層１６４に電圧を印加することによって、液晶層１６６の配向状態を制御することができる。
なお、図５（Ｂ）において、画素電極層１１８及び導電層１６４が液晶層１６６と接する構成について例示したが、これに限定されず、例えば、画素電極層１１８と液晶層１６６が接する領域、及び導電層１６４と液晶層１６６が接する領域に、それぞれ配向膜を形成しても良い。
このように、図５（Ｂ）に示す表示装置は、トランジスタ１６０と、トランジスタ１６０と同一平面上に形成された反射電極層として機能する導電層１１０ｂ＿３と、反射電極層として機能する導電層１１０ｂ＿３と重畳する位置に形成された有色層１１４と、有色層１１４と重畳する位置に形成された画素電極層１１８と、トランジスタ１６０と電気的に接続された導電層１４２と、を有し、トランジスタ１６０と画素電極層１１８が、導電層１４２を介して接続される。
つまり、図５（Ａ）、（Ｂ）に示す表示装置において、反射電極層として機能する導電層１１０ｂ＿３と、有色層１１４と、画素電極層１１８を第１の基板１０２上に形成することができるため、第２の基板１６２側に有色層を形成する場合と比較して、アライメント精度の高い構成とすることができる。したがって、高精細（例えば３００ｐｐｉ以上）な画素を有する表示装置においても、カラー表示が可能な反射型液晶表示装置を提供することができる。
また、図５（Ａ）、（Ｂ）に示す表示装置は、図１（Ａ）、（Ｂ）に示す表示装置と比較して、開口部１３２の代わりに開口部１３３が形成されている点、及び導電層１１０ｃの代わりに酸化防止用の導電層１４２が形成されている点が異なる。
なお、図５（Ａ）、（Ｂ）に示す表示装置のその他の構成要素は、表示装置の作製方法２において詳細に説明する。
＜表示装置の作製方法２＞
図５（Ａ）、（Ｂ）に示す表示装置の作製方法について、図６及び図７を用いて以下説明を行う。
まず、実施の形態１の図２（Ｃ）に示す作製方法と同様に作製したのち、絶縁層１０６ｂ及び半導体層１０８上に導電層１０９ａ、１０９ｂを形成する（図６（Ａ）参照）。
次に、導電層１０９ａ、１０９ｂを所望の領域に加工し、トランジスタ１６０のソース電極層及びドレイン電極層の一部として機能する導電層１１０ａ＿１、１１０ｂ＿１、１１０ａ＿２、１１０ｂ＿２と、反射電極層の一部及び容量素子１５２の一方の電極の一部として機能する導電層１１０ａ＿３、１１０ｂ＿３と、を形成する。この段階でトランジスタ１６０及び容量素子１５２が形成される（図６（Ｂ）参照）。
次に、半導体層１０８、導電層１１０ｂ＿１、１１０ｂ＿２、１１０ｂ＿３、及び絶縁層１０６ｂ上に絶縁層１１２を形成する。その後、絶縁層１１２上の所望の領域に有色層１１４を形成する（図６（Ｃ）参照）。
次に、有色層１１４上に絶縁層１１６を形成する（図６（Ｄ）参照）。
次に、開口部１３３、１３４を形成する（図７（Ａ）参照）。
開口部１３３、１３４は、それぞれ導電層１１０ｂ＿２、１０４ｂが露出するように所望の領域に形成する。また、開口部１３３、１３４の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部１３３、１３４の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁層１１６、開口部１３３、及び開口部１３４上に導電層１４１を形成する（図７（Ｂ）参照）。
導電層１４１は、実施の形態１に示す導電層１０９ｃと同様の材料を用いて形成することができる。
次に、導電層１４１を所望の領域に加工し導電層１４２を形成する（図７（Ｃ）参照）。
導電層１４２を形成することによって、導電層１１０ｂ＿２と導電層１０４ｂが導電層１４２を介して接続される。
また、導電層１４２の形成方法としては、導電層１４１上にマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。また、導電層１４１のエッチング方法としては、例えばドライエッチング法、ウエットエッチング法、またはプラズマ処理法などが挙げられる。
次に、絶縁層１１６、及び導電層１４２上に画素電極層１１８を形成する（図７（Ｄ）参照）。
以上の工程によって、第１の基板１０２上に形成される構造を形成することができる。
次に、第１の基板１０２と第２の基板１６２を貼り合わせ、液晶層１６６を形成する。
なお、第２の基板１６２は、導電層１６４を有する。導電層１６４は、液晶素子１７０の電極の他方として機能するため、透光性を有する材料で形成するとよい。導電層１６４に用いることのできる材料としては、画素電極層１１８に用いることのできる材料を援用することができる。
また、液晶層１６６の形成方法としては、ディスペンサ法（滴下法）や、第１の基板１０２と第２の基板１６２を貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図５に示す表示装置を作製することができる。
また、本実施の形態においては、図示していないが、必要であれば、配向膜、偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態においては、実施の形態１に示す表示装置の変形例について、図８を用いて以下説明を行う。
図８は、本発明の一態様の表示装置の一例の断面図を表している。
図８に示す本発明の一態様の表示装置は、実施の形態１及び実施の形態２に示す表示装置と異なり、トップゲート構造のトランジスタ２５０を有する。
トランジスタ２５０は、チャネル領域が形成される半導体層２０８と、ゲート絶縁層として機能する絶縁層２０６ａ、２０６ｂと、ゲート電極層として機能する導電層２０４と、層間絶縁層として機能する絶縁層２２１、２２３と、ソース電極層及びドレイン電極層として機能する導電層２１０ａ＿１、２１０ａ＿２、２１０ｂ＿１、２１０ｂ＿２と、により構成される。
図８に示す表示装置は、トランジスタ２５０のソース電極層及びドレイン電極層として機能する導電層２１０ａ＿１、２１０ａ＿２、２１０ｂ＿１、２１０ｂ＿２と、同一工程で形成された導電層２１０ａ＿３、２１０ｂ＿３を有する。
また、導電層２１０ｂ＿３は、有色層２１４、及び画素電極層２１８と重畳して設けられる。また、画素電極層２１８上には、液晶層２６６が設けられている。なお、導電層２１０ｂ＿３は、反射電極層として機能する。
また、ソース電極層及びドレイン電極層として機能する導電層２１０ｂ＿２上には、酸化防止用の導電層２１０ｃが形成されている。また、導電層２１０ｃは、開口部２３２を介して画素電極層２１８と接続されている。
図８に示す構成においては、表示装置に入射する光（主に外光など）は、少なくとも第２の基板２６２、導電層２６４、液晶層２６６、画素電極層２１８、絶縁層２１６、有色層２１４、及び絶縁層２１２を透過し、導電層２１０ｂ＿３で反射される。つまり、本実施の形態の表示装置は、反射電極層として機能する導電層２１０ｂ＿３で反射された光を用いて、カラー表示が可能となる。
また、図８に示す表示装置は、第１の基板２０２と、第１の基板２０２上に形成された下地絶縁層２０３と、下地絶縁層２０３上に形成された半導体層２０８と、半導体層２０８及び下地絶縁層２０３上に形成された絶縁層２０６ａ、２０６ｂと、絶縁層２０６ｂ上に形成された導電層２０４と、絶縁層２０６ｂと導電層２０４上に形成された絶縁層２２１、２２３と、絶縁層２０６ａ、２０６ｂ、２２１、２２３に設けられ、且つ半導体層２０８に達する開口部２３０、２３１と、絶縁層２２３上に形成され、且つ開口部２３０、２３１を覆うように形成された導電層２１０ａ＿１、２１０ａ＿２と、絶縁層２２３上に形成された導電層２１０ａ＿３と、導電層２１０ａ＿１、２１０ａ＿２、２１０ａ＿３上に形成された導電層２１０ｂ＿１、２１０ｂ＿２、２１０ｂ＿３と、導電層２１０ｂ＿２上に形成された導電層２１０ｃと、絶縁層２２３及び導電層２１０ｂ＿１、２１０ｂ＿３、２１０ｃ上に形成された絶縁層２１２と、絶縁層２１２上に形成された有色層２１４と、有色層２１４上に形成された絶縁層２１６と、絶縁層２１２に形成され、導電層２１０ｃに達する開口部２３２と、絶縁層２１２、２１６上に形成され、開口部２３２において、導電層２１０ｃと接続された画素電極層２１８と、を有する。
また、図８に示す表示装置は、第１の基板２０２と対向して形成された第２の基板２６２と、第１の基板２０２と第２の基板２６２の間に液晶層２６６が挟持されている。
第２の基板２６２の下には、導電層２６４が形成されており、画素電極層２１８、液晶層２６６、導電層２６４によって液晶素子２７０が構成されている。画素電極層２１８、及び導電層２６４に電圧を印加することによって、液晶層２６６の配向状態を制御することができる。
なお、図８において、画素電極層２１８及び導電層２６４が液晶層２６６と接する構成について例示したが、これに限定されず、例えば、画素電極層２１８と液晶層２６６が接する領域、及び導電層２６４と液晶層２６６が接する領域に、それぞれ配向膜を形成しても良い。
このように、図８に示す表示装置は、トランジスタ２５０と、トランジスタ２５０と同一平面上に形成された反射電極層として機能する導電層２１０ｂ＿３と、反射電極層として機能する導電層２１０ｂ＿３と重畳する位置に形成された有色層２１４と、有色層２１４と重畳する位置に形成された画素電極層２１８と、トランジスタ２５０と電気的に接続された導電層２１０ｃと、を有し、トランジスタ２５０と画素電極層２１８が、導電層２１０ｃを介して接続される。
つまり、図８に示す表示装置において、反射電極層として機能する導電層２１０ｂ＿３と、有色層２１４と、画素電極層２１８を第１の基板２０２上に形成することができるため、第２の基板２６２側に有色層を形成する場合と比較して、アライメント精度の高い構成とすることができる。したがって、高精細（例えば３００ｐｐｉ以上）な画素を有する表示装置においても、カラー表示が可能な反射型液晶表示装置を提供することができる。
また、トランジスタ２５０と画素電極層２１８とのコンタクト領域において、酸化防止用の導電層２１０ｃを有することによって、トランジスタ２５０と画素電極層２１８の接触不良が低減された表示装置を提供することができる。
このように、本発明の一態様の表示装置に用いるトランジスタの構成は、特に限定されず、実施の形態１及び実施の形態２に示すボトムゲート構造のトランジスタ以外にも、トップゲート構造のトランジスタにも適用することが可能である。
図８に示す表示装置のその他の構成要素について、以下説明を行う。
第１の基板２０２としては、実施の形態１及び実施の形態２に示す第１の基板１０２に記載の材料を援用することができる。
下地絶縁層２０３は、第１の基板２０２に含まれ得る不純物が半導体層２０８に入り込むのを抑制する機能を有する。下地絶縁層２０３としては、例えば、窒化酸化シリコン膜と酸化窒化シリコン膜の積層構造を用いることができる。窒化酸化シリコン膜及び酸化窒化シリコン膜は、例えば、５０〜３００ｎｍの膜厚でＰＥ−ＣＶＤ装置を用いて形成することができる。
半導体層２０８としては、実施の形態１及び実施の形態２に示す半導体層１０８に記載の材料を援用することができる。本実施の形態においては、半導体層２０８は、多結晶シリコンを用いる。
絶縁層２０６ａ、２０６ｂとしては、実施の形態１及び実施の形態２に示す絶縁層１０６ａ、１０６ｂに記載の材料を援用することができる。また、導電層２０４としては、実施の形態１及び実施の形態２に示す導電層１０４ａ、１０４ｂに用いることのできる材料を援用することができる。
絶縁層２２１、２２３は、層間絶縁層としての機能を有する。絶縁層２２１、２２３としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、ＰＥ−ＣＶＤ装置を用いて積層または単層で設ける。また、半導体層２０８にシリコンを含む材料を用いた場合、該シリコンのダングリングボンドを水素で終端化するために、水素の含有量の多い絶縁層を用いると好ましい。例えば、絶縁層２２１、２２３の構成としては、酸化窒化シリコン膜（５０ｎｍ）と、窒化酸化シリコン膜（１４０ｎｍ）の２層の積層構造が挙げられる。ただし、層間絶縁層として機能する絶縁層２２１、２２３の構成は、これに限定されず、３層の積層構造としてもよい。該３層の積層構造としては、酸化窒化シリコン膜（５０ｎｍ）と、窒化酸化シリコン膜（１４０ｎｍ）と、酸化窒化シリコン膜（５２０ｎｍ）と、の積層構造が挙げられる。
開口部２３０、２３１は、半導体層２０８が露出するように、ゲート絶縁層としての機能を有する絶縁層２０６ａ、２０６ｂ、及び層間絶縁層としての機能を有する絶縁層２２１、２２３の所望の領域をエッチングすることで形成することができる。
導電層２１０ａ＿１、２１０ａ＿２、２１０ａ＿３としては、実施の形態１及び実施の形態２に示す導電層１１０ａ＿１、１１０ａ＿２、１１０ａ＿３に用いることのできる材料を援用することができる。また、導電層２１０ｂ＿１、２１０ｂ＿２、２１０ｂ＿３としては、実施の形態１及び実施の形態２に示す導電層１１０ｂ＿１、１１０ｂ＿２、１１０ｂ＿３に用いることのできる材料を援用することができる。
絶縁層２１２としては、実施の形態１及び実施の形態２に示す絶縁層１１２に用いることのできる材料を援用することができる。
有色層２１４としては、実施の形態１及び実施の形態２に示す有色層１１４に用いることのできる材料を援用することができる。また、絶縁層２１６としては、実施の形態１及び実施の形態２に示す絶縁層１１６に用いることのできる材料を援用することができる。
開口部２３２は、絶縁層２１２に設けられ、導電層２１０ｃが露出する開口部である。開口部２３２は、所望の領域をエッチングすることで形成することができる。該エッチングは、ウエットエッチング、ドライエッチング、またはウエットエッチングとドライエッチングを組み合わせて形成してもよい。
開口部２３２において、酸化防止用の導電層として機能する導電層２１０ｃと、画素電極層２１８が接続される。
第２の基板２６２、導電層２６４、及び液晶層２６６は、それぞれ実施の形態１及び実施の形態２に示す第２の基板１６２、導電層１６４、及び液晶層１６６に用いることのできる材料を援用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置について、図９を用いて説明を行う。なお、実施の形態１及び実施の形態２に示す機能と同様の箇所については、同様の符号を付し、その詳細な説明は省略する。
図９（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部３０２という）と、画素部３０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部３０４という）と、素子の保護機能を有する回路（以下、保護回路３０６という）と、端子部３０７と、を有する。なお、保護回路３０６は、設けない構成としてもよい。
駆動回路部３０４の一部、または全部は、画素部３０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３０４の一部、または全部が、画素部３０２と同一基板上に形成されていない場合には、駆動回路部３０４の一部、または全部は、ＣＯＧやＴＡＢによって、実装することができる。
画素部３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路部３０８という）を有し、駆動回路部３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ３０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ３０４ｂ）などの駆動回路を有する。
ゲートドライバ３０４ａは、シフトレジスタ等を有する。ゲートドライバ３０４ａは、端子部３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ３０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ３０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ３０４ａを複数設け、複数のゲートドライバ３０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ３０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ３０４ａは、別の信号を供給することも可能である。
ソースドライバ３０４ｂは、シフトレジスタ等を有する。ソースドライバ３０４ｂは、端子部３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ３０４ｂは、画像信号を元に画素回路部３０８に書き込むデータ信号を生成する機能を有する。また、ソースドライバ３０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ３０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ３０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ３０４ｂは、別の信号を供給することも可能である。
ソースドライバ３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。
複数の画素回路部３０８のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路部３０８のそれぞれは、ゲートドライバ３０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路部３０８は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ３０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ３０４ｂからデータ信号が入力される。
図９（Ａ）に示す保護回路３０６は、例えば、ゲートドライバ３０４ａと画素回路部３０８の間の配線である走査線ＧＬに接続される。または、保護回路３０６は、ソースドライバ３０４ｂと画素回路部３０８の間の配線であるデータ線ＤＬに接続される。または、保護回路３０６は、ゲートドライバ３０４ａと端子部３０７との間の配線に接続することができる。または、保護回路３０６は、ソースドライバ３０４ｂと端子部３０７との間の配線に接続することができる。なお、端子部３０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図９（Ａ）に示すように、画素部３０２と駆動回路部３０４にそれぞれ保護回路３０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路３０６の構成はこれに限定されず、例えば、ゲートドライバ３０４ａに保護回路３０６を接続した構成、またはソースドライバ３０４ｂに保護回路３０６を接続した構成のみとすることもできる。あるいは、端子部３０７に保護回路３０６を接続した構成とすることもできる。
また、図９（Ａ）においては、ゲートドライバ３０４ａとソースドライバ３０４ｂによって駆動回路部３０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ３０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図９（Ａ）に示す複数の画素回路部３０８は、例えば、図９（Ｂ）に示す構成とすることができる。
図９（Ｂ）に示す画素回路部３０８は、液晶素子１７０と、トランジスタ１５０と、容量素子１５２と、を有する。なお、液晶素子１７０、トランジスタ１５０、及び容量素子１５２は、実施の形態１に示す図１の構成の表示装置を用いることができる。また、トランジスタ１５０の代わりに実施の形態２に示すトランジスタ１６０、または実施の形態３に示すトランジスタ２５０を適用することもできる。
液晶素子１７０の一対の電極の一方の電位は、画素回路部３０８の仕様に応じて適宜設定される。液晶素子１７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路部３０８のそれぞれが有する液晶素子１７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路部３０８の液晶素子１７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子１７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素回路部３０８において、トランジスタ１５０のソース及びドレインの一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１７０の一対の電極の他方に電気的に接続される。また、トランジスタ１５０のゲートは、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１５０は、オン状態又はオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１５２の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子１７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路部３０８の仕様に応じて適宜設定される。容量素子１５２は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図９（Ａ）の画素回路部３０８を有する表示装置では、ゲートドライバ３０４ａにより各行の画素回路部３０８を順次選択し、トランジスタ１５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路部３０８は、トランジスタ１５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を用いることのできる表示モジュール及び電子機器について、図１０及び図１１を用いて説明を行う。
図１０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８は、バックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
なお、バックライトユニット８００７は、反射型の液晶表示装置の場合、設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図１１（Ａ）乃至図１１（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図１１（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図１１（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１１（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図１１（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図１１（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図１１（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図１１（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１１（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図１１（Ａ）乃至図１１（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１１（Ａ）乃至図１１（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１０２ 第１の基板
１０４ａ 導電層
１０４ｂ 導電層
１０６ａ 絶縁層
１０６ｂ 絶縁層
１０８ 半導体層
１０９ａ 導電層
１０９ｂ 導電層
１０９ｃ 導電層
１１０ａ＿１ 導電層
１１０ａ＿２ 導電層
１１０ａ＿３ 導電層
１１０ｂ＿１ 導電層
１１０ｂ＿２ 導電層
１１０ｂ＿３ 導電層
１１０ｃ 導電層
１１０ｃ＿１ 導電層
１１０ｃ＿３ 導電層
１１２ 絶縁層
１１４ 有色層
１１６ 絶縁層
１１８ 画素電極層
１３２ 開口部
１３３ 開口部
１３４ 開口部
１４１ 導電層
１４２ 導電層
１５０ トランジスタ
１５２ 容量素子
１６０ トランジスタ
１６２ 第２の基板
１６４ 導電層
１６６ 液晶層
１７０ 液晶素子
２０２ 第１の基板
２０３ 下地絶縁層
２０４ 導電層
２０６ａ 絶縁層
２０６ｂ 絶縁層
２０８ 半導体層
２１０ａ＿１ 導電層
２１０ａ＿２ 導電層
２１０ａ＿３ 導電層
２１０ｂ＿１ 導電層
２１０ｂ＿２ 導電層
２１０ｂ＿３ 導電層
２１０ｃ 導電層
２１２ 絶縁層
２１４ 有色層
２１６ 絶縁層
２１８ 画素電極層
２２１ 絶縁層
２２３ 絶縁層
２３０ 開口部
２３１ 開口部
２３２ 開口部
２５０ トランジスタ
２６２ 第２の基板
２６４ 導電層
２６６ 液晶層
２７０ 液晶素子
３０２ 画素部
３０４ 駆動回路部
３０４ａ ゲートドライバ
３０４ｂ ソースドライバ
３０６ 保護回路
３０７ 端子部
３０８ 画素回路部
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (5)

  1. ゲート電極層と、前記ゲート電極層上のゲート絶縁層と、前記ゲート絶縁層上の半導体層と、前記ゲート絶縁層及び前記半導体層上のソース電極層及びドレイン電極層と、を含むトランジスタと、
    前記ゲート電極層と同じ層に設けられた第１の導電層と、
    前記ソース電極層及び前記ドレイン電極層と同じ層に設けられた反射電極層と、
    前記反射電極層と重畳する領域を有する有色層と、
    前記有色層を介して前記反射電極層と重畳する領域を有する画素電極層と、
    前記ソース電極層または前記ドレイン電極層のいずれか一方と接続された第２の導電層と、を有し、
    前記画素電極層が前記第２の導電層を介して前記トランジスタと接続され、
    前記画素電極は、前記第１の導電層と接続され、
    前記第１の導電層と、前記反射電極層との間で、容量素子が形成されることを特徴とする表示装置。
  2. 請求項１において、
    前記第２の導電層の少なくとも一部の形状が、前記ソース電極層及び前記ドレイン電極層と同一形状であることを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記導電層は、チタン（Ｔｉ）またはモリブデン（Ｍｏ）を含むことを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一つにおいて、
    前記反射電極層は、アルミニウム（Ａｌ）を含むことを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一つにおいて、
    前記画素電極層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）または錫（Ｓｎ）を含むことを特徴とする表示装置。
JP2014061072A 2013-03-27 2014-03-25 表示装置 Expired - Fee Related JP6377380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014061072A JP6377380B2 (ja) 2013-03-27 2014-03-25 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013065702 2013-03-27
JP2013065702 2013-03-27
JP2014061072A JP6377380B2 (ja) 2013-03-27 2014-03-25 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018139042A Division JP2019023731A (ja) 2013-03-27 2018-07-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2014209223A JP2014209223A (ja) 2014-11-06
JP2014209223A5 JP2014209223A5 (ja) 2017-03-23
JP6377380B2 true JP6377380B2 (ja) 2018-08-22

Family

ID=51619928

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014061072A Expired - Fee Related JP6377380B2 (ja) 2013-03-27 2014-03-25 表示装置
JP2018139042A Withdrawn JP2019023731A (ja) 2013-03-27 2018-07-25 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018139042A Withdrawn JP2019023731A (ja) 2013-03-27 2018-07-25 半導体装置

Country Status (6)

Country Link
US (2) US9245907B2 (ja)
JP (2) JP6377380B2 (ja)
KR (1) KR102138212B1 (ja)
CN (1) CN105051596B (ja)
TW (1) TWI637221B (ja)
WO (1) WO2014157126A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642170B (zh) 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102503756B1 (ko) * 2015-11-04 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
WO2017168693A1 (ja) * 2016-03-31 2017-10-05 株式会社オルタステクノロジー 液晶表示装置
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN107085334A (zh) * 2017-03-22 2017-08-22 南京中电熊猫平板显示科技有限公司 一种像素结构及其制造方法
CN106896603A (zh) * 2017-03-22 2017-06-27 南京中电熊猫平板显示科技有限公司 像素结构及其制造方法
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
JP3329273B2 (ja) 1998-06-08 2002-09-30 カシオ計算機株式会社 表示装置及びその製造方法
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP3514985B2 (ja) * 1998-11-06 2004-04-05 シャープ株式会社 アクティブマトリクス基板
JP2000162625A (ja) 1998-11-26 2000-06-16 Sanyo Electric Co Ltd カラー反射型液晶表示装置及びその製造方法
JP2000187209A (ja) 1998-12-22 2000-07-04 Advanced Display Inc 反射型液晶表示装置およびその製造方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
JP2003195350A (ja) 2001-12-27 2003-07-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置
JP2004191500A (ja) * 2002-12-09 2004-07-08 Nec Kagoshima Ltd 液晶表示装置
JP4095906B2 (ja) 2003-01-10 2008-06-04 シャープ株式会社 液晶表示装置およびその製造方法
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR20060091376A (ko) * 2005-02-14 2006-08-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
KR20070019457A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
WO2007039954A1 (ja) * 2005-09-30 2007-04-12 Sharp Kabushiki Kaisha 薄膜トランジスタアレイ基板の製造方法、及び薄膜トランジスタアレイ基板
JP4801569B2 (ja) * 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR101404550B1 (ko) * 2008-04-01 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
WO2011045953A1 (ja) * 2009-10-15 2011-04-21 シャープ株式会社 液晶表示パネルおよびその製造方法、液晶表示装置
KR101814222B1 (ko) * 2010-02-12 2018-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR101974059B1 (ko) * 2012-08-02 2019-05-02 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2019023731A (ja) 2019-02-14
KR20150133766A (ko) 2015-11-30
US20160111445A1 (en) 2016-04-21
CN105051596A (zh) 2015-11-11
CN105051596B (zh) 2019-01-29
WO2014157126A1 (en) 2014-10-02
US9502440B2 (en) 2016-11-22
JP2014209223A (ja) 2014-11-06
TWI637221B (zh) 2018-10-01
TW201441740A (zh) 2014-11-01
US20140291667A1 (en) 2014-10-02
US9245907B2 (en) 2016-01-26
KR102138212B1 (ko) 2020-07-27

Similar Documents

Publication Publication Date Title
JP6377380B2 (ja) 表示装置
JP6143319B2 (ja) 表示装置
US9553114B2 (en) Display device and electronic device with a color filter
JP7460314B2 (ja) 表示装置の作製方法
JP6794503B2 (ja) 液晶表示装置
JP2007156442A (ja) 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
JP7315572B2 (ja) 表示装置および電子機器
US11978745B2 (en) Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
WO2024052773A1 (ja) 半導体装置、およびその作製方法
JP2013152472A (ja) 表示装置
JP2015007806A (ja) 液晶表示装置
JP2014089464A (ja) 液晶表示装置
JP2014078033A (ja) 表示装置
JP2012198545A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180725

R150 Certificate of patent or registration of utility model

Ref document number: 6377380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees