KR101814222B1 - 액정 표시 장치 및 전자 장치 - Google Patents

액정 표시 장치 및 전자 장치 Download PDF

Info

Publication number
KR101814222B1
KR101814222B1 KR1020127023618A KR20127023618A KR101814222B1 KR 101814222 B1 KR101814222 B1 KR 101814222B1 KR 1020127023618 A KR1020127023618 A KR 1020127023618A KR 20127023618 A KR20127023618 A KR 20127023618A KR 101814222 B1 KR101814222 B1 KR 101814222B1
Authority
KR
South Korea
Prior art keywords
potential
timing controller
image signal
liquid crystal
signal
Prior art date
Application number
KR1020127023618A
Other languages
English (en)
Other versions
KR20130031820A (ko
Inventor
아쯔시 우메자끼
히로유끼 미야께
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130031820A publication Critical patent/KR20130031820A/ko
Application granted granted Critical
Publication of KR101814222B1 publication Critical patent/KR101814222B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 재생률이 감소하는 경우에 일어나는 표시된 정지 화상의 열화를 억제하기 위한 것이다. 액정 표시 장치는 구동 회로에 의해 제어되는 표시부 및 구동 회로를 제어하기 위한 타이밍 제어기를 포함한다. 정지 화상을 표시하기 위한 화상 신호가 타이밍 제어기에 공급된다. 타이밍 제어기에 의해, 화상 신호의 그레이 레벨 수가 작아짐에 따라 표시부에서 화상 신호에 대응하는 화상을 표시하는 경우의 재생률이 감소한다.

Description

액정 표시 장치 및 전자 장치{LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC DEVICE}
본 발명은 액정 표시 장치에 관한 것이다. 또한, 본 발명은 액정 표시 장치의 구동 방법에 관한 것이다. 또한, 본 발명은 액정 표시 장치를 포함하는 전자 장치에 관한 것이다.
텔레비전 수신기 등의 대형 표시 장치로부터 휴대폰 등의 소형 표시 장치까지 액정 표시 장치들이 널리 사용되고 있다. 지금부터는 더 높은 부가 가치를 갖는 제품들이 요구될 것이며, 현재 개발되고 있다. 최근, 전 세계적인 환경에 대한 관심 증가 및 휴대폰의 편리성 개선의 측면에서, 저전력 액정 표시 장치의 개발이 주목받고 있다.
비특허 문헌 1에는 액정 표시 장치의 전력 소비를 감소하기 위해 동화상 표시의 경우와 정지 화상 경우 사이에 재생률(refresh rate)이 상이한 액정 표시 장치의 구조를 개시한다. 비특허 문헌 1에는 정지 화상 표시의 경우 유휴 기간 및 스캔 기간 사이의 신호 스위칭에 의해 일어나는 드레인 공통 전압의 변동으로 인한 플리커(flicker)가 인지되는 것을 방지하기 위해, 동일 위상을 갖는 AC 신호들이 유휴 기간(idle period)에도 신호선 및 공통 전극에 공급되어 드레인 공통 전압의 변동(fluctuation)을 방지할 수 있다.
Kazuhiko Tsuda 등, IDW'02, pp.295-298
비특허 문헌 1에 개시된 바와 같이, 정지 화상을 표시하는 경우 재생률 감소에 의해 전력 소비가 줄어들 수 있다. 그러나 픽셀 전극의 전위가 픽셀 트랜지스터의 오프 전류 및/또는 액정으로부터의 누설 전류에 의해 변할 수 있기 때문에 일부 경우에 픽셀 전극과 공통 전극 사이의 전압은 계속 고정될 수 없다. 결과적으로, 액정에 인가되는 전압이 변하여 원하는 그레이 레벨을 얻을 수 없기 때문에 표시 화상이 열화된다.
다중 그레이 레벨 표시가 수행되는 경우 그레이 레벨이 쉽게 변하기 때문에, 그레이 레벨이 변하지 않도록 재생률이 유지될 필요가 있다. 따라서, 재생률 감소에 의해 액정 표시 장치의 전력 소비가 충분히 줄어들 수 없다는 문제가 있다.
이에 따라, 본 발명의 일 실시형태의 목적은 정지 화상을 표시하는 경우 재생률 감소에 의해 일어나는 그레이 레벨 변화로 인한 화질 열화를 억제하는 것이다.
본 발명의 일 실시형태는 구동 회로에 의해 제어되는 표시부 및 구동 회로를 제어하는 타이밍 제어기를 포함하는 액정 표시 장치이다. 정지 화상을 표시하는 화상 신호가 타이밍 제어기로 공급된다. 타이밍 제어기에 의해, 화상 신호의 그레이 레벨이 작아짐에 따라 표시부에서 화상 신호에 대응하는 화상 표시의 재생률이 감소한다.
본 발명의 일 실시형태는 구동 회로에 의해 제어되는 표시부 및 구동 회로를 제어하는 타이밍 제어기를 포함하는 액정 표시 장치이다. 타이밍 제어기에 의해, 표시부에 정지 화상을 표시하기 위한 제2 그레이 레벨 수를 갖는 제2 화상 신호에 대응하는 화상 표시의 재생률은 제2 그레이 레벨 수보다 작은 제1 그레이 레벨 수를 갖는 제1 화상 신호에 대응하는 화상 표시 재생률보다 작아지게 된다.
본 발명의 일 실시형태는 타이밍 제어기가 화상 신호의 그레이 레벨 수를 판단하기 위한 분석부, 분석부로부터의 신호에 따라 재생률을 저장하는 룩업 테이블부(lookup table portion), 및 룩업 테이블부에 의해 제어되는 패널 제어기를 포함하는 액정 표시 장치일 수 있다.
본 발명의 일 실시형태는 판단부가 화상 신호의 각각의 비트에 제공되는 카운터 회로 및 카운터 회로의 카운트 값에 기초하여 그레이 레벨 값을 판단하는 판단부를 포함하는 액정 표시 장치일 수 있다.
본 발명의 일 실시형태는 표시부 내의 각 픽셀이 화상 신호의 기입을 제어하는 트랜지스터를 포함하고, 트랜지스터의 반도체층이 산화물 반도체를 포함하는 액정 표시 장치일 수 있다.
본 발명의 일 실시형태는 정지 화상을 표시하는 경우 재생률 감소에 의해 일어나는 그레이 레벨 변화로 인한 화질 열화가 덜 일어나게 할 수 있다. 또한, 정지 화상을 표시하는 경우 재생률 감소에 의해 전력 소비가 줄어들 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 2a 및 도 2b는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 3a 및 도 3b는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 5는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 6은 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 7a 및 도 7b는 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 8은 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 9a 내지 도 9d는 각각 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 10의 (a1), (a2), 및 (b)는 각각 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 11은 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 12a 및 도 12b는 각각 본 발명의 일 실시형태에 따른 액정 표시 장치를 도시한다.
도 13a 내지 도 13d는 각각 본 발명의 일 실시형태에 따른 전자 장치를 도시한다.
도 14a 내지 도 14d는 각각 본 발명의 일 실시형태에 따른 전자 장치를 도시한다.
본 발명의 실시형태들은 첨부 도면을 참조하여 이하 설명될 것이다. 그러나 본 발명은 여러 상이한 모드로 수행될 수 있으며, 본 발명의 모드 및 상세 설명은 본 발명의 목적 및 범위에서 벗어나지 않고 다양한 방법으로 변형될 수 있다는 점은 당업자에게 쉽게 이해된다. 따라서, 본 발명은 다음의 실시형태들의 설명으로 제한되는 것으로 해석되지 않아야 한다. 이하 설명되는 본 발명의 구조를 도시한 모든 도면들에서 동일한 부분 또는 동일한 기능을 갖는 부분들은 동일한 도면 부호에 의해 표시된다는 점에 유의한다.
실시형태를 위해 도면 등에 도시된 층의 크기 및 두께, 신호의 파형, 및 컴포넌트의 영역은 일부 경우에 간략화를 위해 과장되어 있다. 따라서, 본 발명의 실시형태들은 이러한 규모로 제한되지 않는다.
본 명세서에서 "제1", "제2", "제3", "N번째" (여기서, N은 자연수) 등의 용어는 컴포넌트들 사이의 혼동을 피하기 위해 사용되며 컴포넌트들을 수치로 제한하지 않는다는 점에 유의한다.
(제1 실시형태)
이 실시형태에서, 액정 표시 장치는 개략도, 블록도, 및 액정 소자의 특성과 그레이 레벨 수 사이의 관계를 나타내는 도면을 참조하여 설명될 것이다.
본 명세서와 관련된 액정 표시 장치는 액정 표시 장치의 블록도이고 액정 표시 장치를 나타내는 개략도인 도 1a 내지 도 1c를 참조하여 설명될 것이다.
도 1a에 도시된 액정 표시 장치(100)는 (타이밍 제어 회로라고도 지칭되는) 타이밍 제어기(101), 구동 회로(102), 및 표시부(103)를 포함한다. 타이밍 제어기(101)에는 외부로부터 화상 신호(Data)가 제공된다.
도 1a의 타이밍 제어기(101)에는 화상 신호(Data)의 그레이 레벨 수(즉, 화상 신호(Data)로 표시되는 화상의 그레이 레벨 수)에 따라 재생률을 변경하는 기능이 있다. 구체적으로, 타이밍 제어기(101)는 표시부에 포함된 픽셀에 기입된 화상 신호의 유지 기간을 변경하는 기능을 갖는다.
도 1a에 도시된 구동 회로(102)는 (스캔선 구동 회로라고도 지칭되는) 게이트선 구동 회로(gate line driver circuit) 및 (신호선 구동 회로라고도 지칭되는) 소스선 구동 회로(source line driver circuit)를 포함한다. 게이트선 구동 회로 및 소스선 구동 회로는 복수의 픽셀을 포함하는 표시부(103)를 구동하기 위한 구동 회로로서, (시프트 레지스터라고도 지칭되는) 시프트 레지스터 회로 또는 디코더 회로를 포함한다. 게이트선 구동 회로 및 소스선 구동 회로는 표시부(103)와 동일한 기판 위에 제공되거나 표시부(103)와 상이한 기판 위에 제공될 수 있다는 점에 유의한다.
도 1a에 도시된 표시부(103)는 복수의 픽셀, 복수의 픽셀을 스캔하고 선택하는 (스캔선(scan line)이라고도 지칭되는) 게이트선(gate line) 및 복수의 픽셀에 화상 신호를 공급하는 (신호선(signal line)이라고도 지칭되는) 소스선(source line)을 포함한다. 게이트선은 게이트선 구동 회로에 의해 제어되며, 소스선은 소스선 구동 회로에 의해 제어된다. 픽셀은 스위칭 소자로서 트랜지스터, 용량 소자, 및 액정 소자를 포함한다.
도 1b에 도시된 바와 같이, 이 실시형태에서 설명되는 액정 표시 장치(100)에는 동화상 표시 기간(104) 및 정지 화상 표시 기간(105)이 있다. 이 실시형태에 도시된 구조에서는 특히, 정지 화상 표시 기간(105) 내의 각각의 프레임 기간의 화상 신호의 기입 기간 및 유지 기간을 설명한다.
바람직하게, 동화상 표시 기간(104)에서 하나의 프레임 기간의 사이클(또는 프레임 주파수)은 1/60 초 이하(60Hz 이상)이다. 프레임 주파수를 증가시키면 화상의 관측자에 의해 플리커 발생은 거의 감지되지 않는다. 또한, 바람직하게 정지 화상 표시 기간(105)은 지극히 긴 일 프레임 기간 사이클, 예를 들어 1분 이상(0.017 Hz 이하)을 갖는다. 프레임 주파수의 감소는 동일 화상을 여러 차례 재기입하는 경우에 비해 눈의 피로감을 덜 심각하게 할 수 있다. 프레임 주파수는 재생률 및 초당 스크린 표시의 반복 횟수를 의미한다는 점에 유의한다.
동화상 표시 기간(104) 및 정지 화상 표시 기간(105)은 다음의 방법으로 스위칭될 수 있는데, 예를 들어 기간을 스위칭하는 신호가 외부로부터 공급되거나, 동화상 표시 기간(104) 또는 정지 화상 표시 기간(105)이 화상 신호(Data)에 따라 판단된다는 점에 유의한다. 동화상 표시 기간(104) 및 정지 화상 표시 기간(105)이 화상 신호(Data)에 따라 기간들을 스위칭하는 판단에 의해 스위칭되는 경우, 도 1a의 타이밍 제어기(101)는 다음의 기간을 스위칭하는데, 이 기간에는 표시부(103)의 각 픽셀에 기입된 화상 신호가 이전 기간에 기입된 화상 신호와 상이할 때마다 수행되는 화상 신호의 연속 기입에 의해 동화상이 표시될 수 있는 동화상 표시 기간, 및 표시부(103)의 각 픽셀에 기입된 화상 신호가 이전 기간에 기입된 것과 동일할 때 화상 신호의 기입이 중단되고 기입된 화상 신호가 각 픽셀에서 유지되는 방식으로 정지 화상이 표시되는 정지 화상 표시 기간이 있다.
다음으로, 도 1a의 타이밍 제어기(101)의 동작을 도 1c의 개략도를 참조하여 설명할 것이다. 여기서, 제1 화상 신호 및 제2 화상 신호인 복수의 화상 신호는 특정 화상 신호로서 사용된다. 도 1c에서, 제1 화상 신호는 제1 그레이 레벨 수, 구체적으로 M번째 그레이스케일(여기서, M은 자연수)을 갖는 화상 신호이고, 기간(T1)은 제1 화상 신호를 갖는 화상을 표시하는 기간이며, 제2 화상 신호는 제2 그레이 레벨 수, 구체적으로 N번째 그레이스케일(여기서, N은 자연수)을 갖는 화상 신호이고, 기간(T2)은 제2 화상 신호를 갖는 화상을 표시하는 기간이라는 점에 유의한다. 제1 그레이 레벨 수(M)는 제2 그레이 레벨 수(N)보다 큰 데, 즉 더 많은 그레이 레벨을 갖는 화상은 제2 화상 신호보다 제1 화상 신호로 표시될 수 있다. 도 1c의 기간(T1)에서의 프레임 기간인 기간(106)은 제1 화상 신호의 프레임 기간이다. 도 1c의 기간(T2)에서의 프레임 기간인 기간(107)은 제2 화상 신호의 프레임 기간이다. 제1 그레이 레벨 수(M)가 제2 그레이 레벨 수(N)보다 크다는 가정(여기서, M > N) 하에서 이하 설명될 것이다.
그레이 레벨 수는 컬러의 밝음 또는 어두움을 나타내는 수이며, 그레이 레벨은 화상을 표시하는 픽셀에 기입된 화상 신호의 전압의 레벨(이하, 전압 레벨)에 의해 표현된다. 구체적으로, 그레이 레벨 수는 액정 소자에 전압을 인가함으로써 표현되는 흰색에서 검은색으로의 변화를 표현하는 전압 레벨의 기울기를 복수의 레벨로 분할함으로써 획득될 수 있는 전압 레벨들의 전체 개수이다. 또한, 그레이 레벨 수는 액정 소자에 전압을 인가함으로써 표현되는 흰색에서 검은색으로의 변화를 표현하는 전압 레벨의 기울기를 복수의 레벨로 분할함으로써 획득될 수 있는 전압 레벨들의 개수 중에 일 프레임 기간 내의 화상을 표시하는 픽셀에 실제로 공급되는 전압 레벨의 개수이다. 구체적으로 화상을 표시하는 픽셀에 실제로 공급되는 전압 레벨의 개수는 그레이 레벨 수와 같이 표현된다. 복수의 화상 신호들은 앞서 설명한 제1 화상 신호 및 제2 화상 신호 등의 상이한 그레이 레벨 수들을 갖는 복수의 화상 신호라는 점에 유의한다.
이 실시형태에서 설명한 구조는 특히 정지 화상 표시 기간에 화상 신호로 표시되는 화상의 그레이 레벨에 따라 재생률이 변하는, 다시 말해 프레임 기간의 길이가 변하는 구조이다. 도 1c에 도시된 바와 같이, 서로 상이한 그레이 레벨을 갖는 화상 신호들에 따라 재생률은 변하며, 즉 기간(106) 및 기간(107)의 길이는 상이하게 된다. 제2 그레이 레벨 수(N)를 갖는 화상 신호가 사용되는 기간(107)은 제1 그레이 레벨 수(M)를 갖는 화상 신호가 사용되는 기간(106)보다 길도록 설계되는데, 다시 말해 제1 그레이 레벨 수(M)를 갖는 화상 신호의 재생률은 제2 그레이 레벨 수(N)를 갖는 화상 신호의 재생률보다 작게 된다. 또한, 재생률 감소는 프레임 기간의 길이의 증가에 대응한다. 도 1c에서, 기간(106)은 (도 1c에 "W"라고 표시된) 제1 화상 신호가 픽셀에 기입되는 기간(108) 및 (도 1c에 "H"라고 표시된) 제1 화상 신호가 픽셀에 유지되는 기간(109)을 포함한다는 점에 유의한다. 기간(107)은 (도 1c에 "W"라고 표시된) 제2 화상 신호가 픽셀에 기입되는 기간(110) 및 (도 1c에 "H"라고 표시된) 제2 화상 신호가 픽셀에 유지되는 기간(111)을 포함한다는 점에 유의한다. 여기서, 기간(106) 및 기간(107)의 길이는 서로 상이한데, 이는 픽셀에서 제1 화상 신호를 유지하는 기간(109)의 길이와 픽셀에서 제2 화상 신호를 유지하는 기간(111)의 길이가 서로 상이하다는 것을 의미한다. 기간(106) 및 기간(107)의 길이는 제1 그레이 레벨 수(M) 및 제2 그레이 레벨 수(N)에 따라 변하는데, 이로써 정지 화상을 표시하는 경우의 재생률 감소로 인한 그레이 레벨 변화로 인한 화질 열화가 억제될 수 있다. 또한, 정지 화상을 표시하는 경우 재생률 감소만큼 화상 신호들의 기입 빈도가 감소됨으로써 더 낮은 전력 소비가 실현될 수 있다. 동일한 화상을 여러 번 재기입함으로써 정지 화상이 표시되는 경우, 화상들의 스위칭이 시각적으로 보이기 때문에 사람의 눈의 피로감을 발생시킬 수 있다. 따라서, 급격한 재생률 감소는 눈의 피로감을 덜 심각하게 만들 수 있다.
다음으로, 이 실시형태의 구조에 의해 획득되는 영향을 설명하기 위해, 도 2a 및 도 2b는 일례로서 도 1c의 제1 그레이 레벨 수(M) 및 제2 그레이 레벨 수(N)에 각각 대응하는 화상 신호의 전압과 액정 소자의 투과율(transmittance) 사이의 관계를 도시한다. 도 2a 및 도 2b는 노멀리 화이트 모드의 액정 소자의 투과율을 도시하는데, 예를 들어 0V가 인가되면 투과율은 높다는 점에 유의한다. 노멀리 블랙 모드의 액정 소자가 사용되는 경우에도 이 실시형태의 구조는 동일한 효과를 획득할 수 있다는 점에 유의한다. 또한, 액정 소자를 구동하기 위해, 액정 소자에 인가된 전압의 극성이 반전되었는지 여부가 선택될 수 있는 다양한 반전 구동이 채택될 수 있다. 이 실시형태에서는 양의 전압 및 투과율 사이의 관계가 설명되지만, 전압의 극성이 음인 경우에도 유사한 관계가 있다는 점에 유의한다.
도 2a는 화상 신호가 제1 그레이 레벨 수(M)를 갖는 경우 전압과 투과율 사이의 관계를 도시한다. 도 2b는 화상 신호가 제2 그레이 레벨 수(N)를 갖는 경우 전압과 투과율 사이의 관계를 도시한다.
도 2a에서, 제1 그레이 레벨 수(M)에서, 전압(V1)은 제1 그레이 레벨(201)(검은색)에 대응하고, 전압(V2)은 제2 그레이 레벨(202)(중간 레벨)에 대응하고, 전압(V3)은 제3 그레이 레벨(203)(중간 레벨)에 대응하고, 전압(V4)은 제4 그레이 레벨(204)(중간 레벨)에 대응하고, 전압(VM)은 M번째 그레이 레벨(205)(흰색)에 대응한다. 도 2b에서, 제2 그레이 레벨 수(N)에서, 전압(V1)은 제1 그레이 레벨(211)(검은색)에 대응하고, 전압(V2)은 제2 그레이 레벨(212)(중간 레벨)에 대응하고, 전압(VN)은 N번째 그레이 레벨(215)(흰색)에 대응한다. 전압이 액정 소자의 반대 전극에 인가된다는 점에 유의한다. 도 2a 및 도 2b에 도시된 바와 같이, 제1 그레이 레벨 수(M) 및 제2 그레이 레벨 수(N)를 비교하면, 화상 신호들의 그레이 레벨의 개수가 더 작은 제2 그레이 레벨 수(N)는 그레이 레벨들 사이의 전압들의 갭(차)이 더 크다. 따라서, 화상 신호의 그레이 레벨 개수가 작아질수록, 픽셀에 기입된 화상 신호의 전압이 시간이 지남에 따라 변하는 경우에도 그레이 레벨은 거의 변하지 않는다.
도 3a 및 도 3b에서, 도 2a 및 도 2b에 도시된 전압과 투과율 사이의 관계가 더 구체적으로 도시된다. 도 3a는 도 2a에 도시된 중간 레벨인 i번째 그레이 레벨 부근의 전압과 투과율 사이의 관계를 도시한다(여기서 i는 1 내지 M 중 어느 하나). 도 3b는 도 2b에 도시된 중간 레벨인 j번째 그레이 레벨 부근의 전압과 투과율 사이의 관계를 도시한다(여기서 j는 1 내지 N 중 어느 하나). 예를 들어, 도 3a에서 화상 신호가 제1 그레이 레벨 수(M)를 갖는 경우, 전압(Vi)은 i번째 그레이 레벨(303)(중간 레벨)에 대응하고, 전압(Vi +1)은 (i+1)번째 그레이 레벨(304)(중간 레벨)에 대응하고, 전압(Vi +2)은 (i+2)번째 그레이 레벨(305)(중간 레벨)에 대응하고, 전압(Vi -1)은 (i-1)번째 그레이 레벨(302)(중간 레벨)에 대응하고, 전압(Vi -2)은 (i-2)번째 그레이 레벨(301)(중간 레벨)에 대응한다. 도 3b에서 화상 신호가 제2 그레이 레벨 수(N)를 갖는 경우, 전압(Vj)은 j번째 그레이 레벨(312)(중간 레벨)에 대응하고, 전압(Vj +1)은 (j+1)번째 그레이 레벨(313)(중간 레벨)에 대응하고, 전압(Vj-1)은 (j-1)번째 그레이 레벨(311)(중간 레벨)에 대응한다.
도 3a에서, 전압(Vi)은 액정 소자에 인가되어 i번째 그레이 레벨(303)을 표현한다. 도 3b에서, 전압(Vj)은 액정 소자에 인가되어 j번째 그레이 레벨(312)을 표현한다. 전압(Vi) 및 전압(Vj)의 인가 후, 액정 소자에 인가된 전압은 시간이 지남에 따라 α만큼 감소하여 각각 Vi -α 및 Vj -α가 된다. 도 3a에서, 전압(Vi)으로부터 전압(Vi -α)으로의 감소는 그레이 레벨이 (i+1)번째 그레이 레벨(304)(중간 레벨)과 (i+2)번째 그레이 레벨(305)(중간 레벨) 사이의 그레이 레벨(306)로 시프트한다는 것을 의미하는데(도 3a의 화살표(307) 참조), 결과적으로 그레이 레벨은 전압 감소로 인해 (i+1)번째 그레이 레벨(304)(중간 레벨) 또는 (i+2)번째 그레이 레벨(305)(중간 레벨)로서 인식된다. 도 3b에서, 전압(Vj)으로부터 전압(Vj -α)으로의 감소는 그레이 레벨이 j번째 그레이 레벨(312)과 (j+1)번째 그레이 레벨(313) 사이의 그레이 레벨(314)로 시프트한다는 것을 의미하는데(도 3b의 화살표(315) 참조), 결과적으로 그레이 레벨은 전압 감소로 인해 j번째 그레이 레벨(312) 또는 (j+1)번째 그레이 레벨(313)로서 인식된다. 도 3a 및 도 3b로부터 액정 소자에 인가된 전압(Vi) 및 전압(Vj)이 α와 동일한 값만큼 감소하는 경우에도 전압의 변화로 인한 그레이 레벨의 변화가 제1 그레이 레벨 수(M)를 갖는 화상 신호(도 3a)에서보다 제2 그레이 레벨 수(N)를 갖는 화상 신호(도 3b)에서 더 작다는 점을 알 수 있다. 다시 말하면, 픽셀에 기입된 화상 신호가 유지되는 동안 전압이 감소하는 경우, 더 큰 수인 제1 그레이 레벨 수(M)를 갖는 화상 신호의 경우에 비해, 작은 수인 제2 그레이 레벨 수(N)를 갖는 화상 신호로, 그레이 레벨의 변화로 인한 화질 열화를 감소시킬 수 있다. 따라서, 큰 수인 제1 그레이 레벨 수(M)를 갖는 화상 신호에 따라 화상이 표시되는 경우에 비해, 작은 수인 제2 그레이 레벨 수(N)를 갖는 화상 신호에 따라 화상이 표시되는 경우에는, 재생률이 작아도, 정지 화상을 표시하는 경우 그레이 레벨의 변화로 인한 화질 열화가 감소될 수 있다. 또한, 작은 수인 제2 그레이 레벨 수(N)를 갖는 화상 신호에 따라 화상이 표시되는 경우에는 큰 수인 제1 그레이 레벨 수(M)를 갖는 화상 신호에 따라 화상이 표시되는 경우보다, 화상 신호를 유지하는 기간이 더 길게 설정될 수 있다. 이에 따라, 정지 화상을 표시하는 경우 재생률 감소에 의해 전력 소비를 낮출 수 있다.
이 실시형태의 타이밍 제어기는 화상 신호(Data)의 그레이 레벨에 따라 재생률을 변경하는 기능 대신에, 디지털 화상 신호(Data)의 그레이 레벨을 표현하는 각각의 비트 값을 분석함으로써 재생률을 변경하는 기능을 가질 수 있다는 점에 유의한다. 구체적인 실시형태로서, 도 4a 및 도 4b는 비트 값을 분석함으로써 재생률을 변경하는 구조를 도시한다.
도 4a는 도 1a의 블록도의 타이밍 제어기를 상세히 도시한 블록도이다. 도 4a의 타이밍 제어기(101)는 분석부(401), 룩업 테이블부(402), 및 (표시 제어 회로로도 지칭되는) 패널 제어기(403)를 포함한다. 도 4a의 분석부(401)는 화상 신호(Data)의 n개의 비트 각각의 비트 값을 판독하고(여기서 n은 자연수), 비트 값이 모든 픽셀에서 동일한지 및/또는 일부 비트 값이 모든 픽셀에서 동일한지 여부를 분석하고, 분석 결과를 룩업 테이블부(402)에 출력한다. 룩업 테이블부(402)는 분석 결과에 기초하여 재생률을 실현하기 위한 룩업 테이블을 저장하고, 룩업 테이블에 따른 신호에 기초하여 패널 제어기(403)를 제어한다.
도 4b는 분석부(401)의 구조를 도시한다. 도 4b의 분석부(401)는 복수의 카운터 회로(411) 및 판단부(412)를 포함한다. 카운터 회로(411)는 비트마다 제공되는데, 입력된 화상 신호(Data)의 비트 값에 따라 카운트 값을 변경함으로써 카운트하는 회로이다. 특정 동작은 다음과 같은데, 예를 들어 복수의 카운터 회로(411) 중 적어도 하나에서 카운트 값이 변경되는 경우, 비트 값들은 모든 픽셀에서 동일하지 않으며; 판단부(412)는 카운트 값이 카운터 회로(411)에 의해 변경되는지 여부를 판단하고, 그 결과를 룩업 테이블부(402)로 출력한다.
여기서, 도 4a 및 도 4b에 도시된 타이밍 제어기(101)의 특정 동작의 일례를 설명하기 위해 6 비트 화상 신호가 고려된다. 각각의 픽셀에 공급되는 화상 신호의 그레이 레벨은 이진수로 다음과 같이 표현되는데, 0번째 그레이 레벨은 "000000"이고, 제1 그레이 레벨은 "000001"이고, 제2 그레이 레벨은 "000010"이고, 제3 그레이 레벨은 "000011"이고, 제4 그레이 레벨은 "000100"이고, 제5 그레이 레벨은 "000101"이고, 제6 그레이 레벨은 "000110"이고, 제7 그레이 레벨은 "000111"이고, 제8 그레이 레벨은 "001000"이다. 이 때, 도 1c의 기간(T1) 내의 프레임 기간인 기간(106) 내의 제1 화상 신호의 최하위 비트가 모든 픽셀에서 동일하다면, 액정 소자에 인가되는 전압의 감소로 인한 적어도 2개의 그레이 레벨의 그레이스케일 시프트가 허용된다. 또한, 도 1c의 기간(T2) 내의 프레임 기간인 기간(107) 내의 제2 화상 신호의 2개의 하위 비트들이 모든 픽셀에서 동일하다면, 액정 소자에 인가되는 전압의 감소로 인한 적어도 4개의 그레이 레벨의 그레이스케일 시프트가 허용된다. 다시 말해, 최하위 비트가 모든 픽셀에서 동일한 경우에 비해, 2개의 하위 비트가 모든 픽셀에서 동일한 경우에는 도 3a 및 도 3b에 도시된 바와 같이 액정 소자에 인가되는 전압의 감소로 인한 그레이스케일 시프트가 작으며, 이에 따라 재생률은 감소할 수 있다.
앞서 설명한 바와 같이, 이러한 실시형태의 구조에서 정지 화상을 표시하는 기간에, 그레이 레벨 변화로 인한 화질 열화를 재생률 감소에 의해 사전에 작게 할 수 있다. 또한, 정지 화상을 표시하는 경우 재생률 감소에 의해 전력 소비가 줄어들 수 있다.
이 실시형태는 다른 실시형태에서 설명된 구조와 적절하게 결합하여 구현될 수 있다.
(제2 실시형태)
이 실시형태에서, 본 발명의 액정 표시 장치 및 낮은 전력 소비를 획득할 수 있는 액정 표시 장치의 하나의 모드를 도 5, 도 6, 도 7a 및 도 7b, 및 도 8을 참조하여 설명할 것이다.
도 5의 블록도는 이 실시형태에 설명된 액정 표시 장치(800)의 구조를 도시한다. 액정 표시 장치(800)는 화상 처리 회로(801), 타이밍 제어기(802), 및 표시 패널(803)을 포함한다. 투과형(transmissive) 액정 표시 장치 또는 반투과형(transflective) 액정 표시 장치의 경우, 백라이트부(804)는 광원으로서 추가적으로 제공된다.
액정 표시 장치(800)는 그에 접속된 외부 장치로부터 화상 신호(화상 신호(Data))를 공급받는다. 액정 표시 장치의 전원(817)이 턴온되어 전원 공급을 시작할 때 전원 전위들(높은 전원 전위(Vdd), 낮은 전원 전위(Vss), 및 공통 전위(Vcom))이 공급된다는 점에 유의한다. 제어 신호(시작 펄스(SP) 및 클럭 신호(CK))는 타이밍 제어기(802)로부터 공급된다.
높은 전원 전위(Vdd)가 기준 전위보다 높으며, 낮은 전원 전위(Vss)가 기준 전위와 같거나 낮다는 점에 유의한다. 바람직하게 높은 전원 전위(Vdd) 및 낮은 전원 전위(Vss)는 박막 트랜지스터가 동작할 수 있는 전위라는 점에 유의한다. 일부 경우에 높은 전원 전위(Vdd) 및 낮은 전원 전위(Vss)는 전원 전압이라고 통칭된다는 점에 유의한다.
액정 소자(805)의 전극(픽셀 전극) 중 하나에 공급되는 화상 신호의 전위에 관해 참조로서 기능하는 한, 공통 전위(Vcom)는 임의의 전위일 수 있다. 예를 들어, 공통 전위(Vcom)는 접지 전위일 수 있다.
화상 신호(Data)는 도트 반전 구동(dot inversion driving), 소스선 반전 구동, 게이트선 반전 구동, 프레임 반전 구동 등에 따라 적절히 반전되어 액정 표시 장치(800)에 입력될 수 있다. 화상 신호가 아날로그 신호인 경우, 화상 신호는 A/D 변환기 등을 통해 디지털 신호로 변환되어 액정 표시 장치(800)에 공급될 수 있다.
이 실시형태에서, 액정 소자(805)의 전극 중 다른 하나(대향 전극) 및 용량 소자(813)의 하나의 전극에는 전원(817)으로부터 타이밍 제어기(802)를 통해 고정 전위인 공통 전위(Vcom)가 공급된다.
화상 처리 회로(801)는 입력된 화상 신호(Data)에 분석, 연산, 및/또는 처리를 수행하며, 판단 신호와 함께 처리된 화상 신호(Data)를 타이밍 제어기(802)로 출력한다.
구체적으로, 화상 처리 회로(801)는 입력된 화상 신호(Data)를 분석하고, 표시될 화상이 동화상인지 정지 화상인지를 판단하고, 판단 결과를 포함하는 판단 신호를 타이밍 제어기(802)로 출력한다. 정지 화상의 경우, 화상 처리 회로(801)는 동화상 또는 정지 화상의 데이터를 포함하는 화상 신호(Data)로부터 하나의 프레임 동안 정지 화상의 데이터를 추출하여 정지 화상을 표현하는 판단 신호와 함께 타이밍 제어기(802)로 출력한다. 또한, 동화상의 경우, 화상 처리 회로(801)는 입력된 화상 신호(Data)를 동화상을 표현하는 판단 신호와 함께 타이밍 제어기(802)로 출력한다. 앞서 설명한 기능은 화상 처리 회로(801)의 기능의 일례이며, 표시 장치의 응용 형태에 따라 다양한 화상 처리 기능들이 선택되고 인가될 수 있다는 점에 유의한다.
타이밍 제어기(802)는 제1 실시형태에서 설명된 기능에 추가하여, 처리된 화상 신호(Data), 제어 신호(구체적으로, 시작 펄스(SP) 및 클럭 신호(CK) 등의 제어 신호의 공급 및 중단 사이의 스위칭을 제어하는 신호), 전원 전위(높은 전원 전위(Vdd), 낮은 전원 전위(Vss), 및 공통 전위(Vcom))를 표시 패널(803)로 공급하는 기능을 갖는다.
디지털 신호로 변환된 화상 신호가 화상 신호의 차이를 검출하는 등의 동작에 쉽게 영향을 받기 때문에, 입력된 화상 신호(화상 신호(Data))가 아날로그 신호인 경우, AD 변환기 등은 화상 처리 회로(801)에서 제공될 수 있다는 점에 유의한다.
표시 패널(803)은 액정 소자(805)가 한 쌍의 기판(제1 기판 및 제2 기판) 사이에 배치된다. 제1 기판은 구동 회로부(806) 및 픽셀부(807)를 포함한다. 제2 기판은 (공통 컨택트라고도 지칭되는) 공통 접속부 및 (공통 전극이라고도 지칭되는) 공통 전극을 포함한다. 공통 접속부는 제1 기판과 제2 기판은 전기적으로 접속시킨다. 공통 접속부는 제1 기판 위에 제공될 수 있다.
픽셀부(807)에서, 복수의 게이트선(스캔선)(808) 및 복수의 소스선(신호선)(809)이 제공된다. 복수의 픽셀들(810)은 행렬 형태로 배열되어 픽셀들(810) 각각은 게이트선(808) 및 소스선(809)에 의해 둘러싸인다. 이 실시형태에 설명한 표시 패널에서, 게이트선(808) 및 소스선(809)은 각각 게이트선 구동 회로(811A) 및 소스선 구동 회로(811B)로부터 연장된다.
또한, 픽셀(810)은 스위칭 소자로서의 트랜지스터(812), 트랜지스터(812)에 접속된 용량 소자(813), 및 액정 소자(805)를 포함한다.
액정 소자(805)는 액정의 광 변조 작용에 의한 광을 전송할지 여부를 제어하는 소자이다. 액정의 광 변조 작용은 액정에 인가되는 전기장에 의해 제어된다. 액정에 인가되는 전기장의 방향은 액정 재료, 구동 방법, 전극 구조에 따라 다양하며, 적절하게 선택된다. 예를 들어, 전기장이 액정의 두께 방향(소위 수직 방향)으로 인가되는 구동 방법이 사용되는 경우, 픽셀 전극 및 공통 전극에는 각각 제1 기판 및 제2 기판에 제공되며, 액정이 제1 기판 및 제2 기판 사이에 제공된다. 전기장이 액정의 두께 방향(소위 수평 방향)으로 인가되는 구동 방법이 사용되는 경우, 픽셀 전극 및 공통 전극에는 액정에 대하여 동일한 기판 위에 제공될 수 있다. 픽셀 전극 및 공통 전극은 다양한 개구 패턴들을 가질 수 있다. 이 실시형태에서, 소자가 광 변조 작용에 의해 광을 전송할지 여부를 제어하는 한, 액정 재료, 구동 방법, 및 전극 구조에 특별한 제한은 없다.
트랜지스터(812)에서, 픽셀부(807)에서 제공되는 복수의 게이트선(808) 중 하나가 게이트 전극에 접속되고, 소스 전극 및 드레인 전극 중 하나는 복수의 소스선(809) 중 하나에 접속되고, 소스 전극 및 드레인 전극 중 다른 하나는 용량 소자(813)의 전극 중 하나 및 액정 소자(805)의 전극 중 하나(픽셀 전극)에 접속된다.
바람직하게, 오프 전류가 낮은 트랜지스터가 트랜지스터(812)에 사용된다. 트랜지스터(812)가 오프 상태에 있는 경우, 오프 전류가 낮은 트랜지스터(812)에 접속되는 액정 소자(805) 및 용량 소자(813)에 축적되는 전하들은 트랜지스터(812)를 통해 거의 누설되지 않으며, 이로써 트랜지스터(812)가 턴오프되기 전에 데이터가 기입되는 상태는 다음 신호가 기입될 때까지 안정적으로 유지될 수 있다. 따라서, 픽셀(810)은 오프 전류가 낮은 트랜지스터(812)에 접속되는 용량 소자(813)를 사용하지 않고 형성될 수 있다.
이러한 구조를 이용함으로써, 용량 소자(813)는 액정 소자(805)에 인가되는 전압을 유지할 수 있다. 용량 소자(813)의 전극은 추가적으로 제공되는 정전 용량선에 접속될 수 있다.
구동 회로부(806)는 게이트선 구동 회로(811A) 및 소스선 구동 회로(811B)를 포함한다. 게이트선 구동 회로(811A) 및 소스선 구동 회로(811B)는 복수의 픽셀을 포함하는 픽셀부(807)를 구동하는 구동 회로이며, 각각 (시프트 레지스터라고도 지칭되는) 시프트 레지스터 회로를 포함한다.
게이트선 구동 회로(811A) 및 소스선 구동 회로(811B)는 픽셀부(807)와 동일한 기판 위에 제공되거나 픽셀부(807)와 상이한 기판 위에 형성될 수 있다는 점에 유의한다.
타이밍 제어기(802)에 의해 제어되는 높은 전원 전위(Vdd), 낮은 전원 전위(Vss), 시작 펄스(SP), 클럭 신호(CK), 화상 신호(Data)는 구동 회로부(806)에 공급된다는 점에 유의한다.
단자부(816)는 (높은 전원 전위(Vdd), 낮은 전원 전위(Vss), 시작 펄스(SP), 클럭 신호(CK), 화상 신호(Data), 및 공통 전위(Vcom) 등의) 타이밍 제어기(802) 등으로부터 출력된 소정의 신호를 구동 회로부(806)로 공급하는 입력 단자이다.
액정 표시 장치는 측광 회로(photometric circuit)를 포함할 수 있다. 측광 회로가 제공되는 액정 표시 장치는 액정 표시 장치가 위치하는 환경의 밝기를 검출할 수 있다. 결과적으로, 측광 회로에 접속된 타이밍 제어기(802)는 측광 회로로부터 입력된 신호에 따라 백라이트 및 사이드라이트(sidelight) 등의 광원의 구동 방법을 제어할 수 있다.
백라이트부(804)는 백라이트 제어 회로(814) 및 백라이트(815)를 포함한다. 백라이트(815)는 액정 표시 장치(800)의 사용에 따라 선택되고 결합될 수 있다. 백라이트(815)의 광원으로서, 발광 다이오드(LED)가 사용될 수 있다. 예를 들어, 흰색 발광 소자(예를 들어, LED)는 백라이트(815)에 배치될 수 있다. 전원 전위 및 백라이트를 제어하는 백라이트 신호가 타이밍 제어기(802)로부터 백라이트 제어 회로(814)로 공급된다.
컬러 표시는 컬러 필터와 결합되어 수행될 수 있다. 또한, 컬러 표시는 (편광막, 지연막(retardation film), 또는 반사방지막 등의) 광학 필름과 결합되어 수행될 수도 있다. 투과형 액정 표시 장치 또는 반투과형 액정 표시 장치에 사용되는 백라이트 등의 광원은 액정 표시 장치(800)의 사용에 따라 선택되고 결합될 수 있다. 또한, 면 광원(planar light source)은 복수의 LED 광원 또는 복수의 전계 발광(EL) 광원을 사용하여 형성될 수 있다. 면 광원으로서, 3가지 이상의 LED들이 사용될 수 있으며, 백색광을 방출하는 LED가 사용될 수 있다. 컬러 필터는 RGB 등의 발광 다이오드가 백라이트에서 배열되는 경우에 항상 제공되는 것은 아니며, 컬러 표시가 시분할(time division)에 의해 수행되는 연속 가산 혼색법(successive additive color mixing method)(필드 순차법)이 채택된다는 점에 유의한다.
다음으로, 픽셀에 공급되는 신호들의 상태는 픽셀들의 회로도를 도시한 도 5 및 타이밍 차트를 도시한 도 6을 참조하여 설명될 것이다.
도 6에는 타이밍 제어기(802)로부터 게이트선 구동 회로(811A)로 공급되는 시작 펄스(GSP) 및 클럭 신호(GCK)가 도시된다. 또한, 도 6에는 타이밍 제어기(802)로부터 소스선 구동 회로(811B)로 공급되는 시작 펄스(SSP) 및 클럭 신호(SCK)가 도시된다. 클럭 신호의 출력 타이밍을 설명하기 위해, 클럭 신호의 파형은 도 6에서 간단한 구형파로 지시된다.
도 6에는 소스선(809)(데이터선)의 전위, 픽셀 전극의 전위, 및 공통 전극의 전위가 도시된다.
도 6에서, 기간(901)은 동화상을 표시하는 화상 신호가 기입되는 기간에 대응한다. 기간(901)에서, 화상 신호 및 공통 전위가 픽셀부(807) 및 공통 전극 내의 픽셀에 공급되도록 동작이 수행된다.
기간(902)은 정지 화상이 표시되는 기간에 대응한다. 기간(902)에서, 픽셀부(807) 내의 픽셀로 화상 신호를 공급하고, 공통 전극으로 공통 전위를 공급하는 것이 중단된다. 각각의 신호가 도 6에 도시된 기간(902)에 공급되어 구동 회로부의 동작이 중단되며, 바람직하게 재생률 및 기간(902)의 길이에 따라 주기적으로 화상 신호를 기입함으로써 화질 열화를 방지한다는 점에 유의한다. 제1 실시형태에서 설명되는 재생률을 사용하여, 그레이 레벨 변화로 인한 화질 열화가 줄어들 수 있다.
우선, 기간(901)에서의 타이밍 도가 설명될 것이다. 기간(901)에서, 클럭 신호가 클럭 신호(GCK)로서 항상 공급되며, 수직 동기화 주파수에 따른 펄스가 시작 펄스(GSP)로서 공급된다. 기간(901)에서, 클럭 신호가 클럭 신호(SCK)로서 항상 공급되며, 하나의 게이트 선택 기간에 따른 펄스는 시작 펄스(SSP)로서 공급된다.
화상 신호(Data)는 소스선(809)을 통해 각각의 행 내의 픽셀들에 공급되며, 소스선(809)의 전위는 게이트선(808)의 전위에 따라 픽셀 전극에 공급된다.
한편, 기간(902)은 정지 화상이 표시되는 기간이다. 다음, 기간(902)에서의 타이밍 도가 설명될 것이다. 기간(902)에서, 클럭 신호(GCK), 시작 펄스(GSP), 클럭 신호(SCK), 및 시작 펄스(SSP) 공급이 모두 중단된다. 또한, 화상 신호(Data)를 소스선(809)에 공급하는 것은 기간(902)에서 중단된다. 클럭 신호(GCK) 및 시작 펄스(GSP)의 공급이 중단되는 기간(902)에서, 트랜지스터(812)가 턴오프되고, 픽셀 전극의 전위는 플로팅 상태(floating state)에 놓인다.
기간(902)에서, 액정 소자(805)의 양 전극, 즉 픽셀 전극 및 공통 전극은 플로팅 상태에 놓이며; 이로써 정지 화상은 다른 전위의 공급 없이 표시될 수 있다.
클럭 신호 및 시작 펄스를 게이트선 구동 회로(811A) 및 소스선 구동 회로(811B)에 공급하는 것이 중단되며, 이로써 전력 소비를 낮출 수 있다.
특히, 오프 전류가 낮은 트랜지스터가 트랜지스터(812)에 사용되는 경우, 액정 소자(805)의 양 단자에 인가되는 전압이 시간이 지남에 따라 감소하는 것이 억제될 수 있다.
다음으로, 표시 화상이 동화상으로부터 정지 화상으로 변하는 기간(도 6의 기간(903)) 및 표시 화상이 정지 화상으로부터 동화상으로 변하는 기간(도 6의 기간(904))에서의 패널 제어기의 동작이 도 7a 및 도 7b를 참조하여 설명될 것이다. 도 7a 및 도 7b는 패널 제어기로부터 출력되는 시작 펄스 신호(여기서, GSP), 클럭 신호(여기서, GCK), 및 높은 전원 전위(Vdd)의 전위를 도시한다.
도 7a는 표시 화상이 동화상으로부터 정지 화상으로 변하는 기간(903)에서의 패널 제어기의 동작을 도시한다. 패널 제어기는 시작 펄스(GSP)의 공급을 중단한다(도 7a에서 E1, 제1 단계). 시작 펄스(GSP)의 공급이 중단된 다음, 펄스 출력이 시프트 레지스터의 최종 스테이지에 도달한 후 복수의 클럭 신호(GCK)의 공급이 중단된다(도 7a에서 E2, 제2 단계). 그 다음, 전원 전압의 높은 전원 전위(Vdd)는 낮은 전원 전위(Vss)로 변경된다(도 7a에서 E3, 제3 단계).
앞서 설명한 단계들을 통해, 구동 회로부(806)로 신호를 공급하는 것은 구동 회로부(806)의 오작동을 발생시키지 않고 중단될 수 있다. 표시 화상이 동화상으로부터 정지 화상으로 변할 때 발생되는 오작동은 잡음을 일으키며, 잡음은 정지 화상으로서 유지되는데, 이로써 오작동이 더 적은 패널 제어기를 포함하는 액정 표시 장치는 그레이 레벨 변화 때문에 화질이 열화되지 않을 정지 화상을 표시할 수 있다.
임의의 신호 공급 중단은 소정의 전위를 배선에 공급하는 것을 중단하고, 소정의 고정 전위가 공급되는 배선, 예를 들어 낮은 전원 전위(Vss)가 공급되는 배선에 접속하는 것을 지칭한다.
다음으로, 표시 화상이 정지 화상으로부터 동화상으로 변하는 기간(904)에서의 패널 제어기의 동작을 도 7b에 도시될 것이다. 패널 제어기는 낮은 전원 전위(Vss)로부터 높은 전원 전위(Vdd)로 전원 전압을 변경한다(도 7b에서 S1, 제1 단계). 복수의 클럭 신호(GCK)가 공급된 후, 높은 레벨의 전위가 클럭 신호(GCK)로서 인가된다(도 7b에서 S2, 제2 단계). 다음으로, 시작 펄스 신호(GSP)가 공급된다(도 7b에서 S3, 제3 단계).
앞서 설명한 단계들을 통해, 구동 회로부(806)로 구동 신호를 공급하는 것은 구동 회로부(806)의 오작동을 발생시키지 않고 재개될 수 있다. 배선의 전위는 동화상을 표시하는 시점에서의 전위로 순차적으로 다시 설정되며, 이로써 구동 회로부가 오작동 없이 구동될 수 있다.
도 8은 동화상이 표시되는 기간(1101) 또는 정지 화상이 표시되는 기간(1102)에서 각 프레임 기간 내의 화상 신호의 기입 빈도를 개략적으로 도시한다. 도 8에서 "W"는 화상 신호가 기입되는 기간을 지시하며, "H"는 화상 신호가 유지되는 기간을 지시한다. 또한, 기간(1103)은 도 8에서 하나의 프레임 기간이지만, 기간(1103)은 상이한 길이의 기간일 수도 있다.
앞서 설명한 바와 같이, 이 실시형태의 액정 표시 장치의 구조에서, 기간(1102)에 표시되는 정지 화상의 화상 신호는 기간(1104)에 기입되어 있으며, 기간(1104)에 기입된 화상 신호는 기간(1102)의 다른 기간에서 유지된다.
예를 들어, 이 실시에에 설명된 액정 표시 장치는 정지 화상이 표시되는 기간 내의 화상 신호의 기입 빈도를 감소시킬 것이다. 그 결과, 정지 화상을 표시하는 경우의 소비 전력이 감소될 수 있다.
동일한 화상을 여러 번 재기입함으로써 정지 화상이 표시되는 경우, 화상들의 스위칭이 시각적으로 보이기 때문에 사람의 눈의 피로감을 발생시킬 수 있다. 이 실시형태의 액정 표시 장치에서, 화상 신호의 기입 빈도가 감소되며, 이는 눈의 피로감을 덜 심각하게 만든다.
특히, 이 실시형태의 액정 표시 장치에서, 낮은 오프 전류를 갖는 트랜지스터가 공통 전극의 스위칭 소자 및 각 픽셀에 인가되며, 이로써 저장 용량 소자가 전압을 유지하는 기간(시간 길이)이 연장될 수 있다. 결과적으로, 화상 신호의 기입 빈도가 극히 감소될 수 있으며, 이로써 정지 화상이 표시되는 경우 전력 소비를 감소시키고 눈의 피로감을 덜 하게 하는 중요한 효과가 있다.
(제3 실시형태)
이 실시형태에서, 이 명세서에 개시된 액정 표시 장치에 인가될 수 있는 트랜지스터의 일례가 설명될 것이다.
도 9a 내지 도 9d는 각각 트랜지스터의 단면 구조의 일례를 도시한다.
도 9a에 도시된 트랜지스터(1210)는 일종의 하부 게이트 구조 트랜지스터이며, 역스태거형(inverted staggered) 트랜지스터라고도 지칭된다.
트랜지스터(1210)는 절연면을 갖는 기판(1200) 위에 게이트 전극층(1201), 게이트 절연층(1202), 반도체층(1203), 소스 전극층(1205a) 및 드레인 전극층(1205b)을 포함한다. 트랜지스터(1210)를 덮고 반도체층(1203) 위에 적층되는 절연층(1207)이 제공된다. 보호 절연층(1209)이 절연층(1207) 위에 제공된다.
도 9b에 도시된 트랜지스터(1220)는 채널 보호 타입(channel-protective type )(채널 중단 타입(channel-stop type))이라고 지칭되는 일종의 하부 게이트 구조를 갖고, 역스태거형 트랜지스터라고도 지칭된다.
트랜지스터(1220)는 절연면을 갖는 기판(1200) 위에 게이트 전극층(1201), 게이트 절연층(1202), 반도체층(1203), 반도체층(1203) 내의 채널 형성 영역 위에 제공되어 채널 보호층으로 기능하는 절연층(1227), 소스 전극층(1205a) 및 드레인 전극층(1205b)을 포함한다. 보호 절연층(1209)이 트랜지스터(1220)를 덮도록 제공된다.
도 9c에 도시된 트랜지스터(1230)는 하부 게이트 타입 트랜지스터로서, 절연면을 갖는 기판인 기판(1200) 위에 게이트 전극층(1201), 게이트 절연층(1202), 소스 전극층(1205a), 드레인 전극층(1205b) 및 반도체층(1203)을 포함한다. 트랜지스터(1230)를 덮고 반도체층(1203)과 접하도록 절연층(1207)이 제공된다. 보호 절연층(1209)이 절연층(1207) 위에 제공된다.
트랜지스터(1230)에서는, 게이트 절연층(1202)은 기판(1200) 및 게이트 전극층(1201)과 접촉하여 제공된다. 소스 전극층(1205a) 및 드레인 전극층(1205b)은 게이트 절연층(1202)과 접촉하여 제공된다. 반도체층(1203)은 게이트 절연층(1202), 소스 전극층(1205a), 및 드레인 전극층(1205b) 위에 제공된다.
도 9d에 도시된 트랜지스터(1240)는 일종의 상부 게이트 구조 트랜지스터이다. 트랜지스터(1240)는 절연면을 갖는 기판(1200) 위에, 절연층(1247), 반도체층(1203), 소스 전극층(1205a) 및 드레인 전극층(1205b), 게이트 절연층(1202), 및 게이트 전극층(1201)을 포함한다. 배선층(1246a) 및 배선층(1246b)이 각각 소스 전극층(1205a) 및 드레인 전극층(1205b)에 접촉하도록 제공되어 소스 전극층(1205a) 및 드레인 전극층(1205b)에 전기적으로 접속된다.
이 실시형태에서, 산화물 반도체는 반도체층(1203)에 사용된다.
산화물 반도체로서, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 금속 산화물, 3원계 금속 산화물인 In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, 2원계 금속 산화물인 In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-O계 금속 산화물, Sn-Mg-O계 금속 산화물, In-Mg-O계 금속 산화물, 또는, In-O계 금속 산화물, Sn-O계 금속 산화물, Zn-O계 금속 산화물 등이 사용될 수 있다. 또한, SiO2는 앞서 설명한 금속 산화물의 반도체에 포함될 수 있다. 여기서, 예를 들어 In-Ga-Zn-O계 금속 산화물은 적어도 In, Ga, 및 Zn을 포함하는 산화물로서, 이들 조성비에 특별한 제한은 없다. 또한, In-Ga-Zn-O계 금속 산화물은 In, Ga, 및 Zn 이외의 원소를 포함할 수 있다.
산화물 반도체로서, 화학식 InMO3(ZnO)m (m > 0)에 의해 표현되는 박막이 사용될 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다.
이 실시형태의 구조에서, 산화물 반도체는 고순도를 위해 산화물 반도체로부터 n형 불순물인 수소를 제거함으로써 획득되어 주요 성분 이외의 불순물을 거의 함유하지 않는 진성(i형) 또는 실질적인 진성 반도체인 점에 유의한다. 다시 말해, 이 실시형태에서의 산화물 반도체는 불순물 원소를 첨가하지 않고 수소와 물 등의 불순물을 가능한 많이 제거함으로써 획득되는 고순도의 진성(i형) 반도체이거나 진성 반도체에 가깝다. 따라서, 트랜지스터에 포함된 산화물 반도체층은 고순도의 전기적 i형(진성) 산화물 반도체층이다. 또한, 산화물 반도체의 밴드 갭은 2.0 eV 이상이며, 바람직하게 2.5 eV 이상이며, 더 바람직하게 3.0 eV 이상이다. 이에 따라, 산화물 반도체에서, 열적 여기(thermal excitation)로 인한 캐리어의 생성을 억제할 수 있다. 이에 따라, 동작 온도 증가로 인한 오프 전류의 증가량은 채널 형성 영역이 산화 반도체를 사용하여 형성된 트랜지스터에서 감소될 수 있다.
고순도 산화물 반도체 내의 캐리어의 개수는 매우 적으며(0에 가까움), 캐리어 농도는 1×1014/cm3 미만이며, 바람직하게 1×1012/cm3 미만이며, 더 바람직하게 1×1011/cm3 미만이다.
산화물 반도체 내의 캐리어의 개수가 상당히 작기 때문에 트랜지스터의 오프 전류가 감소될 수 있다. 구체적으로, (1μm의 채널 폭마다) 산화물 반도체가 반도체층에 사용되는 트랜지스터의 오프 전류는 10 aA/μm (1×10-17 A/μm) 이하로 감소되며, 1 aA/μm (1×10-18 A/μm) 이하로 더 감소되며, 10 zA/μm (1×10-20 A/μm) 이하로 더 감소될 수 있다. 다시 말해, 회로 설계에서, 트랜지스터가 오프인 경우 산화물 반도체는 절연체로 간주될 수 있다. 또한, 트랜지스터가 온인 경우, 산화물 반도체의 전류 공급 능력은 비정질 실리콘으로 형성된 반도체층보다 높을 것으로 예상된다.
산화물 반도체가 반도체층(1203)에 사용되는 트랜지스터(1210, 1220, 1230, 및 1240) 각각에서, 오프 상태에서의 전류(오프 전류)는 낮을 수 있다. 이에 따라, 화상 데이터 등의 전기 신호에 관한 유지 시간(retention time)이 연장될 수 있으며, 배선 사이의 간격이 연장될 수 있다. 그 결과, 재생률을 감소시킬 수 있으며, 이로써 전력 소비는 더 감소될 수 있다.
또한, 산화물 반도체가 반도체층(1203)에 사용된 트랜지스터(1210, 1220, 1230, 및 1240)는 비정질 반도체를 사용하여 형성된 트랜지스터와 같이 상대적으로 높은 전계 효과 이동도(field-effect mobility)를 가질 수 있으며, 이로써 트랜지스터는 고속으로 동작할 수 있다. 그 결과, 표시 장치의 고기능성 및 고속 응답이 실현될 수 있다.
절연면을 갖는 기판(1200)으로서 사용될 수 있는 기판에 특별한 제한이 없는 경우라도, 기판은 사후 수행될 열 처리를 견디기 위해 충분히 높은 열 저항을 가질 필요가 있다. 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등으로 구성된 유기 기판이 사용될 수 있다.
사후에 수행될 열 처리 온도가 높은 경우, 바람직하게 변형점(strain point)이 730℃ 이상인 유리 기판이 사용된다. 유리 기판의 경우, 예를 들어 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리가 사용된다. 실질적인 고저항 유리인 붕소 산화물(B2O3)보다 많은 양의 바륨 산화물(BaO)을 함유하는 유리 기판이 사용될 수 있다는 점에 유의한다.
세라믹 기판, 석영 기판, 또는 사파이어 기판 등의 절연체로 형성된 기판이 유리 기판 대신에 사용될 수 있다는 점에 유의한다. 또한, 결정화 유리 등이 사용될 수 있다. 플라스틱 기판 등이 적절히 사용될 수 있다.
하부 게이트 구조 트랜지스터(1210, 1220, 및 1230)에서, 하지막으로서 역할을 하는 절연막은 기판과 게이트 전극층 사이에 제공될 수 있다. 하지막은 기판으로부터 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막 및/또는 산화 질화 실리콘막을 포함하는 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(1201)은 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 또는 이들 중 임의의 재료를 함유하는 합금 재료 등의 금속 재료를 주요 성분으로 사용하는 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(1201)의 2층 구조로서, 바람직하게 다음의 적층 구조 중 어느 하나가 채택될 수 있는데, 예를 들어 몰리브덴층이 알루미늄층 위에 적층된 2층 구조, 몰리브덴층이 구리층 위에 적층된 2층 구조, 질화 티타늄층 또는 질화 탄탈층이 구리층 위에 적층된 2층 구조, 또는 질화 티타늄층 및 몰리브덴층이 적층된 2층 구조가 있다. 게이트 전극층(1201)의 3층 구조로서, 텅스텐층 또는 질화 텅스텐층, 알루미늄 및 실리콘 합금 또는 알루미늄 및 티타늄 합금, 및 질화 티타늄층 또는 티타늄층의 적층을 채택하는 것이 바람직하다. 게이트 전극층이 투광성 도전막(light-transmitting conductive film)을 사용하여 형성될 수 있다는 점에 유의한다. 투광성 도전막을 위한 재료의 일례는 투광성 도전성 산화물이다.
게이트 절연층(1202)은 플라즈마 CVD 방법, 스퍼터링 등에 의해 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 및 산화 하프늄층 중 어느 하나를 사용하는 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 절연층(1202)은 실리콘 질화층 및 산화 실리콘층이 게이트 전극층 측으로부터 적층되는 구조를 가질 수 있다. 예를 들어, 50 nm 내지 200 nm의 두께를 갖는 질화 실리콘층(SiNy (y > 0))을 스퍼터링에 의해 제1 게이트 절연층으로서 형성한 후 5 nm 내지 300 nm의 두께를 갖는 실리콘 산화층(SiOx (x > 0))을 제1 게이트 절연층 위에 제2 게이트 절연층으로서 적층하는 방법으로 100 nm 두께의 게이트 절연층이 형성된다. 게이트 절연층(1202)의 두께는 트랜지스터에 필요한 특성에 따라 적절히 설정될 수 있으며, 대략 350 nm 내지 400 nm일 수 있다.
소스 전극층(1205a) 및 드레인 전극층(1205b)에 사용되는 도전막의 경우, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, 및 W로부터 선택된 원소, 이들 중 임의의 원소를 함유하는 합금, 또는 이들 중 임의의 원소들의 조합을 함유하는 합금막이 사용될 수 있다. Cr, Ta, Ti, Mo, W 등의 용융점이 높은 금속층이 Al, Cu 등의 금속층의 상면 및 하면 중 적어도 하나에 적층되는 구조가 채택될 수 있다. 알루미늄막에서 힐록(hillock) 및 위스커(whisker) 생성을 방지하는 Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y 등의 원소가 첨가된 알루미늄 재료를 사용함으로써, 내열성을 증가시킬 수 있다.
소스 전극층(1205a) 및 드레인 전극층(1205b)에 접속된 배선층(1246a 및 1246b)으로서 기능하는 도전막이 소스 전극층(1205a) 및 드레인 전극층(1205b)과 유사한 재료를 사용하여 형성될 수 있다.
소스 전극층(1205a) 및 드레인 전극층(1205b)은 단층 구조 또는 2개 이상의 층이 있는 적층 구조를 가질 수 있다. 예를 들어, 소스 전극층(1205a) 및 드레인 전극층(1205b)이 실리콘을 함유하는 알루미늄막의 단층 구조, 티타늄막이 알루미늄막 위에 적층된 2층 구조, 또는 티타늄막, 알루미늄막, 및 티타늄막이 순서대로 적층되는 3층 구조를 가질 수 있다.
(소스 전극층 및 드레인 전극층과 동일한 층을 사용하여 형성된 배선층을 포함하는) 소스 전극층(1205a) 및 드레인 전극층(1205b)이 될 도전막이 도전성 금속 산화물을 사용하여 형성될 수 있다. 도전성 금속 산화물, 인듐 산화물(ln2O3), 주석 산화물(SnO2), 아연 산화물(ZnO), 인듐 산화물과 주석 산화물의 합금(In2O3-SnO2, ITO라 칭함), 산화 인듐 및 산화 아연의 합금(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 함유하는 금속 산화물 중 어느 하나가 사용될 수 있다.
절연층(1207, 1227, 및 1247) 및 보호 절연층(1209)으로서, 바람직하게 산화 절연막 또는 질화 절연막 등의 무기 절연막이 사용된다.
절연층(1207, 1227, 및 1247)으로서, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막이 통상적으로 사용될 수 있다.
보호 절연층(1209)으로서, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막이 사용될 수 있다.
트랜지스터로 인한 표면의 거침을 감소시키기 위해 평탄화 절연막이 보호 절연막(1209) 위에 형성될 수 있다. 평탄화 절연막은 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의 내열성 유기 재료를 사용하여 형성될 수 있다. 이러한 유기 재료 이외에, 저유전상수 재료(low-dielectric constant material)(low-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등을 사용할 수 있다. 평탄화 절연막은 이들 재료로부터 형성되는 복수의 절연막을 적층함으로써 형성될 수 있다는 점에 유의한다.
이 실시형태에서 산화물 반도체가 반도체층에 사용되는 트랜지스터를 사용함으로써, 소비 전력이 낮고 고기능성의 액정 표시 장치를 제공할 수 있다.
이 실시형태는 다른 실시형태에서 설명된 구조와 적절하게 결합하여 구현될 수 있다.
(제4 실시형태)
트랜지스터가 픽셀부 및 구동 회로용으로 제조되어 사용되는 경우, 표시 기능을 갖는 액정 표시 장치가 제조될 수 있다. 또한, 전체 구동 회로의 일부가 픽셀부가 형성된 기판 위에 트랜지스터를 사용하여 형성될 수 있는데, 이로써 시스템-온-패널(system-on-panel)이 획득될 수 있다.
액정 표시 장치는 카테고리 내에 다음 중 임의의 모듈을 포함하는데, 예를 들어 가요성 인쇄 회로(flexible printed circuit (FPC)), 테이프 자동화 접착(tape automated bonding (TAB)) 테이프, 또는 테이프 캐리어 패키지(tape carrier package (TCP)) 등의 커넥터가 제공되는 모듈, TAB 테이프 또는 TCP의 단부에 인쇄 배선 기판(printed wiring board)이 제공되는 모듈; 및 집적 회로(IC)가 COG(chip-on-glass) 방법에 의해 표시 소자 위에 직접 실장되는 모듈이 있다.
액정 표시 장치의 외관 및 단면부가 도 10의 (a1), (a2), 및 (b)를 참조하여 설명될 것이다. 도 10의 (a1) 및 (a2)는 트랜지스터(4010 및 4011)와 액정 소자(4013)가 제1 기판(4001) 및 제2 기판(4006) 사이에 밀봉재(sealant)(4005)에 의해 밀봉된 패널들의 평면도이다. 도 10b는 도 10의 (a1) 및 (a2)의 M-N을 따른 단면도이다.
밀봉재(4005)는 제1 기판(4001) 위에 제공되는 픽셀부(4002) 및 스캔선 구동 회로(4004)를 둘러싸기 위해 제공된다. 제2 기판(4006)은 픽셀부(4002) 및 스캔선 구동 회로(4004) 위에 제공된다. 따라서, 픽셀부(4002) 및 스캔선 구동 회로(4004)는 제1 기판(4001), 밀봉재(4005), 및 제2 기판(4006)에 의해 액정층(4008)과 함께 밀봉된다. 별도로 마련된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 신호선 구동 회로(4003)는 제1 기판(4001) 위에 밀봉재(4005)에 의해 둘러싸인 영역과는 상이한 영역에 실장된다.
별도로 형성된 구동 회로의 접속 방법, COG 방법, 배선 접착 방법, TAB 방법 등에 특별한 제한이 없다는 점에 유의한다. 도 10의 (a1)은 신호선 구동 회로(4003)가 COG 방법에 의해 실장되는 일례를 도시한다. 도 10의 (a2)은 신호선 구동 회로(4003)가 TAB 방법에 의해 실장되는 일례를 도시한다.
제1 기판(4001) 위에 제공되는 픽셀부(4002) 및 스캔선 구동 회로(4004)는 복수의 트랜지스터를 포함한다. 도 10b는 픽셀부(4002)에 포함된 트랜지스터(4010) 및 스캔선 구동 회로(4004)에 포함된 트랜지스터(4011)를 도시한다. 절연층(4041a, 4041b, 4042a, 4042b, 4020, 및 4021)은 트랜지스터(4010 및 4011) 위에 제공된다.
반도체층에 산화물 반도체가 사용되는 트랜지스터가 트랜지스터(4010 및 4011)로서 사용될 수 있다. 이 실시형태에서, 트랜지스터(4010 및 4011)는 n 채널 트랜지스터이다.
도전층(4040)이 절연층(4021)의 일부 위에 제공되는데, 구동 회로를 위한 트랜지스터(4011)에 산화물 반도체를 포함하는 채널 형성 영역과 중첩된다. 도전층(4040)은 산화물 반도체를 포함하는 채널 형성 영역과 중첩되는 위치에 제공되는데, 이로써 트랜지스터(4011)의 문턱 전압의 변화량이 바이어스-온도(BT) 시험 전후로 감소할 수 있다. 도전층(4040)의 전위는 트랜지스터(4011)의 게이트 전극층과 동일하거나 상이할 수 있다. 도전층(4040)은 제2 게이트 전극층으로서 기능할 수도 있다. 도전층(4040)의 전위는 GND 또는 0 V이거나, 도전층(4040)은 플로팅 상태에 있을 수도 있다.
액정 소자(4013)에 포함된 픽셀 전극층(4030)은 트랜지스터(4010)에 전기적으로 접속된다. 액정 소자(4013)의 대향 전극층(4031)은 제2 기판(4006)에 제공된다. 픽셀 전극층(4030), 대향 전극층(4031), 및 액정층(4008)이 서로 중첩되는 부분이 액정 소자(4013)에 대응한다. 픽셀 전극층(4030) 및 대향 전극층(4031)에는 배향막(alignment film)으로서 기능하는 절연층(4032) 및 절연층(4033)이 각각 제공되며, 액정층(4008)은 픽셀 전극층(4030) 및 대향 전극층(4031) 사이에 절연층(4032 및 4033)을 개재하여 배치된다는 점에 유의한다.
투광성 기판이 제1 기판(4001) 및 제2 기판(4006)으로서 사용될 수 있는데, 유리, 세라믹, 또는 플라스틱이 사용될 수도 있다는 점에 유의한다. 플라스틱으로서, 유리섬유 강화 플라스틱(FRP) 판, 폴리비닐 플루오라이드(polyvinyl fluoride (PVF)) 필름, 폴리에스테르 필름, 또는 아크릴 수지 필름이 사용될 수 있다.
스페이서(4035)는 절연막의 선택적 에칭에 의해 획득되는 원주형 스페이서로서, 픽셀 전극층(4030) 및 대향 전극층(4031) 사이의 거리(셀 갭(cell gap))를 제어하기 위해 제공된다. 구형 스페이서가 사용될 수도 있다는 점에 유의한다. 대향 전극층(4031)은 트랜지스터(4010)가 형성된 기판 위에 형성된 공통 전위선에 전기적으로 접속된다. 공통 접속부를 사용하여, 대향 전극층(4031) 및 공통 전위선은 한 쌍의 기판 사이에 배열된 도전성 입자들에 의해 서로 전기적으로 접속될 수 있다. 도전성 입자들은 밀봉재(4005) 내에 포함될 수 있다는 점에 유의한다.
또한, 배향막이 필요 없는 블루 상(blue phase)을 보이는 액정이 사용될 수도 있다. 블루 상은 액정상 중 하나로서, 콜레스테릭 액정(cholesteric liquid crystal)의 온도가 증가하는 동안 콜레스테릭상이 등방상(isotropic phase)으로 전이되기 직전에 생성된다. 블루 상은 단지 좁은 범위의 온도 내에서만 생성되기 때문에, 온도 범위를 개선하기 위해 5 wt% 이상의 키랄제(chiral agent)를 함유하는 액정 조성물이 액정층(4008)에 사용된다. 블루 상을 보이는 액정 및 1 msec 이하의 짧은 반응시간을 갖는 키랄제를 포함하는 액정 조성물은 배향 공정(alignment process)이 불필요한 광학적 등방성을 가지며, 시야각 의존성(viewing angle dependence)이 작다.
이 실시형태는 투과형 액정 표시뿐만 아니라 반투과형 액정 표시 장치에 인가될 수도 있다는 점에 유의한다.
이 실시형태는 편광판이 기판 외부에 제공되고 표시 소자에 사용되는 착색층(coloring layer) 및 전극층이 순서대로 기판 내부에 제공되는 액정 표시 장치의 예시를 도시하는데, 또한 편광판은 기판 내부에 제공될 수도 있다. 편광판 및 착색층의 적층 구조는 이 실시형태로 제한되지 않으며, 편광판 및 착색층의 재료 또는 제조 공정의 조건들에 따라 적절히 설정될 수도 있다. 또한, 블랙 매트릭스(black matrix)로서 기능하는 차광막(light-blocking film)이 표시부 이외의 부위에 제공될 수도 있다.
산화물 반도체를 포함하는 반도체층들의 적층의 (측면을 포함하는) 외부 에지부를 덮는 절연층(4041b) 및 채널 보호층으로서 기능하는 절연층(4041a)이 트랜지스터(4011)에 형성된다. 마찬가지 방식으로, 산화물 반도체를 포함하는 반도체층들의 적층의 (측면을 포함하는) 외부 에지부를 덮는 절연층(4042b) 및 채널 보호층으로서 기능하는 절연층(4042a)이 트랜지스터(4010)에 형성된다.
산화물 반도체층들의 적층의 (측면을 포함하는) 외부 에지부를 덮는 산화 절연층인 절연층(4041b 및 4042b)은 게이트 전극층과 게이트 전극층 위 또는 주변에 형성된 배선층(예를 들어, 소스 배선층 또는 용량 소자 배선층) 사이의 거리를 증가시킬 수 있으며, 이로써 기생 용량이 감소될 수 있다. 트랜지스터의 표면 거칠기를 감소시키기 위해, 트랜지스터들은 평탄화 절연막으로서 기능하는 절연층(4021)으로 덮인다. 여기에서, 절연층(4041a, 4041b, 4042a, 및 4042b)으로서, 예를 들어 산화 실리콘막이 스퍼터링에 의해 형성된다.
또한, 절연층(4020)은 절연층(4041a, 4041b, 4042a, 및 4042b) 위에 형성된다. 절연층(4020)으로서, 예를 들어 질화 실리콘막이 RF 스퍼터링에 의해 형성된다.
절연층(4021)은 평탄화 절연막으로서 형성된다. 절연층(4021)으로서, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 에폭시 등의 내열성을 갖는 유기 재료가 사용될 수 있다. 이러한 유기 재료 이외에, 저유전상수 재료(low-k 재료), 실록산계 수지, PSG, BPSG 등을 사용할 수도 있다. 절연층(4021)은 이들 재료로부터 형성되는 복수의 절연층을 적층함으로써 형성될 수 있다는 점에 유의한다.
이 실시형태에서, 픽셀부에 있는 복수의 트랜지스터들은 질화 절연막에 의해 함께 둘러싸일 수 있다. 액티브 매트릭스 기판에 있는 픽셀부의 적어도 주변을 둘러싸기 위해 질화 절연막을 절연층(4020) 및 게이트 절연층으로서 사용할 수 있으며, 절연층(4020)이 게이트 절연층과 접촉하는 영역을 제공할 수 있다. 이 제조 공정에서, 외부로부터 습기가 들어오는 것을 방지할 수 있다. 또한, 장치가 액정 표시 장치로서 완성된 후에도 오랜 기간 외부로부터 습기가 들어오는 것이 방지될 수 있으며, 장치의 장기간 신뢰성이 개선될 수 있다.
실록산계 수지는 실록산계 재료를 출발 재료(starting material)로서 사용하여 형성되는 Si-O-Si 결합을 포함하는 수지에 대응한다는 점에 유의한다. 실록산계 수지는 치환기로서 유기기(organic group)(예를 들어, 알킬기 또는 아릴기) 또는 플루오로기를 포함할 수 있다. 유기기는 플루오로기를 포함할 수 있다.
절연층(4021)의 형성 방법에는 특별한 제한이 없으며, 다음의 방법 및 도구 중 어느 하나가, 예를 들어 재료에 따라 채택될 수 있는데, 스퍼터링, SOG 방법, 스핀 코팅 방법, 디핑법(dipping method), 스프레이 코팅법, 액적 토출 방법(droplet discharge method)(예를 들어, 잉크 제트법, 스크린 프린팅, 및 오프셋 프린팅), 닥터 나이프(doctor knife), 롤 코터(roll coater), 커튼 코터(curtain coater), 및 나이프 코터(knife coater)가 있다. 절연층(4021)의 소성(baking) 단계는 또한 반도체층의 어닐링(annealing)으로서 기능하며, 이로써 액정 표시 장치가 효율적으로 제조될 수 있다.
픽셀 전극층(4030) 및 대향 전극층(4031)은 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 티타늄을 함유한 인듐 산화물, 산화 티타늄을 함유한 인듐 주석 산화물, (ITO라고 지칭되는) 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물 등의 투광성 도전성 재료를 사용하여 형성될 수 있다.
또한, 픽셀 전극층(4030) 및 대향 전극층(4031)은 (도전성 중합체라고도 지칭되는) 도전성 고분자를 포함하는 도전성 조성물을 사용하여 형성될 수 있다. 바람직하게, 도전성 조성물을 사용하여 형성된 픽셀 전극은 시트 저항이 단위 면적당 10000옴(ohm) 이하이며, 투과율이 550 nm 파장에서 70 % 이상이다. 또한, 도전성 조성물에 포함된 도전성 고분자의 저항률은 바람직하게 0.1 Ω·cm 이하이다.
도전성 고분자로서, 소위 π 전자 공액 도전성 고분자(π-electron conjugated conductive high molecule)가 사용될 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체(derivative), 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 아닐린, 피롤, 및 티오펜 중 2개 이상의 공중합체 또는 그 유도체가 주어질 수 있다.
다양한 신호 및 전위들이 FPC(4018)로부터 별도로 형성된 신호선 구동 회로(4003), 스캔선 구동 회로(4004), 또는 픽셀부(4002)로 공급된다.
접속 단자 전극(4015)은 액정 소자(4013)에 포함되는 픽셀 전극층(4030)과 동일한 도전막으로부터 형성되며, 단자 전극(4016)은 트랜지스터(4010 및 4011)의 소스 전극층 및 드레인 전극층과 동일한 도전막으로부터 형성된다.
접속 단자 전극(4015)은 이방성 도전막(anisotropic conductive film)(4019)을 통해 FPC(4018)에 포함된 단자에 전기적으로 접속된다.
도 10의 (a1) 및 (a2)는 신호선 구동 회로(4003)가 별도로 형성되어 제1 기판(4001) 위에 실장된 예를 도시하는데, 이 실시형태가 이 구조로 제한되는 것은 아니다. 스캔선 구동 회로는 별도로 형성되어 실장되거나, 신호선 구동 회로의 일부 또는 스캔선 구동 회로의 일부가 별도로 형성되어 실장될 수 있다.
도 11은 액정 표시 장치의 구조의 일례를 도시한다.
도 11은 액정 표시 장치의 구조의 일례를 도시한다. TFT 기판(2600) 및 대향 기판(2601)이 밀봉재(2602)로 서로 고정된다. TFT 등을 포함하는 픽셀부(2603), 액정층을 포함하는 표시 소자(2604), 착색층(2605)이 기판 사이에 제공되어 표시 영역이 형성된다. 착색층(2605)은 컬러 표시를 수행하는 데 필요하다. RGB 시스템에서, 빨간색, 녹색, 파란색에 대응하는 착색층이 픽셀에 제공된다. 편광판(2606)이 대향 기판(2601)의 외부측에 제공된다. 편광판(2607) 및 확산판(2613)이 TFT 기판(2600)의 외부측에 제공된다. 광원은 냉음극관(2610) 및 반사판(2611)을 포함한다. 회로 기판(2612)은 가요성 배선 기판(2609)에 의해 TFT 기판(2600)의 배선 회로부(2608)에 접속되며, 제어 회로 또는 전원 회로 등의 외부 회로를 포함한다. 편광판 및 액정층은 그 사이에 지연판(retardation plate)을 두고 적층될 수 있다.
액정 표시 장치를 구동하기 위한 방법의 경우, TN (twisted nematic) 모드, IPS (in-plane-switching) 모드, FFS (fringe field switching) 모드, MVA (multi-domain vertical alignment) 모드, PVA (patterned vertical alignment) 모드, ASM (axially symmetric aligned micro-cell) 모드, OCB (optically compensated birefringence) 모드, FLC (ferroelectric liquid crystal) 모드, AFLC (antiferroelectric liquid crystal) 모드 등이 사용될 수 있다.
앞서 설명한 공정을 통해, 정지 화상을 표시하는 경우 그레이 레벨 변화로 인한 화질 열화를 감소시킬 수 있는 액정 표시 장치를 제조할 수 있다.
이 실시형태는 다른 실시형태에서 설명된 구조와 적절하게 결합하여 구현될 수 있다.
(제5 실시형태)
이 실시형태에서, 터치 패널 기능을 갖는 앞선 실시형태들에서 설명한 액정 표시 장치의 구조가 도 12a 및 도 12b를 참조하여 설명한다.
도 12a는 이 실시형태의 액정 표시 장치의 개략도이다. 도 12a는 앞선 실시형태의 액정 표시 장치인 액정 표시 패널(1501) 위에 터치 패널 유닛(1502)이 적층되어 하우징(케이스)(1503)에 부착된 구조를 도시한다. 터치 패널 유닛(1502)으로서, 저항방식 터치 센서, 표면 정전용량방식 터치 센서, 투영 정전용량방식 터치 센서 등이 적절히 사용될 수 있다.
도 12a에 도시된 바와 같이 액정 표시 패널(1501) 및 터치 패널 유닛(1502)이 별도로 제조되어 적층됨으로써, 터치 패널 기능을 갖는 액정 표시 장치의 제조 비용을 감소시킬 수 있다.
도 12b는 도 12a에 도시된 것과 다른, 터치 패널 기능을 갖는 액정 표시 장치의 구조를 도시한다. 도 12b에 도시된 액정 표시 장치(1504)는 각각 광 센서(1506) 및 액정 소자(1507)를 갖는 복수의 픽셀들(1505)을 포함한다. 따라서, 도 12a에 도시된 바와 달리, 터치 패널 유닛(1502)은 반드시 적층될 필요는 없다. 이에 따라, 액정 표시 장치는 얇아질 수 있다. 또한, 게이트선 구동 회로(1508), 신호선 구동 회로(1509), 및 광센서 구동 회로(1510)는 픽셀(1505)과 동일한 기판 위에 제조된다. 이에 따라, 액정 표시 장치의 사이즈를 감소시킬 수 있다. 광센서(1506)는 비정질 실리콘 등을 사용하여 형성되고 산화물 반도체를 포함하는 트랜지스터 위에 적층될 수 있다는 점에 유의한다.
산화물 반도체층을 포함하는 트랜지스터가 터치 패널 기능을 갖는 액정 표시 장치에 사용됨으로써, 정지 화상을 표시하는 경우 화상 유지 특성이 개선될 수 있다. 또한, 정지 화상을 표시하는 경우 재생률 감소에 의한 그레이 레벨 변화로 인한 화질 열화가 감소될 수 있다.
이 실시형태는 다른 실시형태들과 적절히 결합될 수 있다는 점에 유의한다.
(제6 실시형태)
이 실시형태에서는 앞서 설명한 실시형태들 중 어느 하나에 설명된 액정 표시 장치를 포함하는 전자 장치의 일례를 설명할 것이다.
도 13a는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 기록 매체 판독부(9672) 등을 포함할 수 있는 휴대용 게임 기기를 도시한다. 도 13a의 휴대용 게임 기기는 기록 매체에 저장된 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 및 무선 통신에 의해 다른 휴대용 게임 기기와 정보를 공유하는 기능을 가질 수 있다. 도 13a의 휴대용 게임 기기의 기능들은 앞서 설명한 것에 제한되지 않으며, 휴대용 게임 기기는 다양한 기능을 가질 수 있다는 점에 유의한다.
도 13b는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 셔터 버튼(9676), 및 화상 수신부(9677) 등을 포함할 수 있는 디지털 카메라를 도시한다. 도 13b의 디지털 카메라는 정지 화상 및/또는 동화상을 촬영하는 기능, 촬영된 화상을 자동 또는 수동으로 보정하는 기능, 안테나로부터 다양한 종류의 정보를 획득하는 기능, 촬영된 화상 또는 안테나로부터 획득된 정보를 저장하는 기능, 촬영된 화상 또는 안테나로부터 획득된 정보를 표시부에 표시하는 기능 등을 가질 수 있다. 도 13b의 디지털 카메라는 앞선 설명으로 제한되지 않고 다양한 기능을 가질 수 있다는 점에 유의한다.
도 13c는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636) 등을 포함할 수 있는 텔레비전 세트를 도시한다. 도 13c의 텔레비전 세트는 텔레비전용 전파를 화상 신호로 변환하는 기능, 화상 신호를 표시하는 데 적합한 신호로 변환하는 기능, 화상 신호의 프레임 주파수를 변환하는 기능 등을 갖는다. 도 13c의 텔레비전 세트는 앞선 설명으로 제한되지 않고 다양한 기능을 가질 수 있다는 점에 유의한다.
도 13d는 하우징(9630), 표시부(9631) 등을 포함할 수 있는 전자 컴퓨터(개인용 컴퓨터)용 (PC 모니터라고도 지칭되는) 모니터를 도시한다. 일례로서, 도 13d의 모니터에서, 윈도우(9653)가 표시부(9631)에 표시된다. 도 13d는 설명을 위해 표시부(9631)에 표시되는 윈도우(9653)를 도시하며, 화상 또는 아이콘과 같은 심볼이 표시될 수 있다는 점에 유의한다. 개인용 컴퓨터를 위한 모니터에서, 화상 신호가 입력 동작에서만 재기입되기 때문에, 바람직하게 앞서 설명한 실시형태의 액정 표시 장치를 구동하는 방법이 적용된다. 도 13d의 모니터는 앞선 설명으로 제한되지 않고 다양한 기능을 가질 수 있다는 점에 유의한다.
도 14a는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 포인팅 장치(9681), 외부 접속 포트(9680) 등을 포함할 수 있는 컴퓨터를 도시한다. 도 14a의 컴퓨터는 다양한 정보(예를 들어, 정지 화상, 동화상, 및 텍스트 화상)를 표시부에 표시하는 기능, 다양한 소프트웨어(프로그램)에 의한 프로세싱을 제어하는 기능, 유선 통신 또는 무선 통신 등의 통신 기능, 통신 기능을 이용하여 다양한 통신 네트워크에 접속되는 기능, 통신 기능을 이용하여 다양한 데이터를 송신 또는 수신하는 기능 등을 가질 수 있다. 도 14a의 컴퓨터는 이들 기능을 갖는 것으로 제한되는 것은 아니며, 다양한 기능을 가질 수 있다는 점에 유의한다.
도 14b는 하우징(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 마이크(9638) 등을 포함할 수 있는 휴대폰을 도시한다. 도 14b의 휴대폰은 다양한 정보(예를 들어, 정지 화상, 동화상, 및 텍스트 화상)를 표시부에 표시하는 기능, 달력, 날짜, 시간 등을 표시부에 표시하는 기능, 표시부에 표시된 정보를 동작시키거나 편집하는 기능, 다양한 종류의 소프트웨어(프로그램)에 의한 프로세싱을 제어하는 기능 등을 가질 수 있다. 도 14b의 휴대폰의 기능들은 앞서 설명한 것에 제한되지 않으며, 휴대폰은 다양한 기능을 가질 수 있다는 점에 유의한다.
도 14c는 하우징(9630), 표시부(9631), 조작 키(9632) 등을 포함할 수 있는 (e-북 또는 e-북 리더기(e-book reader)라고도 지칭되는) 전자책을 포함하는 전자 장치를 도시한다. 도 14c의 e-북은 다양한 정보(예를 들어, 정지 화상, 동화상, 및 텍스트 화상)를 표시부에 표시하는 기능, 달력, 날짜, 시간 등을 표시부에 표시하는 기능, 표시부에 표시된 정보를 동작시키거나 편집하는 기능, 다양한 종류의 소프트웨어(프로그램)에 의한 프로세싱을 제어하는 기능 등을 가질 수 있다. 도 14c의 e-북 리더기는 앞선 설명으로 제한되지 않고 다양한 기능을 가질 수 있다는 점에 유의한다. 도 14d는 e-북 리더기의 다른 구조를 도시한다. 도 14d의 e-북 리더기는 도 14c의 e-북 리더기에 태양 전지(9651) 및 전지(9652)를 추가함으로써 획득되는 구조를 갖는다. 반사형 액정 표시 장치가 표시부(9631)로서 사용되는 경우, e-북 리더기는 상대적으로 밝은 환경에서 사용될 것으로 예상되는데, 이 경우 태양 전지(9651)가 전력을 효율적으로 생성하고 전지(9652)가 효율적으로 전력을 충전할 수 있기 때문에, 도 14d의 구조가 바람직하다. 리튬 이온 전기가 전지(9652)로서 사용되는 경우 크기 감소 등의 이점이 있을 수 있다는 점에 유의한다.
이 실시형태에서 설명한 전자 장치에서는 정지 화상을 표시하는 경우 재생률 감소에 의한 그레이 레벨 변화로 인한 화질 열화를 감소시킬 수 있다.
이 실시형태는 다른 실시형태에서 설명된 구조와 적절하게 결합하여 구현될 수 있다.
본 출원은 일본 특허청에 2010년 2월 12일에 출원된 일본 특허출원 제2010-028965호에 기초하고 있으며, 그 내용은 참조로서 여기에 원용된다.
100: 액정 표시 장치, 101: 타이밍 제어기, 102: 구동 회로, 103: 표시부, 104: 동화상 표시 기간, 105: 정지 화상 표시 기간, 106: 기간, 107: 기간, 108: 기간, 109: 기간, 110: 기간, 111: 기간, 201: 제1 그레이 레벨, 202: 제2 그레이 레벨, 203: 제3 그레이 레벨, 204: 제4 그레이 레벨, 205: M번째 그레이 레벨, 211: 제1 그레이 레벨, 212: 제2 그레이 레벨, 213: N번째 그레이 레벨, 301: (i-2)번째 그레이 레벨, 302: (i-1)번째 그레이 레벨, 303: i번째 그레이 레벨, 304: (i+1)번째 그레이 레벨, 305: (i+2)번째 그레이 레벨, 306: 그레이 레벨, 307: 화살표, 311: (j-1)번째 그레이 레벨, 312: j번째 그레이 레벨, 313: (j+1)번째 그레이 레벨, 314: 그레이 레벨, 315: 화살표, 401: 분석부, 402: 룩업 테이블부, 403: 패널 제어기, 411: 카운터 회로, 412: 판단부, 800: 액정 표시 장치, 801: 화상 처리 회로, 802: 타이밍 제어기, 803: 표시 패널, 804: 백라이트부, 805: 액정 소자, 806: 구동 회로부, 807: 픽셀부, 808: 게이트선, 809: 소스선, 810: 픽셀, 811A: 게이트선 구동 회로, 811B: 소스선 구동 회로, 812: 트랜지스터, 813: 용량 소자, 814: 백라이트 제어 회로, 815: 백라이트, 816: 단자부, 817: 전원, 901: 기간, 902: 기간, 903: 기간, 904: 기간, 1101: 기간, 1102: 기간, 1103: 기간, 1104: 기간, 1200: 기판, 1201: 게이트 전극층, 1202: 게이트 절연층, 1203: 반도체층, 1205a: 소스 전극층, 1205b: 드레인 전극층, 1207: 절연층, 1209: 보호 절연층, 1210: 트랜지스터, 1220: 트랜지스터, 1227: 절연층, 1230: 트랜지스터, 1240: 트랜지스터, 1246a: 배선층, 1246b: 배선층, 1247: 절연층, 1501: 액정 표시 패널, 1502: 터치 패널 유닛, 1503: 하우징, 1504: 액정 표시 장치, 1505: 픽셀, 1506: 광센서, 1507: 액정 소자, 1508: 게이트선 구동 회로, 1509: 신호선 구동 회로, 1510: 광센서 구동 회로, 2600: TFT 기판, 2601: 대향 기판, 2602: 밀봉재, 2603: 픽셀부, 2604: 표시 소자, 2605: 착색층, 2606: 편광판, 2607: 편광판, 2608: 배선 회로부, 2609: 가요성 배선 기판, 2610: 냉음극선관, 2611: 반사판, 2612: 회로 기판, 2613: 확산판, 4001: 기판, 4002: 픽셀부, 4003: 신호선 구동 회로, 4004: 스캔선 구동 회로, 4005: 밀봉재, 4006: 기판, 4008: 액정층, 4010: 트랜지스터, 4011: 트랜지스터, 4013: 액정 소자, 4015: 접속 단자 전극, 4016: 단자 전극, 4018: FPC, 4019: 이방성 도전막, 4020: 절연층, 4021: 절연층, 4030: 픽셀 전극층, 4031: 대향 전극층, 4032: 절연층, 4033: 절연층, 4040: 도전층, 4041a: 절연층, 4041b: 절연층, 4042a: 절연층, 4042b: 절연층, 9630: 하우징, 9631: 표시부, 9632: 조작 키, 9633: 스피커, 9635: 조작 키, 9636: 접속 단자, 9638: 마이크, 9651: 태양 전지, 9652: 전지, 9653: 윈도우, 9672: 기록 매체 판독부, 9676: 셔터 버튼, 9677: 화상 수신부, 9680: 외부 접속 포트, 9681: 포인팅 장치

Claims (26)

  1. 액정 표시 장치로서,
    표시부를 제어하는 구동 회로; 및
    상기 구동 회로를 제어하는 타이밍 제어기
    를 포함하며,
    상기 타이밍 제어기는 정지 화상을 표시하기 위한 화상 신호를 공급받고,
    상기 타이밍 제어기는 상기 구동 회로에 시작 펄스, 클럭 신호 및 전위를 공급하며,
    상기 전위는 제1 전위 및 상기 제1 전위보다 작은 제2 전위로부터 선택되고,
    상기 타이밍 제어기는, 상기 시작 펄스가 중단된 후에 상기 클럭 신호를 중단하고, 상기 클럭 신호가 중단된 후에 상기 전위를 상기 제1 전위에서 상기 제2 전위로 변경하며,
    상기 타이밍 제어기는, 상기 전위가 상기 제2 전위에서 상기 제1 전위로 변경된 후에 상기 클럭 신호의 공급을 개시하고, 상기 클럭 신호의 상기 공급이 개시된 후에 상기 시작 펄스의 공급을 개시하고,
    상기 타이밍 제어기는 재생률(refresh rate)을 결정하여 상기 화상 신호 내의 그레이 레벨들의 전체 개수에 대응하는 상기 정지 화상을 상기 표시부에 표시하는, 액정 표시 장치.
  2. 제1항에 있어서,
    상기 타이밍 제어기는,
    상기 화상 신호의 그레이 레벨들의 상기 전체 개수를 판단하고, 그레이 레벨들의 상기 전체 개수에 대응하는 신호를 생성하는 분석부;
    상기 신호에 따라 상기 재생률을 결정하기 위한 룩업 테이블을 저장하는 룩업 테이블부(lookup table portion); 및
    상기 룩업 테이블에 따라 상기 룩업 테이블부에 의해 제어되는 패널 제어기를 포함하는, 액정 표시 장치.
  3. 제2항에 있어서, 상기 분석부는,
    상기 화상 신호의 비트를 카운트하기 위해 제공되고, 상기 비트의 변경을 판단하는 카운터 회로; 및
    상기 카운터 회로로부터의 출력이 변하는지 여부를 판단하고, 상기 판단의 결과를 상기 룩업 테이블부에 출력하는 판단부를 포함하는, 액정 표시 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 액정 표시 장치로서,
    표시부를 제어하는 구동 회로;
    상기 구동 회로를 제어하는 타이밍 제어기; 및
    화상 신호를 처리하고, 처리 화상 신호를 상기 타이밍 제어기에 출력하는 화상 처리 회로
    를 포함하며,
    상기 타이밍 제어기는 시작 펄스, 클럭 신호 및 전위를 공급하며,
    상기 전위는 제1 전위 및 상기 제1 전위보다 작은 제2 전위로부터 선택되고,
    상기 타이밍 제어기는, 상기 시작 펄스가 중단된 후에 상기 클럭 신호를 중단하고, 상기 클럭 신호가 중단된 후에 상기 전위를 상기 제1 전위에서 상기 제2 전위로 변경하며,
    상기 타이밍 제어기는, 상기 전위가 상기 제2 전위에서 상기 제1 전위로 변경된 후에 상기 클럭 신호의 공급을 개시하고, 상기 클럭 신호의 상기 공급이 개시된 후에 상기 시작 펄스의 공급을 개시하고,
    상기 타이밍 제어기는 재생률을 결정하여 상기 처리 화상 신호의 그레이 레벨들의 전체 개수에 대응하는 화상을 상기 표시부에 표시하는, 액정 표시 장치.
  8. 제7항에 있어서,
    상기 타이밍 제어기는,
    상기 처리 화상 신호의 그레이 레벨들의 상기 전체 개수를 판단하고, 그레이 레벨들의 상기 전체 개수에 대응하는 신호를 생성하는 분석부;
    상기 신호에 따라 상기 재생률을 결정하기 위한 룩업 테이블을 저장하는 룩업 테이블부; 및
    상기 룩업 테이블에 따라 상기 룩업 테이블부에 의해 제어되는 패널 제어기를 포함하는, 액정 표시 장치.
  9. 제8항에 있어서,
    상기 분석부는,
    상기 처리 화상 신호의 비트를 카운트하기 위해 제공되고, 상기 비트의 변경을 판단하는 카운터 회로; 및
    상기 카운터 회로로부터의 출력이 변하는지 여부를 판단하고, 상기 판단의 결과를 상기 룩업 테이블부에 출력하는 판단부를 포함하는, 액정 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 액정 표시 장치로서,
    표시부를 제어하는 구동 회로; 및
    상기 구동 회로를 제어하는 타이밍 제어기
    를 포함하며,
    상기 타이밍 제어기는, 제1 상태에서 상기 표시부에서 제1 재생률을 제2 재생률로 변환하며, 제2 상태에서 상기 표시부에서 상기 제2 재생률을 상기 제1 재생률로 변환하고,
    상기 제1 재생률은 그레이 레벨들의 제1 전체 개수를 갖는 제1 화상 신호에 대응하고 상기 제2 재생률은 그레이 레벨들의 제2 전체 개수를 갖는 제2 화상 신호에 대응하며,
    상기 타이밍 제어기는 상기 구동 회로에 시작 펄스, 클럭 신호 및 전위를 공급하고,
    상기 전위는 제1 전위 및 상기 제1 전위보다 작은 제2 전위로부터 선택되고,
    상기 타이밍 제어기는, 상기 시작 펄스가 중단된 후에 상기 클럭 신호를 중단하고, 상기 클럭 신호가 중단된 후에 상기 전위를 상기 제1 전위에서 상기 제2 전위로 변경하며,
    상기 타이밍 제어기는, 상기 전위가 상기 제2 전위에서 상기 제1 전위로 변경된 후에 상기 클럭 신호의 공급을 개시하고, 상기 클럭 신호의 상기 공급이 개시된 후에 상기 시작 펄스의 공급을 개시하고,
    그레이 레벨들의 상기 제2 전체 개수는 그레이 레벨들의 상기 제1 전체 개수보다 작은, 액정 표시 장치.
  14. 제13항에 있어서,
    상기 타이밍 제어기는,
    그레이 레벨들의 상기 제2 전체 개수를 판단하고, 그레이 레벨들의 상기 제2 전체 개수에 대응하는 신호를 생성하는 분석부;
    상기 신호에 따라 재생률을 결정하기 위한 룩업 테이블을 저장하는 룩업 테이블부; 및
    상기 룩업 테이블에 따라 상기 룩업 테이블부에 의해 제어되는 패널 제어기를 포함하는, 액정 표시 장치.
  15. 제14항에 있어서,
    상기 분석부는,
    화상 신호의 비트를 카운트하기 위해 제공되고, 상기 화상 신호의 변경을 판단하는 카운터 회로; 및
    상기 카운터 회로로부터의 출력이 변하는지 여부를 판단하고, 상기 판단의 결과를 상기 룩업 테이블부에 출력하는 판단부를 포함하는, 액정 표시 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 액정 표시 장치로서,
    표시부를 제어하는 구동 회로;
    상기 구동 회로를 제어하는 타이밍 제어기; 및
    화상 신호를 처리하고, 처리 화상 신호를 상기 타이밍 제어기에 출력하는 화상 처리 회로
    를 포함하며,
    상기 타이밍 제어기는, 제1 상태에서 상기 표시부에서 제1 재생률을 제2 재생률로 변환하거나, 또는 제2 상태에서 상기 표시부에서 상기 제2 재생률을 상기 제1 재생률로 변환하고,
    상기 제1 재생률은 그레이 레벨들의 제1 전체 개수를 갖는 제1 화상 신호에 대응하고 상기 제2 재생률은 그레이 레벨들의 제2 전체 개수를 갖는 상기 처리 화상 신호에 대응하며,
    상기 타이밍 제어기는 시작 펄스, 클럭 신호 및 전위를 공급하고,
    상기 전위는 제1 전위 및 상기 제1 전위보다 작은 제2 전위로부터 선택되고,
    상기 타이밍 제어기는, 상기 시작 펄스가 중단된 후에 상기 클럭 신호를 중단하고, 상기 클럭 신호가 중단된 후에 상기 전위를 상기 제1 전위에서 상기 제2 전위로 변경하며,
    상기 타이밍 제어기는, 상기 전위가 상기 제2 전위에서 상기 제1 전위로 변경된 후에 상기 클럭 신호의 공급을 개시하고, 상기 클럭 신호의 상기 공급이 개시된 후에 상기 시작 펄스의 공급을 개시하고,
    그레이 레벨들의 상기 제2 전체 개수는 그레이 레벨들의 상기 제1 전체 개수보다 작은, 액정 표시 장치.
  20. 제19항에 있어서,
    상기 타이밍 제어기는,
    그레이 레벨들의 상기 제2 전체 개수를 판단하고, 그레이 레벨들의 상기 제2 전체 개수에 대응하는 신호를 생성하는 분석부;
    상기 신호에 따라 재생률을 결정하기 위한 룩업 테이블을 저장하는 룩업 테이블부; 및
    상기 룩업 테이블에 따라 상기 룩업 테이블부에 의해 제어되는 패널 제어기를 포함하는, 액정 표시 장치.
  21. 제20항에 있어서,
    상기 분석부는,
    상기 화상 신호의 비트를 카운트하기 위해 제공되고, 상기 비트의 변경을 판단하는 카운터 회로; 및
    상기 카운터 회로로부터의 출력이 변하는지 여부를 판단하고, 상기 판단의 결과를 상기 룩업 테이블부에 출력하는 판단부를 포함하는, 액정 표시 장치.
  22. 제1항, 제7항, 제13항, 및 제19항 중 어느 한 항에 있어서,
    상기 표시부 내의 각각의 픽셀은 트랜지스터를 포함하며,
    상기 트랜지스터의 반도체층은 산화물 반도체를 포함하는, 액정 표시 장치.
  23. 제22항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 주석, 및 아연 중 적어도 하나를 포함하는, 액정 표시 장치.
  24. 제1항, 제7항, 제13항, 및 제19항 중 어느 한 항에 따른 액정 표시 장치를 포함하는, 전자 장치.
  25. 제1항에 있어서,
    상기 타이밍 제어기는 상기 표시부에서의 상기 화상 신호의 그레이 레벨들의 상기 전체 개수가 작아짐에 따라 상기 재생률을 감소시켜 상기 화상 신호에 대응하는 화상을 상기 표시부에 표시하는, 액정 표시 장치.
  26. 제7항에 있어서,
    상기 타이밍 제어기는 상기 표시부에서의 상기 처리 화상 신호의 그레이 레벨들의 상기 전체 개수가 작아짐에 따라 상기 재생률을 감소시켜 상기 처리 화상 신호에 대응하는 상기 화상을 상기 표시부에 표시하는, 액정 표시 장치.
KR1020127023618A 2010-02-12 2011-01-21 액정 표시 장치 및 전자 장치 KR101814222B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010028965 2010-02-12
JPJP-P-2010-028965 2010-02-12
PCT/JP2011/051677 WO2011099376A1 (en) 2010-02-12 2011-01-21 Liquid crystal display device and electronic device

Publications (2)

Publication Number Publication Date
KR20130031820A KR20130031820A (ko) 2013-03-29
KR101814222B1 true KR101814222B1 (ko) 2018-01-02

Family

ID=44367657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127023618A KR101814222B1 (ko) 2010-02-12 2011-01-21 액정 표시 장치 및 전자 장치

Country Status (6)

Country Link
US (1) US8619104B2 (ko)
JP (3) JP5669606B2 (ko)
KR (1) KR101814222B1 (ko)
CN (1) CN102763156B (ko)
TW (1) TWI528348B (ko)
WO (1) WO2011099376A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120715B2 (en) 2019-07-23 2021-09-14 Samsung Display Co., Ltd. Method of obtaining overdriving data of a display device capable of providing a substantially uniform charging rate, method of operating a display device, and display device
US11282459B2 (en) 2019-07-18 2022-03-22 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
US11423848B2 (en) 2020-06-19 2022-08-23 Samsung Display Co., Ltd. Display device and method of operating the same

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667910B (zh) * 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
TWI462075B (zh) * 2012-01-20 2014-11-21 Hung Ta Liu 一種驅動方法及使用該方法之顯示裝置
JP2014032396A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、及び表示装置
JP2014032399A (ja) 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20140013931A (ko) 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9984644B2 (en) * 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9761201B2 (en) * 2012-09-28 2017-09-12 Sharp Kabushiki Kaisha Liquid-crystal display device and drive method thereof
US20140111558A1 (en) * 2012-10-23 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and program
JP2014112213A (ja) * 2012-10-30 2014-06-19 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9697758B2 (en) 2012-11-20 2017-07-04 Sharp Kabushiki Kaisha Control device, display device, and display device control method
JP6205249B2 (ja) * 2012-11-30 2017-09-27 株式会社半導体エネルギー研究所 情報処理装置の駆動方法
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105051596B (zh) * 2013-03-27 2019-01-29 株式会社半导体能源研究所 显示装置以及电子设备
KR102008912B1 (ko) 2013-04-22 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
KR101481072B1 (ko) * 2013-10-15 2015-01-13 빛샘전자주식회사 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
KR102133978B1 (ko) 2013-11-13 2020-07-14 삼성전자주식회사 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템
KR102148482B1 (ko) * 2013-12-31 2020-08-26 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102254762B1 (ko) 2014-08-01 2021-05-25 삼성디스플레이 주식회사 표시장치
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
KR102232915B1 (ko) 2014-09-01 2021-03-29 삼성디스플레이 주식회사 표시 장치
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US9952642B2 (en) 2014-09-29 2018-04-24 Apple Inc. Content dependent display variable refresh rate
WO2016087999A1 (ja) 2014-12-01 2016-06-09 株式会社半導体エネルギー研究所 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器
CN105825822B (zh) * 2015-01-04 2018-10-02 联咏科技股份有限公司 显示装置及其再刷新频率的控制方法
KR102516643B1 (ko) 2015-04-30 2023-04-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2017035383A1 (en) * 2015-08-26 2017-03-02 Parade Technologies, Ltd. Data pattern-based charge sharing for display panel systems
US10467964B2 (en) 2015-09-29 2019-11-05 Apple Inc. Device and method for emission driving of a variable refresh rate display
JP2017083655A (ja) 2015-10-28 2017-05-18 株式会社ジャパンディスプレイ 表示装置
CN106710539B (zh) * 2015-11-12 2020-06-02 小米科技有限责任公司 液晶显示方法及装置
CN106710540B (zh) * 2015-11-12 2020-03-17 小米科技有限责任公司 液晶显示方法及装置
CN113470589B (zh) 2016-04-04 2022-12-30 株式会社半导体能源研究所 显示装置、显示模块以及电子设备
TWI718208B (zh) 2016-06-30 2021-02-11 日商半導體能源研究所股份有限公司 顯示裝置及其工作方法以及電子裝置
CN116775543A (zh) 2016-09-06 2023-09-19 株式会社半导体能源研究所 电子设备
CN107710317A (zh) * 2016-09-27 2018-02-16 深圳市柔宇科技有限公司 一种oled屏幕保护方法及保护***
KR102372150B1 (ko) * 2016-09-30 2022-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 전자 기기
US11210048B2 (en) 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20220022526A (ko) 2020-08-18 2022-02-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN116189628A (zh) * 2022-11-30 2023-05-30 重庆惠科金渝光电科技有限公司 显示装置的驱动方法和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196729A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd マトリクス型表示装置とマトリクス型表示装置の調整方法
JP2002236465A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および伝送フォーマット
JP2006330035A (ja) 2005-05-23 2006-12-07 Mitsubishi Electric Corp 画像表示装置及び大型画像表示装置
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008181108A (ja) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP2009265260A (ja) 2008-04-23 2009-11-12 Fujitsu Ltd 表示方法および表示装置

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240218B2 (ja) * 1992-08-19 2001-12-17 株式会社日立製作所 多色表示可能な情報処理装置
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
US5821910A (en) * 1995-05-26 1998-10-13 National Semiconductor Corporation Clock generation circuit for a display controller having a fine tuneable frame rate
US5900886A (en) * 1995-05-26 1999-05-04 National Semiconductor Corporation Display controller capable of accessing an external memory for gray scale modulation data
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11133921A (ja) * 1997-10-28 1999-05-21 Sharp Corp 表示制御回路及び表示制御方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000214831A (ja) * 1999-01-27 2000-08-04 Hitachi Ltd 表示処理装置及び情報処理装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002149118A (ja) * 2000-11-07 2002-05-24 Matsushita Electric Ind Co Ltd カラー液晶表示方法及びその装置並びにカラー液晶表示装置を搭載した携帯情報端末装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6956553B2 (en) * 2001-04-27 2005-10-18 Sanyo Electric Co., Ltd. Active matrix display device
JP2002328655A (ja) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
GB2378343B (en) * 2001-08-03 2004-05-19 Sendo Int Ltd Image refresh in a display
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4638117B2 (ja) * 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP5116202B2 (ja) * 2002-11-14 2013-01-09 株式会社半導体エネルギー研究所 表示装置の駆動方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005140959A (ja) * 2003-11-06 2005-06-02 Rohm Co Ltd 表示装置及びこれを用いた携帯機器
JP4016942B2 (ja) * 2003-12-10 2007-12-05 セイコーエプソン株式会社 Ｐｗｍ信号生成回路及び表示ドライバ
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8284122B2 (en) * 2005-05-16 2012-10-09 Tpo Hong Kong Holding Limited Matrix addressing method and circuitry and display device using the same
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101142281B1 (ko) * 2005-10-11 2012-05-07 엘지디스플레이 주식회사 유기전계발광소자 및 그 구동방법
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7596201B2 (en) * 2007-03-15 2009-09-29 Epson Imaging Devices Corporation Gray code counter and display device therewith
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI383371B (zh) * 2007-08-31 2013-01-21 Chunghwa Picture Tubes Ltd 時序控制器，顯示裝置與調整迦瑪電壓方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
GB2458958B (en) * 2008-04-04 2010-07-07 Sony Corp Driving circuit for a liquid crystal display
KR101492564B1 (ko) * 2008-08-06 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치 및 그것의 공통전압 조절 방법
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010122493A (ja) * 2008-11-20 2010-06-03 Eastman Kodak Co 表示装置
US20100315396A1 (en) * 2009-06-10 2010-12-16 Himax Technologies Limited Timing controller, display and charge sharing function controlling method thereof
WO2011077925A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011102248A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8698852B2 (en) * 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
TWI440926B (zh) * 2010-12-31 2014-06-11 Hongda Liu 液晶顯示裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196729A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd マトリクス型表示装置とマトリクス型表示装置の調整方法
JP2002236465A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および伝送フォーマット
JP2006330035A (ja) 2005-05-23 2006-12-07 Mitsubishi Electric Corp 画像表示装置及び大型画像表示装置
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008181108A (ja) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2009128503A (ja) 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP2009265260A (ja) 2008-04-23 2009-11-12 Fujitsu Ltd 表示方法および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282459B2 (en) 2019-07-18 2022-03-22 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
US11120715B2 (en) 2019-07-23 2021-09-14 Samsung Display Co., Ltd. Method of obtaining overdriving data of a display device capable of providing a substantially uniform charging rate, method of operating a display device, and display device
US11423848B2 (en) 2020-06-19 2022-08-23 Samsung Display Co., Ltd. Display device and method of operating the same

Also Published As

Publication number Publication date
US20110199404A1 (en) 2011-08-18
JP2015072495A (ja) 2015-04-16
WO2011099376A1 (en) 2011-08-18
CN102763156B (zh) 2015-11-25
CN102763156A (zh) 2012-10-31
US8619104B2 (en) 2013-12-31
JP5669606B2 (ja) 2015-02-12
JP5178946B2 (ja) 2013-04-10
TWI528348B (zh) 2016-04-01
KR20130031820A (ko) 2013-03-29
JP2013020260A (ja) 2013-01-31
TW201142799A (en) 2011-12-01
JP2011186449A (ja) 2011-09-22
JP5921660B2 (ja) 2016-05-24

Similar Documents

Publication Publication Date Title
KR101814222B1 (ko) 액정 표시 장치 및 전자 장치
KR101848684B1 (ko) 액정 표시 장치 및 전자 장치
US10255868B2 (en) Method for driving liquid crystal display device
JP6385490B2 (ja) 液晶表示装置
JP6063989B2 (ja) 半透過型の液晶表示装置
JP5965508B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant