JP2007156442A

JP2007156442A - 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造

Info

Publication number: JP2007156442A
Application number: JP2006300180A
Authority: JP
Inventors: Mu-Chia Lee; 牧家李; Chun-Wei Huang; 俊偉黄; Hung-Che Lu; 宏哲呂; Kuo-Hung Kuo; 國鴻郭; Hong-Bin Li; 鴻斌李; 文貴 ▲らい▼; Wen-Kuei Lai; Chia-Yi Tsai; 佳怡蔡; Yu-Chi Chang; 育淇張; Hau-Chiun Li; 浩群李; Wei-Chih Chang; ▲うぇ▼熾張
Original assignee: Toppoly Optoelectronics Corp
Current assignee: TPO Displays Corp
Priority date: 2005-12-05
Filing date: 2006-11-06
Publication date: 2007-06-21
Anticipated expiration: 2026-11-06
Also published as: JP4682278B2; CN1979316A; US20070126943A1; US7554619B2

Abstract

【課題】
画素の開口率を犠牲にせず電荷蓄積容量を増加させる、または、画素の開口率を高めながら電荷蓄積容量も維持することができるＬＴＰＳＴＦＴ−ＬＣＤ用の積層蓄積容量構造を提供する。
【解決手段】
本発明のＬＴＰＳＴＦＴ−ＬＣＤに用いられる積層蓄積容量構造は、処理済み基板、第１の蓄積容量および第２の蓄積容量を備える。第１の蓄積容量は、第１の導電層、第２の導電層、およびこれらの間に位置する第１の絶縁層を含む。当該積層蓄積容量構造は、第１の部分と延伸された第２の部分とを含む第３の導電層をさらに備える。第２の蓄積容量は、第２の導電層、第３の導電層の延伸された第２の部分、およびこれらの間に位置する第２の絶縁層を含む。
【選択図】図３Ｈ

Description

本発明は低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置（ＬＴＰＳＴＦＴ−ＬＣＤ）に関し、より詳細には積層蓄積容量構造（stacked storage capacitor structure）およびその製造方法に関するものである。

図１Ａは、従来のＬＴＰＳＴＦＴ−ＬＣＤに用いられる蓄積容量が形成された画素の平面図であり、図１Ｂは、図１Ａに示される画素のＡ−Ａ´線で切り取った断面図であり、図１Ｃは、図１Ａに示される画素の等価回路である。

図１Ａには、蓄積容量１２、ＴＦＴ１４およびその上に配置される画素電極１４０を備えた画素１０が示されている。信号線１６およびゲート線１８はＴＦＴ１４近傍にて交差すると共に、画素１０を囲うように配置されている。画素電極１４０および蓄積容量１２は、ビア１４６を介してＴＦＴ１４に電気的に接続する。

図１Ｂには、緩衝層１０８、第１の導電層であるｐ−Ｓｉ層１１２、ゲート絶縁層１１６、第２の導電層１２０、第１の層間誘電層１２４、および第２の層間誘電層１２８を含む処理済みの基板（processed substrate）１０４が示されている。ｐ−Ｓｉ層１１２と、第２の導電層１２０と、これらの間に位置するゲート絶縁層１１６とが蓄積容量（Ｃｓｔ）１２を構成する。そして周知のプロセスによって金属層１３２が形成された後、金属層１３２および第２の層間誘電層１２８上方に、ビア１４６をその中に有する保護層１３６が形成される。さらに、保護層１３６およびビア１４６上方に透明画素電極１４０がコンフォーマルに形成される。画素電極１４０はＩＴＯまたはＩＺＯからなる。加えて、基板１０４の他方の側にバックライトモジュール１４８が配置されることにより、ＬＴＰＳＴＦＴ−ＬＣＤ用のＴＦＴアレイ基板１００が完成する。矢印１４４はバックライトモジュール１４８からの光線を示している。

図１Ｃには、図１Ａにおける画素の等価回路が示されている。

ディスプレイに対する高解像度への要求がますます高まる中、その要求を満足ささせるため、画素サイズは縮小が要されており、よってＬＴＰＳＴＦＴ−ＬＣＤに使用される蓄積容量の面積も同時に縮小させねばならなくなっている。ディスプレイの解像度を高めるためには、好適な開口率を維持するべく、各画素における蓄積容量が使用可能な面積を減少させる必要がある。またこれと同時に、フリッカー、残像やクロストークなどといった問題も発生し易くなる。

そこで、画素の開口率を犠牲にすることなく電荷蓄積容量を増加させ得る、または、ＬＴＰＳＴＦＴ−ＬＣＤ中の画素の開口率を高めながら電荷蓄積容量も維持できるような新規な構造が望まれる。

上述に鑑みて、本発明の目的は、ＬＴＰＳＴＦＴ−ＬＣＤに用いられる積層蓄積容量構造を提供することにある。

本発明は、ＬＴＰＳＴＦＴ−ＬＣＤに用いられる積層蓄積容量構造を開示するものである。本発明の第１の実施形態は、処理済み基板（processed substrate）、第１の蓄積容量および第２の蓄積容量を備える。第１の蓄積容量は、第１の導電層、第２の導電層、およびこれらの間に位置する第１の絶縁層を含み、第２の導電層は第１の導電層上方に配置され、かつ、第１の蓄積容量は処理済み基板上方に配置される。当該積層蓄積容量構造は、第１の部分および延伸された第２の部分を含む第３の導電層をさらに備える。第２の蓄積容量は、第２の導電層、第３の導電層の延伸された第２の部分、およびこれらの間に位置する第２の絶縁層を含み、第３の導電層の延伸された第２の部分は第２の導電層上方に形成され、第２の蓄積容量は第１の蓄積容量上に配置されると共にこれと電気的に接続される。

第１の実施形態は、ビアをその中に有する保護層、および保護層上に形成される画素電極をさらに備え、画素電極はビアを介して第３の導電層の第１の部分と電気的に接続する。加えて、当該実施形態は、第２の絶縁層と第３の導電層の延伸された第２の部分との間に位置する第３の絶縁層をさらに備え、この第３の絶縁層および第２の絶縁層は凹部を有する。

また、本発明の第２の実施形態におけるように、第２の導電層と第３の導電層の延伸された第２の部分との間に配置される第３の絶縁層をさらに備え、第２の絶縁層が、その第３の絶縁層に直接覆われる第２の導電層の第３の部分に当たる位置に、凹部を有することが好ましい。

本発明の実施形態によれば、第３の導電層の延伸された部分を利用することで、画素の面積を余分に占有することなく、第２の蓄積容量を第１の蓄積容量上に形成させることができるので、開口率に影響を与えずに電荷蓄積容量を増加させることができる。特に、第３の導電層の第１の部分および延伸された第２の部分が同時に形成されるため、プロセスの複雑度とコストが低減される。

第１の実施形態
本発明の上述およびその他の目的、特徴ならびに長所がより明らかに理解されるよう、以下に好ましい実施形態を挙げ、図面と対応させながら詳細に説明する。

図２Ａは、本発明の１実施形態によるＬＴＰＳＴＦＴ−ＬＣＤ用の積層蓄積容量構造が形成された画素の平面図であり、図２Ｅは、図２Ａに示される画素の線Ｂ−Ｂ´で切り取った断面図であり、図２Ｂから図２Ｅは該積層蓄積容量構造の製造方法を示す断面図であり、図２Ｆは、図２Ａに示される画素の等価回路である。

図２Ａには、第１の蓄積容量（Ｃｓｔ）２２および第２の蓄積容量（Ｃｓｔ´）２９を含む積層蓄積容量構造、ＴＦＴ２４、ならびにその上方に配置される画素電極２４０を備える画素２０が示されている。信号線２６とゲート線２８は、ＴＦＴ２４近傍にて交差すると共に、画素２０を囲うように配置されている。第２の蓄積容量（Ｃｓｔ´）２９は第１の蓄積容量（Ｃｓｔ）２２の上方に位置する。画素電極２４０および積層蓄積容量構造はビア２４６を介してＴＦＴ２４に電気的に接続する。

図２Ｂには、基板２０４、緩衝層２０８、第１の導電層であるｐ−Ｓｉ層２１２、ゲート絶縁層２１６、第２の導電層２２０、第１の層間誘電層２２４、および第２の層間誘電層２２８が示されている。ｐ−Ｓｉ層２１２と、第２の導電層２２０と、これらの間に位置するゲート絶縁層２１６とが第１の蓄積容量（Ｃｓｔ）２２を構成する。

図２Ｃにおいて、フォトリソグラフィーとエッチングにより開口２３０および２３２が順次形成される。つまり、第２の層間誘電層２２８上にはフォトレジストパターン（図示せず）が形成されており、該フォトレジストパターンをエッチングマスクとして用いてウェットエッチングまたはドライエッチングを行い、第２の層間誘電層２２８の領域Ｉ内における部分を完全にエッチングし、かつ、第１の層間誘電層２２４の領域Ｉ内における部分を一部エッチングすることにより、第２の層間誘電層２２８ａおよび第１の層間誘電層２２４ａが形成される。第１の層間誘電層２２４ａおよび第２の層間誘電層２２８ａの厚さは８００〜３０００Å、好ましくは３０００Åであるが、領域Ｉ内における第１の層間誘電層２２４ａの厚さ２３１は１０００Åであるのが好ましい。第１の層間誘電層にはＳｉＮ_xまたはＳｉＯ_xが含まれる。

図２Ｄにおいて、公知のＣＶＤ、ＥＣＰまたはＰＶＤにより、第１の部分２３２ａと、第２の層間誘電層２２８ａの一部上方に延伸している延伸された第２の部分２３２ｂとを含む第３の導電層が堆積される。第１の部分２３２ａおよび延伸された第２の部分２３２ｂは、それぞれ領域ＩＩおよびＩＩＩにより画定される。開口２３２はＡｌまたはＣｕなどの金属材料で充填される。第３の導電層と、第２の導電層２２０と、これらに挟まれる第１の層間誘電層２２４ａとが第２の蓄積容量（Ｃｓｔ´）２９を構成する。

図２Ｅにおいて、周知のプロセスにより第３の導電層および第２の層間誘電層２２８ａ上方に、ビア２４６をその中に有する保護層２３６が形成される。保護層２３６およびビア２４６上には透明画素電極２４０がコンフォーマルに形成される。この画素電極２４０にはＩＴＯまたはＩＺＯが含まれる。さらに、基板２０４のもう一方の側にバックライトモジュール２４８が配置されると、ＬＴＰＳＴＦＴ−ＬＣＤに用いられるＴＦＴアレイ基板２００が完成する。矢印２４４はバックライトモジュール２４８からの光線を示す。

図２Ｆにおいて、上述した方法により得られた、第１の蓄積容量（Ｃｓｔ）２２および第２の蓄積容量（Ｃｓｔ´）２９を含む積層蓄積容量構造は、従来技術よりも容量が増加する、つまり第２の蓄積容量（Ｃｓｔ´）２９の分だけ容量が増える。

図２Ｇは、上述のＴＦＴアレイ基板２００とカラーフィルタ基板２５２を貼り合わせると共に、その間に液晶層２５０を形成させて得られたＬＴＰＳＴＦＴ−ＬＣＤパネル２０００である。

第２の実施形態
図３Ａは、本発明の第２の実施形態によるＬＴＰＳＴＦＴ−ＬＣＤ用の積層蓄積容量構造が形成された画素の平面図であり、図３Ｇは、図３Ａに示される画素の線Ｃ−Ｃ´で切り取った断面図であり、図３Ｂから図３Ｇは該積層蓄積容量構造の製造方法を示す断面図である。

図３Ａには、第１の蓄積容量（Ｃｓｔ）３２および第２の蓄積容量（Ｃｓｔ´）３９を含む積層蓄積容量構造、ＴＦＴ３４、ならびにその上方に配置される画素電極３４０を備える画素３０が示されている。信号線３６とゲート線３８は、ＴＦＴ３４近傍にて交差すると共に、画素３０を囲うように配置されている。第２の蓄積容量（Ｃｓｔ´）３９は第１の蓄積容量（Ｃｓｔ）３２の上方に位置する。画素電極３４０および積層蓄積容量構造はビア３４６を介してＴＦＴ３４に電気的に接続する。

図３Ｂには、基板３０４、緩衝層３０８、第１の導電層であるｐ−Ｓｉ層３１２、ゲート絶縁層３１６、第２の導電層３２０、および第１の層間誘電層３２４が示されている。ｐ−Ｓｉ層３１２と、第２の導電層３２０と、これらの間に位置するゲート絶縁層３１６とが第１の蓄積容量（Ｃｓｔ）３２を構成する。

図３Ｃにおいて、フォトリソグラフィーとエッチングにより開口３２６が形成される。つまり、第１の層間誘電層３２４上にはフォトレジストパターン（図示せず）が形成されており、該フォトレジストパターンをエッチングマスクとして用いウェットエッチングまたはドライエッチングを行って第１の層間誘電層３２４をエッチングすることにより、第１の層間誘電層３２４ａが形成される。より具体的にいうと、第１の層間誘電層３２４の領域Ｉ´内における部分は完全に除去されるため、第２の導電層３２０の一部表面３２７が露出することとなる。

図３Ｄにおいて、第１の層間誘電層３２４ａおよび第２の導電層３２０の露出された表面３２７上に第２の層間誘電層３２８がコンフォーマルに堆積される。第２の層間誘電層３２８を形成させる方式としては、ＣＶＤまたはＰＥＣＶＤを挙げることができる。第２の層間誘電層３２８にはＳｉＮ_xまたはＳｉＯ_xが含まれ、その厚さは４００〜１２００Å、好ましくは６００〜７００Åである。

図３Ｅにおいて、ｐ−Ｓｉ層３１２の一部表面が露出するまで第２の層間誘電層３２８、第１の層間誘電層３２４ａおよびゲート絶縁層３１６にウェットまたはドライエッチングを施すことにより開口３３０が形成される。また、これによって第２の層間誘電層３２８ａ、第１の層間誘電層３２４ａおよびゲート絶縁層３１６ａが残される。

図３Ｆにおいて、公知のＣＶＤ、ＥＣＰまたはＰＶＤによって、第１の部分３３２ａと、第２の層間誘電層３２８ａの一部上方に延伸している延伸された第２の部分３３２ｂとを含む第３の導電層が堆積される。第１の部分３３２ａおよび延伸された第２の部分３３２ｂは、それぞれ領域ＩＩ´およびＩＩＩ´により画定される。開口３３０はＡｌまたはＣｕなどの金属材料で充填される。第３の導電層と、第２の導電層と、これらに挟まれる第２の層間誘電層３２８ａとが第２の蓄積容量（Ｃｓｔ´）３９を構成する。

図３Ｇにおいて、周知のプロセスにより、第３の導電層および第２の層間誘電層３２８ａ上方に、ビア３４６をその中に有する保護層３３６が形成される。保護層３３６およびビア３４６上には透明画素電極３４０がコンフォーマルに形成される。画素電極３４０にはＩＴＯまたはＩＺＯが含まれる。さらに、基板３０４のもう一方の側にバックライトモジュール３４８が配置されると、ＬＴＰＳＴＦＴ−ＬＣＤに用いられるＴＦＴアレイ基板３００が完成する。矢印３４４はバックライトモジュール３４８からの光線を示す。

図２Ｆと同じ様に、上述した方法によれば、従来技術よりも容量が増加した、つまり第２の蓄積容量（Ｃｓｔ´）３９の分だけ容量が増えた、第１の蓄積容量（Ｃｓｔ）３２および第２の蓄積容量（Ｃｓｔ´）３９を含む積層蓄積容量構造が形成される。

図３Ｈは、上述のＴＦＴアレイ基板３００とカラーフィルタ基板３５２を貼り合わせると共に、その間に液晶層３５０を形成させて得られるＬＴＰＳＴＦＴ−ＬＣＤパネル３０００である。

図４は、本発明による図２ＧのＬＴＰＳＴＦＴ−ＬＣＤパネル２０００を用いたＬＴＰＳＴＦＴ−ＬＣＤ装置を説明する概略図である。図２Ｇに示されるＬＴＰＳＴＦＴ−ＬＣＤパネル２０００がコントローラ３と接続してＬＴＰＳＴＦＴ−ＬＣＤ装置４が形成される。コントローラ３はソースおよびゲート駆動回路（図示せず）を備えており、入力に基づいてＬＴＰＳＴＦＴ−ＬＣＤパネル２０００を制御できるようになっている。別の実施形態においては、図４のＬＴＰＳＴＦＴ−ＬＣＤパネル２０００をＬＴＰＳＴＦＴ−ＬＣＤパネル３０００に置き換えることもできる。

図５は、図４に示されるＬＴＰＳＴＦＴ−ＬＣＤ装置４を用いた電子デバイスを説明する概略図である。入力装置５が図４に示されるＬＴＰＳＴＦＴ−ＬＣＤ装置４のコントローラ３に接続して、電子デバイス６が形成される。入力装置５としては、コントローラ３にデータを入力して画像を表示させる（render an image）ことのできるような、プロセッサおよびこれに類似するものが挙げられる。電子デバイス６は、ＰＤＡ、ノートブックコンピュータ、タブレットコンピュータ、携帯電話などの携帯型デバイス、ディスプレイモニターデバイス、またはデスクトップコンピュータなどの非携帯型デバイスであり得る。

本発明の実施形態によれば、第３の導電層の延伸された部分を利用することで、画素の面積を余分に占有することなく、第２の蓄積容量を第１の蓄積容量上に形成させることができるため、開口率に影響を与えずに電荷蓄積容量を増加させることができる。特に、第３の導電層の第１の部分および延伸された第２の部分は同時に形成されるため、プロセスの複雑度とコストが低減される。

本発明を好ましい実施形態によって以上のように開示したが、これは本発明を限定しようとするものではなく、当業者であれば、本発明の精神と範囲を逸脱しない限りにおいて変更および修飾を施すことができる。よって、本発明の保護範囲は、添付の特許請求の範囲で定義されたものが基準とされる。

図１Ａは、従来のＬＴＰＳＴＦＴ−ＬＣＤ用の蓄積容量が形成された画素の平面図である。図１Ｂは、図１Ａに示される画素のＡ−Ａ´線で切り取った断面図である。図１Ｃは、図１Ａに示される画素の等価回路である。図２Ａは、本発明の第１の実施形態によるＬＴＰＳＴＦＴ−ＬＣＤ用の積層蓄積容量構造が形成された画素の平面図である。図２Ｂは、該積層蓄積容量構造の製造方法を示す断面図である。図２Ｃは、該積層蓄積容量構造の製造方法を示す断面図である。図２Ｄは、該積層蓄積容量構造の製造方法を示す断面図である。図２Ｅは、図２Ａに示される画素の線Ｂ−Ｂ´で切り取った断面図である。図２Ｆは、図２Ａに示される画素の等価回路である。図２Ｇは、ＬＴＰＳＴＦＴ−ＬＣＤパネルの断面図である。図３Ａは、本発明の第２の実施形態によるＬＴＰＳＴＦＴ−ＬＣＤ用の積層蓄積容量構造が形成された画素の平面図である。図３Ｂは、該積層蓄積容量構造の製造方法を示す断面図である。図３Ｃは、該積層蓄積容量構造の製造方法を示す断面図である。図３Ｄは、該積層蓄積容量構造の製造方法を示す断面図である。図３Ｅは、該積層蓄積容量構造の製造方法を示す断面図である。図３Ｆは、該積層蓄積容量構造の製造方法を示す断面図である。図３Ｇは、図３Ａに示される画素の線Ｃ−Ｃ´で切り取った断面図である。図３Ｈは、ＬＴＰＳＴＦＴ−ＬＣＤパネルの断面図である。本発明によるＬＴＰＳＴＦＴ−ＬＣＤ装置の概略図である。図４に示されるＬＴＰＳＴＦＴ−ＬＣＤ装置を用いた電子デバイスの概略図である。

符号の説明

Ｉ、ＩＩ、ＩＩＩ、Ｉ´、ＩＩ´、ＩＩＩ´ 領域
２０画素
２２第１の蓄積容量
２４ＴＦＴ
２６信号線
２８ゲート線
２９第２の蓄積容量
２００ＴＦＴアレイ基板
２０４基板
２０８緩衝層
２１２ｐ−Ｓｉ層
２１６ゲート絶縁層
２２０第２の導電層
２２４、２２４ａ第１の層間誘電層
２２８、２２８ａ第２の層間誘電層
２３０開口
２３１厚さ
２３２開口
２３２ａ第３の導電層の第１の部分
２３２ｂ第３の導電層の第２の部分
２３６保護層
２４０画素電極
２４４光線を示す矢印
２４６ビア
２４８バックライトモジュール
２５０液晶層
２５２カラーフィルタ基板
２０００ＬＴＰＳＴＦＴ−ＬＣＤパネル
３０画素
３２第１の蓄積容量
３４ＴＦＴ
３６信号線
３８ゲート線
３９第２の蓄積容量
３００ＴＦＴアレイ基板
３０４基板
３０８緩衝層
３１２ｐ−Ｓｉ層
３１６ゲート絶縁層
３２０第２の導電層
３２４、３２４ａ第１の層間誘電層
３２６開口
３２７表面
３２８、３２８ａ第２の層間誘電層
３３０開口
３３２ａ第３の導電層の第１の部分
３３２ｂ第３の導電層の第２の部分
３３６保護層
３４０画素電極
３４４光線を示す矢印
３４６ビア
３４８バックライトモジュール
３５０液晶層
３５２カラーフィルタ基板
３０００ＬＴＰＳＴＦＴ−ＬＣＤパネル
３コントローラ
４ＬＴＰＳＴＦＴ−LCD装置
５入力装置
６電子デバイス

Claims

基板と、
第１の導電層、第２の導電層、およびこれらの間に位置する第１の絶縁層を含み、前記第２の導電層が前記第１の導電層の上方に配置され、前記基板の上方に配置される第１の蓄積容量と、
第１の部分および延伸された第２の部分を含む第３の導電層と、
前記第２の導電層、前記第３の導電層の前記延伸された第２の部分、およびこれらの間に位置する第２の絶縁層を含み、前記第３の導電層の前記延伸された第２の部分が前記第２の導電層の上方に配置されており、前記第１の蓄積容量上方に位置してこれと電気的に接続する第２の蓄積容量と、
を備える低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
ビアをその中に有する保護層、および前記保護層上方に形成される画素電極をさらに備え、前記画素電極が、前記ビアを介して前記第３の導電層の前記第１の部分と電気的に接続する請求項１記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第２の絶縁層と前記第３の導電層の前記延伸された第２の部分との間に位置する第３の絶縁層をさらに備え、前記第３の絶縁層および前記第２の絶縁層が凹部を有している請求項２記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第３の導電層の第３の部分と前記第２の絶縁層の第４の部分とが直接接触しており、前記第２の絶縁層の前記第４の部分の厚さが、前記第２の絶縁層の他の部分に比べて小さい請求項３記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第２の絶縁層の前記第４の部分の厚さが８００〜１２００Åである請求項４記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記基板が基板およびその上の緩衝層を含む請求項５記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第３の導電層の前記第１の部分が、前記第３の絶縁層、前記第２の絶縁層および前記第１の絶縁層を通って前記第１の導電層と電気的に接続する請求項６記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第２の絶縁層には窒化シリコンが含まれる請求項７記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第２の導電層と前記第３の導電層の前記延伸された第２の部分との間に位置する第３の絶縁層をさらに備え、前記第２の絶縁層が、その前記第３の絶縁層に直接覆われる前記第２の導電層の前記第３の部分に当たる位置に凹部を有している請求項２記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第３の絶縁層の厚さが４００〜１０００Åである請求項９記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記基板が基板およびその上の緩衝層を含む請求項１０記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第３の導電層の前記第１の部分が、前記第３の絶縁層、前記第２の絶縁層および前記第１の絶縁層を通って前記第１の導電層と電気的に接続する請求項１１記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
前記第３の絶縁層には酸化シリコンが含まれる請求項１２記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造。
請求項１に記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造、
ＴＦＴアレイ基板に対向するカラーフィルタ基板、および、
前記ＴＦＴアレイ基板と前記カラーフィルタ基板との間に位置する液晶層、
を備える低温ポリシリコン薄膜トランジスタ液晶ディスプレイパネル。
請求項１４に記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイパネル、および、
前記低温ポリシリコン薄膜トランジスタ液晶ディスプレイパネルに接続され、入力に応じて前記パネルを制御し画像を表示させる（render images）コントローラ、
を備える低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置。
請求項１５に記載の低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置、および、
前記低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置の前記コントローラに接続され、前記ディスプレイ装置を制御して画像を表示させる（render images）入力装置、
を備える電子デバイス。