CN105051596B - 显示装置以及电子设备 - Google Patents

显示装置以及电子设备 Download PDF

Info

Publication number
CN105051596B
CN105051596B CN201480018108.1A CN201480018108A CN105051596B CN 105051596 B CN105051596 B CN 105051596B CN 201480018108 A CN201480018108 A CN 201480018108A CN 105051596 B CN105051596 B CN 105051596B
Authority
CN
China
Prior art keywords
layer
electrode layer
conductive layer
display device
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480018108.1A
Other languages
English (en)
Other versions
CN105051596A (zh
Inventor
中田昌孝
森英典
大谷久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105051596A publication Critical patent/CN105051596A/zh
Application granted granted Critical
Publication of CN105051596B publication Critical patent/CN105051596B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种能够实现良好的反射显示的新颖显示装置。该显示装置包括：晶体管，其包括栅电极层、该栅电极层上的栅极绝缘层、该栅极绝缘层上的半导体层、和在该栅极绝缘层及半导体层上的源电极层及漏电极层；与该源电极层及该漏电极层同一平面上的反射电极层；与该反射电极层重叠的着色层；与该着色层重叠的像素电极层；以及连接到该源电极层和该漏电极层中的一个的抗氧化导电层。该像素电极层通过该抗氧化导电层连接到该晶体管。

Description

显示装置以及电子设备
技术领域
本发明的一个实施方式涉及一种半导体装置、显示装置、发光装置或电子设备。本发明的一个实施方式例如涉及一种反射液晶显示装置。本发明的一个实施方式涉及一种具有COA结构的反射液晶显示装置。
注意，“显示装置”这术语是指包括显示元件的装置。此外，例如，显示装置还包括用来驱动多个像素的驱动电路。并且，显示装置包括形成在其他衬底上的控制电路、电源电路、信号生成电路等。
背景技术
随着近年来便携式信息终端如智能手机等的迅速普及，性能的提高也很快。便携式信息终端的屏幕尺寸增大，且分辨率得到提高，最近有些信息终端的分辨率已超过了300ppi。
一般而言，液晶显示装置通过在显示区域中使用分别设置有相应滤色器的RGB子像素来进行彩色显示。随着分辨率的提高，有源矩阵衬底(设置有用来驱动像素的元件(如晶体管)的衬底)与设置有滤色器的对置衬底之间的对准精度已被视为问题。鉴于该问题，将滤色器形成于有源矩阵衬底一侧的所谓的阵列上彩色滤色器(COA：color filter onarray)结构受到注目。
作为具有COA结构的液晶显示装置，反射液晶显示装置已被公开，其中，该反射液晶显示装置在TFT衬底一侧包括滤色器、像素电极以及反射层，并且，从对置衬底一侧入射的光穿过像素电极及滤色器并被像素电极和滤色器之下方的反射层反射而返回到对置衬底一侧(例如，参照专利文献1及专利文献2)。
[专利文献]
[专利文献1]日本公开的专利申请No.2000-187209
[专利文献2]日本公开的专利申请No.2004-219515
发明内容
在专利文献1所公开的结构中，滤色器层直接形成在用作反射电极的金属层上，因此，在将反射率高的材料如铝或铝合金等用于金属层的情况下，当通过光刻工序形成滤色器层时，该金属层在显影滤色器层期间被碱性显影液腐蚀，导致反射率下降。此外，作为液晶元件的一个电极使用的透明电极直接连接到用作反射电极的金属层，所以该金属层的氧化引起透明电极与反射电极之间的接触故障。
在专利文献2所公开的结构中，反射层具有铝等金属和透明导电材料的叠层结构以防止在与后面形成的像素电极的接触区域表面氧化。当在反射层的最表面配置这种透明导电材料时，会引起问题(例如，反射率下降、根据入射光的波长而反射光被着色)，这导致显示质量的降低。另外，在专利文献2所公开的结构中，需要将反射层及滤色器层形成于TFT衬底上而出现生产率低的问题。
鉴于上述问题，本发明的一个实施方式的目的之一是提供一种能够实现良好的显示的新颖显示装置。本发明的一个实施方式的另一目的是提供一种生产率得到提高的新颖显示装置。本发明的一个实施方式的再一目的是提供一种能够实现良好的反射显示的新颖显示装置。本发明的一个实施方式的其他目的是提供一种能够实现良好的反射显示的具有COA结构的新颖显示装置。
注意，这些目的的描述并不妨碍其他目的的存在。在本发明的一个实施方式中并不需要实现所有上述目的。从说明书、附图、权利要求书等的描述中将明了并可以从中得出上述目的以外的目的。
本发明的一个实施方式是一种显示装置，该显示装置包括：晶体管，其包括栅电极层、栅电极层上的栅极绝缘层、栅极绝缘层上的半导体层、和在栅极绝缘层及半导体层上的源电极层及漏电极层；与源电极层及漏电极层同一平面上的反射电极层；与反射电极层重叠的着色层；与着色层重叠的像素电极层；以及连接于源电极层和漏电极层中的一个的抗氧化导电层。该像素电极层通过抗氧化导电层连接到所述晶体管。
如上所述，本发明的一个实施方式的显示装置包括形成在与晶体管的源电极层及漏电极层同一平面上的反射电极层。反射区域中的反射电极层是具有高反射率的导电层。在晶体管与像素电极层之间的接触区域中，抗氧化导电层被形成于具有高反射率的导电层上。抗氧化导电层可以减少像素电极层与源电极层及漏电极层之间的接触故障。
换言之，在本发明的一个实施方式的显示装置中，在反射区域中使用具有高反射率的导电层，并在晶体管与像素电极层之间的接触区域中使用抗氧化导电层，因此，该显示装置成为一种能够实现良好的反射显示、使晶体管与像素电极层之间的接触故障得到降低的新颖显示装置。
在本发明的一个实施方式中，可以提供一种能够实现良好显示的新颖显示装置。再者，在本发明的一个实施方式中，可以提供一种生产率得到提高的新颖显示装置。再者，在本发明的一个实施方式中，可以提供一种能够实现良好的反射显示的新颖显示装置。再者，在本发明的一个实施方式中，可以提供一种能够实现良好的反射显示的具有COA结构的新颖显示装置。
附图说明
在附图中：
图1A和1B是显示装置的俯视示意图以及截面图；
图2A至2D是示出显示装置的制造方法的截面图；
图3A至3D是示出显示装置的制造方法的截面图；
图4A至4C是示出显示装置的制造方法的截面图；
图5A和5B是显示装置的俯视示意图以及截面图；
图6A至6D是示出显示装置的制造方法的截面图；
图7A至7D是示出显示装置的制造方法的截面图；
图8是显示装置的截面图；
图9A和9B是示出显示装置的电路图；
图10示出显示模块；以及
图11A至11H各示出电子设备。
具体实施方式
以下，将参照附图对实施方式进行说明。注意，实施方式可以用各种方式来实现。本领域的技术人员将会容易地理解一个事实，就是在不脱离本发明的宗旨及范围的情况下可以以各种形式改变方式和详细内容。因此，本发明不应该被解释为仅限于下面的实施方式的说明。
在各附图中，在有些情况下为了清楚起见，夸大表示其大小、层厚度或区域。因此，本发明的实施方式并不限定于这种尺寸。注意，各附图是示出理想的例子的示意图，并且，本发明的实施方式不局限于附图所示的形状或数值。例如，可以包括如下：因噪声或定时偏差引起的信号、电压或电流的变动。
注意，在本说明书中，序数词如“第一”、“第二”及“第三”是为了避免结构要素的混淆而使用的，而该序数词不是在数字上限制形成要素。
注意，在本说明书中，“A与B连接”或“A连接于B”除了意味着A与B相互直接连接的情况以外，还意味着A与B相互电连接的情况。在此，“A与B电连接”或“A电连接于B”这描述意味着如下情况：当在A与B之间存在有具有任意电学作用的对象物时，能够在A和B之间发送并接收电信号。
注意，在本说明书中，为了便于参照附图说明形成要素之间的位置关系，而使用“上”及“下”等说明配置的词句。另外，在适当时，根据描述各形成要素的方向改变形成要素之间的位置关系。因此，其位置关系不局限于用本说明书所使用的词句所描述的，而是可以根据情况适当地使用其他词句来进行说明。
注意，在附图中，框图中的各电路块的布局指明了用于说明目的的位置关系。因此，即便在附图示出在不同的电路块中实现不同的功能时，实际的电路或区域也可以被配置为使得在相同的电路或区域中实现不同的功能。此外，附图中的框图的各电路块的功能是为了说明而指定的。由此，即便在示出一个电路块时，实际的电路或区域也可以被配置为使得在该一个电路块中进行的处理在多个电路块中进行。
实施方式1
在本实施方式中，将参照图1A和1B、图2A至2D、图3A至3D及图4A至4C来说明本发明的一个实施方式的显示装置。
图1A是本发明的一个实施方式的显示装置的例子的俯视图。图1B是对应于沿着图1A中的点划线X1-Y1的截面的截面图。在示出显示装置中的像素部的一部分的图1A的俯视图中，为了避免繁杂而部分省略了部件，如栅极绝缘层及着色层等。
在图1A中，晶体管150包括用作栅电极层的导电层104a、栅极绝缘层(在图1A中未图示)、其中形成沟道区的半导体层108、和用作源电极层及漏电极层的导电层110b_1及导电层110b_2(在图1A中未图示)。半导体层108形成于栅极绝缘层上。抗氧化导电层110c形成于导电层110b_2上。因为导电层110b_2和抗氧化导电层110c具有大致相同的形状，所以在图1A中看不到导电层110b_2。注意，可以将抗氧化导电层110c用作源电极层或漏电极层的一部分。
再者，导电层104b和导电层110b_3隔着栅极绝缘层层叠，导电层104b经与用作栅电极层的导电层104a同一工序形成，而导电层110b_3经与用作源电极层及漏电极层的导电层110b_1及110b_2同一工序形成。导电层104b、栅极绝缘层以及导电层110b_3形成电容器152。
用作源电极层或漏电极层的一部分的抗氧化导电层110c在开口132中连接到像素电极层118。像素电极层118在开口134中连接到导电层104b。
在图1A中，连接于导电层110b_1的布线(以下，为方便起见而称为源极线)和连接于导电层104a的布线(以下，为方便起见而称为栅极线)彼此交叉的区域的面积优选较小。减小在上述两个布线交叉处该源极线的面积和该栅极线的面积，可以降低可能在源极线和栅极线之间产生的寄生电容。
导电层110b_3被配置以与着色层(在图1A中未图示)及像素电极层118重叠。液晶层(在图1A中未图示)被配置于像素电极层118上。注意，导电层110b_3用作反射电极层。
在图1A所示的结构中，进入显示装置的光(主要是外部光)至少穿过液晶层、着色层及像素电极层而被导电层110b_3反射。换言之，本实施方式的显示装置可以使用被用作反射电极层的导电层110b_3所反射的光来进行彩色显示。
在反射区域中用作反射电极层的导电层110b_3具有高反射率。在晶体管150与像素电极层118之间的接触区域中，抗氧化导电层110c被形成于导电层110b_2上。该导电层110c可以减少用作源电极层或漏电极层的导电层110b_2与像素电极层118之间的接触故障。
换言之，在本发明的一个实施方式的显示装置中，在反射区域中使用具有高反射率的导电层，并在与像素电极层的接触区域中使用抗氧化导电层，因此，该显示装置成为一种能够实现良好的反射显示以及使晶体管与像素电极层之间的接触故障得到降低的新颖显示装置。
在此，参照图1B更具体地说明图1A所示的显示装置。
图1B所示的显示装置包括：第一衬底102；形成在第一衬底102上的导电层104a及104b；形成在第一衬底102、导电层104a及104b上的绝缘层106a及绝缘层106b；形成在绝缘层106b上的半导体层108；形成在绝缘层106b及半导体层108上的导电层110a_1、导电层110a_2及导电层110a_3；形成在导电层110a_1、110a_2及110a_3上的导电层110b_1、110b_2及110b_3；形成在导电层110b_2上的导电层110c；形成在半导体层108、导电层110b_1、110b_3及110c上的绝缘层112；形成在绝缘层112上的着色层114；形成在着色层114上的绝缘层116；和形成在绝缘层116上并连接于导电层104b及110c的像素电极层118。
像素电极层118通过设置在绝缘层112中的开口132连接到导电层110c。并且，像素电极层118通过设置在绝缘层106a、106b及112中的开口134连接到导电层104b。换言之，导电层110c和导电层104b通过像素电极层118相互连接。
在图1B所示的显示装置中，以面对第一衬底102的方式形成第二衬底162，并且，液晶层166被配置于第一衬底102和第二衬底162之间。
导电层164被形成于第二衬底162之下。像素电极层118、液晶层166和导电层164形成液晶元件170。通过对像素电极层118及导电层164施加电压，可以控制液晶层166的取向状态。即，像素电极层118用作液晶元件170的一个电极，而导电层164用作液晶元件170的另一个电极。
在图1B中，像素电极层118及导电层164与液晶层166接触，但是，本发明的一个实施方式不局限于此。例如，取向膜可以被形成在像素电极层118与液晶层166接触的区域以及导电层164与液晶层166接触的区域中。
如上所述，图1B所示的显示装置包括晶体管150、形成在与晶体管150同一平面上的用作反射电极层的导电层110b_3、以与用作反射电极层的导电层110b_3重叠的方式形成的着色层114、以与着色层114重叠的方式形成的像素电极层118、以及电连接于晶体管150的导电层110c。晶体管150和像素电极层118通过导电层110c相互连接。
因此，在图1A和1B所示的显示装置中，可以将用作反射电极层的导电层110b_3、着色层114和像素电极层118形成在第一衬底102上，由此，与将该着色层形成在第二衬底162一侧的情况相比，能够实现高对准精度。通过采用该结构，具有高像素分辨率(例如，300ppi或更多)的液晶显示装置也可以成为一种能够进行彩色显示的反射液晶显示装置。
注意，在显示装置的制造方法1中，详细地说明图1A和1B所示的显示装置的其他部件。
<显示装置的制造方法1>
下面，参照图2A至2D、图3A至3D及图4A至4C来说明图1A和1B所示的显示装置的制造方法。
首先，准备第一衬底102。第一衬底102使用玻璃材料如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。在大量生产时，第一衬底102优选使用如下任意尺寸的母体玻璃：第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。在处理温度高且处理时间长的情况下会使母体玻璃大幅度收缩。因此，在使用母体玻璃进行大量生产的情况下，优选的是，在低于或等于600℃，优选低于或等于450℃，更优选低于或等于350℃的温度，进行制造工序中的加热处理。
然后，在第一衬底102上形成导电层并将其加工为所希望的形状，由此形成导电层104a及104b(参照图2A)。
导电层104a及104b可以使用：选自铝、铬、铜、钽、钛、钼和钨中的金属元素，包含这些金属元素作为成分的合金，或以组合的方式包含这些金属元素的合金等。此外，导电层104a及104b可以具有单层结构或者两层或更多层的叠层结构。例如，可以举出在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、依次层叠钛膜、铝膜和钛膜的三层结构等。替代地，可以使用包含铝以及选自钛、钽、钨、钼、铬、钕及钪中的一种或多种元素的膜、合金膜或氮化物膜。例如，可以通过溅射法形成导电层104a及104b。
接着，在第一衬底102、导电层104a及104b上形成绝缘层106a及106b(参照图2B)。
例如，使用氮氧化硅膜、氮化硅膜、氧化铝膜等中的任意膜，利用PE-CVD装置，形成绝缘层106a为具有叠层结构或单层结构。在绝缘层106a具有叠层结构的情况下，优选的是，设置缺陷少的氮化硅膜作为第一氮化硅膜，并且在第一氮化硅膜上设置氢和氨不容易释放出的氮化硅膜作为第二氮化硅膜。其结果是，能够抑制包含在绝缘层106a中的氢和氮移动或扩散到后来形成的半导体层108中。
使用氧化硅膜、氧氮化硅膜等中的任意膜，利用PE-CVD装置，以具有单层结构或叠层结构的方式形成绝缘层106b。
至于绝缘层106a及106b，例如，可以形成400nm厚的氮化硅膜作为绝缘层106a，然后可以形成50nm厚的氧氮化硅膜作为绝缘层106b。优选在真空中连续地形成该氮化硅膜和该氧氮化硅膜以抑制杂质混入到这些膜中。注意，绝缘层106a及106b的与导电层104a重叠的部分用作晶体管150的栅极绝缘层。此外，绝缘层106a及106b的与导电层104b重叠的部分用作电容器152的介质层。
注意，氮氧化硅意指氮含量比氧含量多的绝缘材料，而氧氮化硅意指氧含量比氮含量多的绝缘材料。
当栅极绝缘层具有上述结构时，例如可以获得如下效果。氮化硅膜具有比氧化硅膜高的相对介电常数，并为了得到等效的电容需要具有更大的厚度。由此，可以增加栅极绝缘层的物理厚度。这使得能够抑制晶体管150的耐受电压下降，而进一步增大耐受电压，因此可以抑制晶体管150的静电损坏。
接着，在绝缘层106b上形成半导体层并将其加工为所希望的形状，由此形成岛状半导体层108(参照图2C)。
半导体层108例如可以使用非晶硅、多晶硅、单晶硅等。替代地，可以将氧化物半导体用于半导体层108。该氧化物半导体优选包括至少包含铟(In)、锌(Zn)及M(M为金属，如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等)的以In-M-Zn氧化物表示的材料。替代地，优选包含In和Zn的双方。
例如，作为氧化物半导体，可以使用任意如下材料：氧化铟、氧化锡、氧化锌、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物或In-Hf-Al-Zn氧化物。
注意，例如，In-Ga-Zn氧化物是指包含In、Ga和Zn作为主要成分的氧化物，对于In对Ga及Zn的比例没有特别的限制。In-Ga-Zn氧化物可以包含In、Ga、Zn以外的其他金属元素。在本实施方式中，将氧化物半导体用于半导体层108。
接着，优选进行第一加热处理。该第一加热处理可以在高于或等于250℃且低于或等于650℃的温度，优选高于或等于300℃且低于或等于500℃的温度，在惰性气体气氛、包含10ppm或更多的氧化气体的气氛、或减压状态下进行。替代地，该第一加热处理可以以如下方法进行：在惰性气体气氛下进行加热处理，然后在包含10ppm或更多的氧化气体的气氛下进行另一个加热处理以补偿脱离的氧。通过该第一加热处理，可以提高用于半导体层108的氧化物半导体的结晶度，另外，可以将氢或水等杂质从绝缘层106a、106b及半导体层108中去除。第一加热处理可以在将氧化物半导体加工为岛状之前进行。
接着，在绝缘层106b及半导体层108上形成导电层109a、导电层109b及导电层109c(参照图2D)。
将导电层109a用作阻挡金属。导电层109a可以使用在导电层109a与半导体层108之间提供良好的接触电阻的任何材料形成。例如，导电层109a被形成为具有包括任意的如钛、铬、镍、钇、锆、钼、钽及钨的金属或包含任意这些金属作为其主要成的合金的单层结构或叠层结构。
要用作反射电极层的一部分的导电层109b优选使用具有高反射率的导电材料形成。此外，导电层109b被用作晶体管的源电极层的一部分及漏电极层的一部分，所以优选使用低电阻材料形成。例如，导电层109b被形成为具有包括任意的如铝、银、钯及铜的金属或者含有这些元素作为主要成分的合金的单层结构或叠层结构。从成本及加工性能等观点来看，尤其优选将包含铝的材料用于导电层109b。
导电层109c可以使用在后来连接的导电层109c与像素电极层118之间提供良好的接触电阻的任何材料形成，并可以使用抗氧化导电层。例如，导电层109c被形成为具有单层结构或叠层结构，所述单层结构或叠层结构包括任意的如钛、铬、镍、钇、钼、钽及钨的金属、含有任意这些元素作为主要成分的合金、或者含有任意这些材料作为主要成分的金属氮化物。尤其优选将含有钛或钼的材料用于导电层109c，在这种情况下，能够在导电层109c与用于像素电极层118的材料(如ITO)之间得到良好的接触电阻。
例如，使用钛膜或氮化钛膜作为导电层109a，使用铝膜或银膜作为导电层109b，以及使用钛膜或氮化钛膜作为导电层109c。替代地，使用钼膜或氮化钼膜作为导电层109a，使用铝膜或银膜作为导电层109b，以及使用钼膜或氮化钼膜作为导电层109c。
注意，导电层109a、109b及109c的结构不局限于上述结构，而可以采用不使用导电层109a的两层结构。作为该两层结构的例子，有使用铝膜作为导电层109b并使用钛膜作为导电层109c的结构。
导电层109a、109b及109c例如可以通过溅射法形成。
然后，将导电层109a、109b及109c加工为所希望的形状，从而形成：用作晶体管150的源电极层及漏电极层的一部分的导电层110a_1及110b_1、导电层110c_1以及导电层110a_2及110b_2，抗氧化导电层110c，和用作反射电极层的一部分和/或电容器152的一个电极的一部分的导电层110a_3、110b_3及导电层110c_3(参照图3A)。
接着，去除导电层110c_1及110c_3，以使导电层110b_1及110b_3露出。在这阶段，形成晶体管150及电容器152(参照图3B)。
以如下方式去除导电层110c_1及110c_3：在没有形成导电层110c_1及110c_3的区域中形成掩模，以及对没有被该掩模覆盖的区域进行蚀刻。作为导电层110c_1及110c_3的蚀刻方法的例子，有干蚀刻法、湿蚀刻法及等离子体处理。
在本实施方式中，去除导电层110c_1及110c_3，使导电层110b_1及110b_3露出，但是，本发明的一个实施方式不局限于此，只要至少使被用作反射电极层的一部分的导电层110b_3露出，以及导电层110c倍形成为与后来形成的像素电极层118接触即可。
当去除导电层110c_1及110c_3时，可能使导电层110b_1及110b_3的表面不平坦。该不平坦的表面可以漫反射入射光。这在使用导电层110b_3作为反射电极层时是优选的，因为可以提高反射电极层的反射效率。
导电层110c是经与用作源电极层及漏电极层的导电层110a_1、110a_2、110b_1及110b_2同一工序得到的。因此，导电层110c的至少一部分具有与用作源电极层及漏电极层的导电层大致相同的形状。
接着，在绝缘层106b、半导体层108和导电层110b_1、110b_3及110c上形成绝缘层112(参照图3C)。
为了改善与用于半导体层108的氧化物半导体的界面特性，可以将包含氧的无机绝缘材料用于绝缘层112。绝缘层112例如可以通过PE-CVD法形成。
作为绝缘层112的例子，可以使用具有大于或等于50nm且小于或等于500nm的厚度的氧化硅膜、氧氮化硅膜或氧化铝膜等。在本实施方式中，作为绝缘层112，使用450nm厚的氧氮化硅膜。
可以在绝缘层112上形成其他绝缘层。该绝缘层是使用能够防止来自外部的杂质(如，水、碱金属或碱土金属)扩散到氧化物半导体层的材料形成的膜。例如，作为该绝缘层，可以使用具有大于或等于50nm且小于或等于500nm的厚度的氮化硅膜或氮氧化硅膜等。
用作反射电极层的导电层110b_3上的绝缘层112优选较薄。例如，导电层110b_3上的绝缘层112的厚度优选大于或等于1nm且小于或等于100nm，更优选大于或等于5nm且小于或等于50nm。通过将导电层110b_3上的绝缘层112变薄，可以缩短导电层110b_3与着色层114之间的光程。例如，以如下方法减薄用作反射电极层的导电层110b_3上的绝缘层112：在形成绝缘层112之后，在导电层110b_3以外的区域中形成掩模，并对导电层110b_3上的绝缘层112进行蚀刻。
接着，在绝缘层112上的所希望的区域中形成着色层114(参照图3D)。
着色层114是具有使特定波长区域中的光透过的功能的着色层。例如，可以使用透过红色波长范围内的光的红色(R)滤色器、透过绿色波长范围内的光的绿色(G)滤色器、或透过蓝色波长范围内的光的蓝色(B)滤色器等。每个滤色器通过打印法、喷墨法、或利用光刻技术的蚀刻法等，以各种材料在所希望的位置上形成。
然后，在着色层114上形成绝缘层116(参照图4A)。
绝缘层116可以使用丙烯酸树脂等的有机绝缘膜。通过绝缘层116，例如可以抑制包含在着色层114中的杂质等扩散到液晶层166中。再者，绝缘层116可以使起因于晶体管150的凹凸等平坦。注意，绝缘层116并不一定要形成。不形成绝缘层116的结构是优选的，因为其可以具有较短的从第二衬底162一侧入射的光行进到用作反射电极层的导电层110b_3的光路长度。
接着，形成开口132及134(参照图4B)。
在所希望的区域中形成开口132及134，以分别使导电层110c及104b露出。作为开口132及134的形成方法的例子，有干蚀刻法，但不限于此。替代地，在形成开口132及134时，可以采用湿蚀刻法或者干蚀刻与湿蚀刻的组合。
然后，在绝缘层116、开口132及开口134上的所希望的区域中形成像素电极层118(参照图4C)。
可以将具有使可见光透过的特性的材料用于像素电极层118。例如，优选将含有铟(In)、锌(Zn)和锡(Sn)中的一个的材料用于像素电极层118。像素电极层118可以使用透光导电材料形成，所述透光导电材料例如：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、或添加有氧化硅的铟锡氧化物。像素电极层118例如可以通过溅射法形成。
通过形成像素电极层118，使导电层110c和导电层104b通过像素电极层118相互连接。
通过上述步骤，可以形成第一衬底102上的结构。
接着，将第一衬底102和第二衬底162相互附接在一起，并形成液晶层166。
注意，第二衬底162具有导电层164。用作液晶元件170的另一个电极的导电层164优选使用透光材料形成。关于可用于导电层164的材料，参照用于像素电极层118的材料。
液晶层166可以通过分配器法(滴注法)或者在将第一衬底102与第二衬底162相互附接在一起后利用毛细现象注入液晶的注入法来形成。
通过上述步骤，可以制造图1A和1B所示的显示装置。
虽然未图示，但在本实施方式中，若需要则可以适当地设置取向膜或光学薄膜，如偏振片、圆偏振片(包括椭圆偏振片)或延迟板(retardation plate)(四分之一波片或半波片)等。此外，偏振片或圆偏振片可以配置有抗反射膜。例如，可以进行抗眩光处理，通过该处理可以由表面上的凹凸来使反射光散射以便减少眩光。
注意，本实施方式可以与本说明书中的任何其他实施方式适当地组合。
实施方式2
在本实施方式中，参照图5A和5B、图6A至6D及图7A至7D对实施方式1所说明的显示装置的变形例子进行说明。注意，对具有与实施方式1同样的功能的部分附加相同的附图标记，并省略对其详细说明。
图5A是本发明的一个实施方式的显示装置的例子的俯视图。图5B是对应于沿着图5A中的点划线X2-Y2的截面的截面图。在示出显示装置中的像素部的一部分的图5A的俯视图中，为了避免繁杂而部分省略了一些部件，如栅极绝缘层及着色层等。
在图5A中，晶体管160包括用作栅电极层的导电层104a、栅极绝缘层(在图5A中未图示)、其中形成沟道区的半导体层108、和用作源电极层及漏电极层的导电层110b_1及110b_2。半导体层108形成在栅极绝缘层上。
再者，隔着栅极绝缘层层叠导电层104b和导电层110b_3，导电层104b经与用作栅电极层的导电层104a同一工序形成，而导电层110b_3经与用作源电极层及漏电极层的导电层110b_1及110b_2同一工序形成。导电层104b、栅极绝缘层以及导电层110b_3形成电容器152。
用作源电极层及漏电极层的导电层110b_2在开口133中连接到导电层142。导电层142在开口134中连接到导电层104b。此外，在导电层142上且与其接触地设置像素电极层118。
导电层110b_3被设置为与着色层(在图5A中未图示)及像素电极层118重叠。液晶层(在图5A中未图示)被设置于像素电极层118上。注意，导电层110b_3用作反射电极层。
在图5A所示的结构中，进入显示装置的光(主要是外部光)至少穿过液晶层、着色层以及像素电极层而被导电层110b_3反射。换言之，本实施方式的显示装置可以使用被用作反射电极层的导电层110b_3所反射的光来进行彩色显示。
在图5A所示的显示装置中，用作反射电极层的导电层110b_3形成在与用作晶体管160的源电极层及漏电极层的导电层110b_1及110b_2同一平面上。在反射区域中用作反射电极层的导电层110b_3具有高反射率。在晶体管160与像素电极层118之间的接触区域中形成有抗氧化导电层142，并且，晶体管160与像素电极层118通过导电层142相互连接。该导电层142可以减少用作源电极层或漏电极层的导电层110b_2与像素电极层118之间的接触故障。
换言之，在本发明的一个实施方式的显示装置中，在反射区域中使用具有高反射率的导电层，并在与像素电极层的接触区域中使用抗氧化导电层，因此，该显示装置成为一种能够实现良好的反射显示以及使晶体管与像素电极层之间的接触故障得到降低的新颖显示装置。
在此，参照图5B更具体地说明图5A所示的显示装置。
图5B所示的显示装置包括：第一衬底102，形成在第一衬底102上的导电层104a及104b，形成在第一衬底102、导电层104a及104b上的绝缘层106a及106b，形成在绝缘层106b上的半导体层108，形成在绝缘层106b及半导体层108上的导电层110a_1、110a_2及110a_3，形成在导电层110a_1、110a_2及导电层110a_3上的导电层110b_1、110b_2及110b_3，形成在半导体层108、导电层110b_1、110b_2及110b_3上的绝缘层112，形成在绝缘层112上的着色层114，形成在着色层114上的绝缘层116，形成在绝缘层116上并通过开口133及开口134将导电层104b与导电层110b_2连接的抗氧化导电层142，和形成在绝缘层116及导电层142上并连接到导电层142的像素电极层118。
导电层142通过设置在绝缘层112中的开口133连接到导电层110b_2。此外，导电层142通过设置在绝缘层106a、106b及112中的开口134连接到导电层104b。换言之，导电层110b_2和导电层104b通过导电层142相互连接。
在图5B所示的显示装置中，以面对第一衬底102的方式形成第二衬底162，此外，液晶层166被设置于第一衬底102和第二衬底162之间。
导电层164被形成于第二衬底162之下。像素电极层118、液晶层166和导电层164形成液晶元件170。通过对像素电极层118及导电层164施加电压，可以控制液晶层166的取向状态。
在图5B中，像素电极层118及导电层164与液晶层166接触，但是，本发明的一个实施方式不局限于此。例如，取向膜可以被形成在像素电极层118与液晶层166接触的区域以及导电层164与液晶层166接触的区域中。
如上所述，图5B所示的显示装置包括：晶体管160、形成在与晶体管160同一平面上的用作反射电极层的导电层110b_3、以与用作反射电极层的导电层110b_3重叠的方式形成的着色层114、以与着色层114重叠方式形成的像素电极层118、以及电连接于晶体管160的导电层142。晶体管160和像素电极层118通过导电层142相互连接。
因此，在图5A和5B所示的显示装置中，可以在第一衬底102上形成用作反射电极层的导电层110b_3、着色层114和像素电极层118，由此，与将该着色层形成在第二衬底162一侧的情况相比，能够实现高对准精度。通过采用该结构，具有高像素分辨率(例如，300ppi或更多)的液晶显示装置也可以成为一种能够进行彩色显示的反射液晶显示装置。
图5A和5B所示的显示装置与图1A及1B所示的显示装置的不同之处是：形成开口133代替开口132，以及形成抗氧化导电层142代替导电层110c。
注意，在显示装置的制造方法2中，详细地说明图5A和5B所示的显示装置的其他组件。
<显示装置的制造方法2>
下面，参照图6A至6D及图7A至7D来说明图5A和5B所示的显示装置的制造方法。
首先，进行与实施方式1所示的图2A至2C的步骤同样的步骤，然后，在绝缘层106b及半导体层108上形成导电层109a及109b(参照图6A)。
然后，将导电层109a及109b加工为所希望的形状，以形成用作晶体管160的源电极层的一部分及漏电极层的一部分的导电层110a_1、110b_1、110a_2及110b_2，和用作反射电极层的一部分及电容器152的一个电极的一部分的导电层110a_3及110b_3。在这阶段，形成晶体管160及电容器152(参照图6B)。
接着，在绝缘层106b、半导体层108和导电层110b_1、110b_2及110b_3上形成绝缘层112。然后，在绝缘层112上的所希望的区域中形成着色层114(参照图6C)。
然后，在着色层114上形成绝缘层116(参照图6D)。
接着，形成开口133及134(参照图7A)。
在所希望的区域中形成开口133及134以分别使导电层110b_2及104b露出。作为开口133及134的形成方法的例子，有干蚀刻法，但不局限于此。替代地，在形成开口133及134时，可以采用湿蚀刻法或者干蚀刻与湿蚀刻的组合。
然后，在绝缘层116、开口133及开口134上形成导电层141(参照图7B)。
导电层141可以使用与实施方式1所示的导电层109c同样的材料形成。
然后，将导电层141加工为所希望的形状，以形成导电层142(参照图7C)。
通过形成导电层142，使导电层110b_2和导电层104b通过导电层142相互连接。
导电层142以如下方法形成：在导电层141上形成掩模，并对没有被该掩模覆盖的区域进行蚀刻。作为导电层141的蚀刻方法的例子，有干蚀刻法、湿蚀刻法及等离子体处理。
接着，在绝缘层116及导电层142上形成像素电极层118(参照图7D)。
通过上述步骤，可以形成第一衬底102上的结构。
接着，将第一衬底102和第二衬底162相互附接在一起，并形成液晶层166。
注意，第二衬底162具有导电层164。用作液晶元件170的另一个电极的导电层164优选使用透光材料形成。关于可用于导电层164的材料，参照用于像素电极层118的材料。
液晶层166可以通过分配器法(滴注法)或者在将第一衬底102与第二衬底162相互附接在一起后利用毛细现象注入液晶的注入法来形成。
通过上述工艺，可以制造图5A和5B所示的显示装置。
虽然未图示，但在本实施方式中，若需要则可以适当地设置取向膜或光学薄膜，如偏振片、圆偏振片(包括椭圆偏振片)或延迟板(四分之一波片或半波片)等。此外，偏振片或圆偏振片可以配置有抗反射膜。例如，可以进行抗眩光处理，通过该处理由表面上的凹凸来散射反射光以便减少眩光。
注意，本实施方式可以与本说明书中的任何其他实施方式适当地组合。
实施方式3
在本实施方式中，参照图8说明实施方式1所示的显示装置的变形例子。
图8是示出本发明的一个实施方式的显示装置的例子的截面图。
不同于实施方式1及2所示的显示装置，图8所示的本发明的一个实施方式的显示装置包括具有顶栅结构的晶体管250。
晶体管250包括：其中形成沟道区的半导体层208，用作栅极绝缘层的绝缘层206a及绝缘层206b，用作栅电极层的导电层204，用作层间绝缘层的绝缘层221及绝缘层223，和用作源电极层及漏电极层的导电层210a_1、导电层210a_2、导电层210b_1及导电层210b_2。
图8所示的显示装置包括经与用作晶体管250的源电极层及漏电极层的导电层210a_1、210a_2、210b_1及210b_2同一工序形成的导电层210a_3及导电层210b_3。
导电层210b_3被配置以与着色层214及像素电极层218重叠。液晶层266被配置于像素电极层218上。注意，导电层210b_3用作反射电极层。
再者，抗氧化导电层210c被形成于用作源电极层或漏电极层的导电层210b_2上。导电层210c通过开口232连接到像素电极层218。
在图8的结构中，进入显示装置的光(主要是外部光)至少穿过第二衬底262、导电层264、液晶层266、像素电极层218、绝缘层216、着色层214及绝缘层212而被导电层210b_3反射。换言之，本实施方式所示的显示装置可以使用被用作反射电极层的导电层210b_3所反射的光来进行彩色显示。
图8所示的显示装置包括：第一衬底202，形成在第一衬底202上的基底绝缘层203，形成在基底绝缘层203上的半导体层208，形成在基底绝缘层203及半导体层208上的绝缘层206a及206b，形成在绝缘层206b上的导电层204，形成在绝缘层206b和导电层204上的绝缘层221及223，形成在绝缘层206a、206b、221及223中到达半导体层208的开口230及开口231，以覆盖开口230及231的方式在绝缘层223上形成的导电层210a_1及210a_2，形成在绝缘层223上的导电层210a_3，形成在导电层210a_1、210a_2及210a_3上的导电层210b_1、210b_2及210b_3，形成在导电层210b_2上的导电层210c，形成在绝缘层223、导电层210b_1、210b_3及210c上的绝缘层212，形成在绝缘层212上的着色层214，形成在着色层214上的绝缘层216，形成在绝缘层212中到达导电层210c的开口232，和形成在绝缘层212及216上且在开口232中连接到导电层210c的像素电极层218。
在图8所示的显示装置中，以面对第一衬底202的方式形成第二衬底262，并且，液晶层266被设置于第一衬底202和第二衬底262之间。
导电层264被形成于第二衬底262之下。像素电极层218、液晶层266和导电层264形成液晶元件270。通过对像素电极层218及导电层264施加电压，可以控制液晶层266的取向状态。
在图8中，像素电极层218及导电层264与液晶层266接触，但是，本发明的一个实施方式不局限于此。例如，取向膜可以被形成在像素电极层218与液晶层266接触的区域以及导电层264与液晶层266接触的区域中。
如上所述，图8所示的显示装置包括：晶体管250、形成在与晶体管250同一平面上的用作反射电极层的导电层210b_3、以与用作反射电极层的导电层210b_3重叠的方式形成的着色层214、以与着色层214重叠的方式形成的像素电极层218、以及电连接到晶体管250的导电层210c。晶体管250和像素电极层218通过导电层210c相互连接。
因此，在图8所示的显示装置中，可以将用作反射电极层的导电层210b_3、着色层214和像素电极层218形成在第一衬底202上，由此，与将该着色层形成在第二衬底262一侧的情况相比，能够实现高对准精度。通过采用该结构，具有高像素分辨率(例如，300ppi或更多)的液晶显示装置也可以成为一种能够进行彩色显示的反射液晶显示装置。
再者，设置在晶体管250与像素电极层218之间的接触区域的抗氧化导电层210c可以降低显示装置中晶体管250与像素电极层218之间的接触故障。
如上所述，对用于本发明的一个实施方式的显示装置的晶体管的结构没有特别的限制，可以使用顶栅型晶体管代替实施方式1及2所说明的底栅型晶体管。
下面，对图8所示的显示装置的其他部件进行说明。
第一衬底202可以使用在实施方式1及2中举出的用于第一衬底102的任何材料。
基底绝缘层203具有抑制可能包含在第一衬底202中的杂质进入半导体层208的功能。基底绝缘层203例如可以是包括氮氧化硅膜和氧氮化硅膜的叠层结构。氮氧化硅膜和氧氮化硅膜每一个可以使用PE-CVD装置形成以具有50nm至300nm的厚度。
半导体层208可以使用在实施方式1及2中举出的用于半导体层108的任何材料。在本实施方式中，将多晶硅用于半导体层208。
绝缘层206a及206b可以使用在实施方式1及2中举出的用于绝缘层106a及106b的任何材料。导电层204可以使用在实施方式1及2中举出的用于导电层104a及104b的任何材料。
绝缘层221及223用作层间绝缘层。绝缘层221及223例如使用氮氧化硅膜、氮化硅膜、氧化铝膜等利用PE-CVD装置以单层结构或叠层结构形成。在将包含硅的材料用于半导体层208的情况下，优选使用氢含量高的绝缘层从而以氢来终止硅的悬空键。例如，绝缘层221及223可以以氧氮化硅膜(50nm)和氮氧化硅膜(140nm)的两层结构形成。注意，用作层间绝缘层的绝缘层221及223的结构不限于此，而可以为三层结构。作为该三层结构的例子，有氧氮化硅膜(50nm)、氮氧化硅膜(140nm)和氧氮化硅膜(520nm)的叠层结构。
开口230及231可以以如下方式形成：的对用作栅极绝缘层的绝缘层206a及206b和用作层间绝缘层的绝缘层221及223的所希望的区域进行蚀刻以露出半导体层208。
导电层210a_1、210a_2及210a_3可以使用在实施方式1及2中举出的用于导电层110a_1、110a_2及110a_3的任何材料。导电层210b_1、210b_2及210b_3可以使用在实施方式1及2中举出的用于导电层110b_1、110b_2及110b_3的任何材料。
绝缘层212可以使用在实施方式1及2中举出的用于绝缘层112的任何材料。
着色层214可以使用在实施方式1及2中举出的用于着色层114的任何材料。绝缘层216可以使用在实施方式1及2中举出的用于绝缘层116的任何材料。
开口232是被设置在绝缘层212中以使导电层210c露出的开口。开口232可以通过对所希望的区域进行蚀刻形成。作为该蚀刻，可以采用湿蚀刻、干蚀刻或者湿蚀刻与干蚀刻的组合。
在开口232中，用作抗氧化导电层的导电层210c与像素电极层218相互连接。
第二衬底262、导电层264及液晶层266分别可以使用在实施方式1及2中举出的用于第二衬底162、导电层164及液晶层166的任何材料。
注意，本实施方式可以与本说明书中的任何其他实施方式适当地组合。
实施方式4
在本实施方式中，参照图9A和9B对本发明的一个实施方式的显示装置进行说明。注意，对具有与实施方式1及2同样的功能的部分附加相同的附图标记，并省略对其详细说明。
图9A所示的显示装置包括：包括显示元件的像素的区域(以下将该区域称为像素部302)、设置在像素部302外并包括用来驱动像素的电路的电路部(以下将该电路部称为驱动电路部304)、各自具有保护元件的功能的电路(以下将该电路称为保护电路306)、和端子部307。注意，保护电路306不一定要提供。
驱动电路部304的部分或全部优选形成在其上形成像素部302的衬底上，在这种情况下，可以减少部件的数量和端子的数量。当不将驱动电路部304的部分或全部形成在其上形成像素部302的衬底上时，可以通过COG或TAB安装驱动电路部304的部分或全部。
像素部302包括用来驱动X行(X为2或更大的自然数)Y列(Y为2或更大的自然数)的多个显示元件的电路(以下将这种电路称为像素电路部308)。驱动电路部304包括驱动电路，如用来供应选择像素的信号(扫描信号)的电路(以下将该电路称为栅极驱动器304a)，以及用来供应驱动像素中的显示元件的信号(数据信号)的电路(以下将该电路称为源极驱动器304b)。
栅极驱动器304a包括移位寄存器等。栅极驱动器304a通过端子部307接收用来驱动该移位寄存器的信号并输出信号。例如，栅极驱动器304a接收起始脉冲信号、时钟信号等，并输出脉冲信号。栅极驱动器304a具有控制被供应扫描信号的布线(以下将这种布线称为扫描线GL_1至GL_X)的电位的功能。注意，可以设置多个栅极驱动器304a以单独控制扫描线GL_1至GL_X。替代地，栅极驱动器304a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器304a可以供应其他信号。
源极驱动器304b包括移位寄存器等。源极驱动器304b通过端子部307接收从其得到数据信号的信号(视频信号)，以及用来驱动移位寄存器的信号。源极驱动器304b具有基于该视频信号生成要被写入像素电路部308的数据信号的功能。另外，源极驱动器304b具有响应于通过输入起始脉冲信号、时钟信号等而产生的脉冲信号控制数据信号的输出的功能。此外，源极驱动器304b具有控制被供应数据信号的布线(以下将这种布线称为数据线DL_1至DL_Y)的电位的功能。替代地，源极驱动器304b具有供应初始化信号的功能。但是，不局限于此，源极驱动器304b可以供应其他信号。
源极驱动器304b例如包括多个模拟开关等。源极驱动器304b可以通过依次使多个模拟开关导通来输出通过对视频信号进行分时(time-dividing)而得到的信号作为数据信号。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一输入到多个像素电路部308中的每一个。通过栅极驱动器304a，在多个像素电路部308的每一个中进行数据信号的写入及保持。例如，脉冲信号从栅极驱动器304a通过扫描线GL_m被输入到处于第m行第n列(m是小于或等于X的自然数，n是小于或等于Y的自然数)的像素电路部308，此外，根据扫描线GL_m的电位，数据信号被从源极驱动器304b通过数据线DL_n输入到处于第m行第n列的该像素电路部308。
图9A所示的保护电路306例如连接到栅极驱动器304a和像素电路部308之间的扫描线GL。替代地，保护电路306连接到源极驱动器304b和像素电路部308之间的数据线DL。替代地，保护电路306可以连接到栅极驱动器304a和端子部307之间的布线。替代地，保护电路306可以连接到源极驱动器304b和端子部307之间的布线。注意，端子部307是指具有用来从外部电路对显示装置输入电源、控制信号及视频信号的端子的部分。
保护电路306是这样的电路，在一定范围外的电位被供应到其所连接的布线时，该电路将该布线电连接到其他布线。
如图9A所示，对像素部302和驱动电路部304设置保护电路306，以提高显示装置对因静电放电(ESD：electrostatic discharge)等产生的过电流的抗耐性。注意，保护电路306的配置不局限于此，例如，保护电路306可以被配置以连接到栅极驱动器304a，或者，保护电路306可以被配置以连接到源极驱动器304b。替代地，保护电路306可以被配置以连接到端子部307。
在图9A中，示出了驱动电路部304包括栅极驱动器304a和源极驱动器304b的例子，但是该结构不局限于此。例如，可以只形成栅极驱动器304a，并安装单独准备的其中形成有源极驱动电路的衬底(例如，形成有单晶半导体膜或多晶半导体膜的驱动电路衬底)。
图9A所示的多个像素电路部308的每一个例如可以具有图9B所示的结构。
图9B所示的像素电路部308包括液晶元件170、晶体管150以及电容器152。注意，液晶元件170、晶体管150以及电容器152可以是实施方式1所说明的图1A和1B的显示装置中的那些。可以使用实施方式2所示的晶体管160或实施方式3所示的晶体管250代替晶体管150。
根据像素电路部308的规格适当地设定液晶元件170的一对电极之一的电位。液晶元件170的取向状态取决于被写入的数据。公共电位可以被供应到包括在多个像素电路部308的每一个中的液晶元件170的一对电极之一。此外，被供应到一个行上的像素电路部308中的液晶元件170的一对电极之一的电位不同于被供应到另一行上的像素电路部308中的液晶元件170的一对电极之一的电位。
作为包括液晶元件170的显示装置的驱动方法的例子，可以举出如下任意模式：TN模式；STN模式；VA模式；轴对称排列微单元(ASM：Axially Symmetric Aligned Micro-cell)模式；光学补偿双折射(OCB：Optically Compensated Birefringence)模式；铁电液晶(FLC：Ferroelectric Liquid Crystal)模式；反铁电液晶(AFLC：AntiFerroelectricLiquid Crystal)模式；MVA模式；垂直取向构型(PVA：Patterned Vertical Alignment)模式；IPS模式；FFS模式；横向弯曲取向(TBA：Transverse Bend Alignment)模式等。作为显示装置的驱动方法的其他例子，有电控双折射(ECB：Electrically ControlledBirefringence)模式、聚合物分散液晶(PDLC：Polymer Dispersed Liquid Crystal)模式、聚合物网路液晶(PNLC：Polymer Network Liquid Crystal)模式、以及宾主模式。注意，本发明不局限于这些例子，而是各种液晶元件及驱动方式可以适用于其液晶元件及其驱动方式。
液晶元件可以使用包含呈现蓝相(Blue Phase)的液晶和手性材料的液晶组成物形成。呈现蓝相的液晶具有1msec或更短的短响应时间，并具有光学各向同性，因此，取向处理不是必须的，并且视角依赖性小。
在第m行第n列上的像素电路部308中，晶体管150的源极和漏极中的一个电连接到数据线DL_n，而另一个电连接到液晶元件170的一对电极中的另一个电极。晶体管150的栅极电连接到扫描线GL_m。晶体管150具有通过被导通或关断控制是否写入数据信号的功能。
电容器152的一对电极中的一个电极电连接到被供应电位的布线(以下被称为电位供应线VL)，而另一个电极电连接到液晶元件170的一对电极中的另一个电极。电位供应线VL的电位根据像素电路部308的规格而适当地被设定。电容器152起用来储存写入数据的存储电容器的作用。
例如，在包括图9A所示的像素电路部308的显示装置中，通过栅极驱动器304a按行依次选择像素电路部308，由此使晶体管150导通而写入数据信号。
当晶体管150关断时，使被写入了数据的像素电路部308成为保持状态。该步骤按行依次进行，从而显示图像。
本实施方式所说明的结构可以与其他实施方式所说明的结构适当地组合使用。
实施方式5
在本实施方式中，参照图10以及图11A至11H对可以使用本发明的一个实施方式的显示装置形成的显示模块及电子设备进行说明。
在图10所示的显示模块8000中，连接到FPC 8003的触摸面板8004、连接到FPC8005的显示面板8006、背光单元8007、框架8009、印制板8010及电池8011被设置于上部盖8001与下部盖8002之间。
可以将本发明的一个实施方式的显示装置例如用于显示面板8006。
上部盖8001及下部盖8002的形状和尺寸可以根据触摸面板8004及显示面板8006的尺寸适当地改变。
触摸面板8004可以是电阻式触摸面板或电容式触摸面板，并可以以与显示面板8006重叠的方式形成。显示面板8006的对置衬底(密封衬底)可以具有触摸面板的功能。光传感器可以被设置在显示面板8006的各像素内而形成光学触摸面板。
背光单元8007包括光源8008。光源8008可以设置在背光单元8007的端部，并可以使用光扩散板。
注意，在采用反射液晶显示装置的情况下，不需要设置背光单元8007。
框架8009保护显示面板8006，还作为电磁屏蔽，以阻断因印制板8010的工作而产生的电磁波。框架8009可以作为辐射板(radiator plate)。
印制板8010被设置有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部商业电源或利用另行设置的电池8011的电源。在使用商用电源的情况下，可以省略电池8011。
另外，显示模块8000还可以设置有构件，如偏振片、延迟板或棱镜片。
图11A至11H示出电子设备。这些电子设备可以包括壳体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(该传感器具有测定力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射、流量、湿度、倾斜度、振动、气味或红外线的功能)、麦克风5008等。
图11A示出移动计算机，该移动计算机除了上述构件以外还可以包括开关5009、红外端口5010等。图11B示出设置有存储介质的便携式图像再现装置(例如为DVD播放器)，该便携式图像再现装置除了上述构件以外还可以包括第二显示部5002、存储介质读取部5011等。图11C示出护目镜型显示器，该护目镜型显示器除了上述构件以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图11D示出便携式游戏机，该便携式游戏机除了上述构件以外还可以包括存储介质读取部5011等。图11E示出具有电视接收功能的数码相机，该数码相机除了上述构件以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图11F示出便携式游戏机，该便携式游戏机除了上述构件以外还可以包括第二显示部5002、存储介质读取部5011等。图11G示出电视接收机，该电视接收机除了上述构件以外还可以包括调谐器、图像处理部等。图11H示出便携式电视接收机，该便携式电视接收机除了上述构件以外还可以包括能够发送和接收信号的充电器5017等。
图11A至11H所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种数据(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板功能；显示日历、日期、时间等的功能；利用各种软件(程序)控制处理的功能；无线通信功能；利用无线通信功能来连接到各种计算机网络的功能；利用无线通信功能发送和接收各种数据的功能；读出储存在存储介质中的程序或数据并将该程序或数据显示在显示部上的功能；等等。再者，包括多个显示部的电子设备具有如下功能：一个显示部主要显示图像数据，而另一个显示部显示文字数据的功能；或通过考虑视差在多个显示部上显示图像来显示立体图像的功能；等等。再者，包括图像接收部的电子设备可以具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；自动或手动校正拍摄图像的功能；将拍摄图像储存于存储介质(外部存储介质或内置于相机的存储介质)中的功能；将拍摄图像显示在显示部上的功能；等等。注意，图11A至11H所示的电子设备可具有的功能不局限于上述功能，而是该电子设备可以具有各种各样的功能。
本实施方式所说明的电子设备每一都包括用来显示某种数据的显示部。
本实施方式所说明的结构可以与其他实施方式所示的结构适当地组合而使用。
附图标记说明
102：第一衬底；104a：导电层；104b：导电层；106a：绝缘层；106b：绝缘层；108：半导体层；109a：导电层；109b：导电层；109c：导电层；110a_1：导电层；110a_2：导电层；110a_3：导电层；110b_1：导电层；110b_2：导电层；110b_3：导电层；110c：导电层；110c_1：导电层；110c_3：导电层；112：绝缘层；114：着色层；116：绝缘层；118：像素电极层；132：开口；133：开口；134：开口；141：导电层；142：导电层；150：晶体管；152：电容器；160：晶体管；162：第二衬底；164：导电层；166：液晶层；170：液晶元件；202：第一衬底；203：基底绝缘层；204：导电层；206a：绝缘层；206b：绝缘层；208：半导体层；210a_1：导电层；210a_2：导电层；210a_3：导电层；210b_1：导电层；210b_2：导电层；210b_3：导电层；210c：导电层；212：绝缘层；214：着色层；216：绝缘层；218：像素电极层；221：绝缘层；223：绝缘层；230：开口；231：开口；232：开口；250：晶体管；262：第二衬底；264：导电层；266：液晶层；270：液晶元件；302：像素部；304：驱动电路部；304a：栅极驱动器；304b：源极驱动器；306：保护电路；307：端子部；308：像素电路部；5000：壳体；5001：显示部；5002：显示部；5003：扬声器；5004：LED灯；5005：操作键；5006：连接端子；5007：传感器；5008：麦克风；5009：开关；5010：红外端口；5011：存储介质读取部；5012：支撑部；5013：耳机；5014：天线；5015：快门按钮；5016：图像接收部；5017：充电器；8000：显示模块；8001：上部盖；8002：下部盖；8003：FPC；8004：触摸面板；8005：FPC；8006：显示面板；8007：背光单元；8008：光源；8009：框架；8010：印制板；8011：电池。
本申请基于2013年3月27日提交到日本专利局的日本专利申请No.2013-065702，通过引用将其完整内容并入在此。

Claims (21)

1.一种显示装置，包括：
在衬底上的晶体管，该晶体管包括：
半导体层；以及
在所述半导体层上的源电极层及漏电极层；
与所述源电极层及漏电极层同一层中的反射电极层；
在所述源电极层和所述漏电极层中的一个上且与其接触的抗氧化导电层；
在所述源电极层、所述漏电极层以及所述反射电极层上的绝缘层；
与所述反射电极层重叠的着色层；以及
在所述抗氧化导电层上且与其接触的像素电极层，
其中，所述像素电极层和所述着色层相互重叠，并且
其中，所述像素电极层通过所述抗氧化导电层连接到所述源电极层和所述漏电极层中的所述一个。
2.根据权利要求1所述的显示装置，还包括在所述衬底上的栅电极层，
其中所述栅电极层与所述半导体层隔着栅极绝缘层相互重叠。
3.根据权利要求2所述的显示装置，还包括在所述栅极绝缘层下的第二导电层，
其中所述栅电极层和所述第二导电层存在于同一层中。
4.根据权利要求3所述的显示装置，其中所述第二导电层通过所述抗氧化导电层或所述像素电极层连接到所述晶体管。
5.根据权利要求1所述的显示装置，其中所述抗氧化导电层的至少一部分具有与所述源电极层和所述漏电极层中的所述一个相同的形状。
6.根据权利要求1所述的显示装置，其中所述绝缘层与所述源电极层和所述漏电极层中的另一个的顶面、所述抗氧化导电层的顶面以及所述反射电极层的顶面接触。
7.根据权利要求1所述的显示装置，
其中所述绝缘层包括开口，并且
其中所述抗氧化导电层通过所述绝缘层的所述开口与所述源电极层和所述漏电极层中的所述一个接触。
8.根据权利要求1所述的显示装置，其中所述抗氧化导电层包括钛或钼。
9.根据权利要求1所述的显示装置，其中所述反射电极层包括铝。
10.一种包括权利要求1所述的显示装置的电子设备。
11.一种显示装置，包括：
在第一衬底上的晶体管，该晶体管包括：
半导体层；以及
在所述半导体层上的源电极层及漏电极层；
与所述源电极层及所述漏电极层同一层中的反射电极层；
在所述源电极层和所述漏电极层中的一个上且与其接触的抗氧化导电层；
在所述源电极层、所述漏电极层以及所述反射电极层上的绝缘层；
与所述反射电极层重叠的着色层；
在所述抗氧化导电层上且与其接触并且在所述着色层上的像素电极层；
在所述像素电极层上的液晶层；以及
在所述液晶层上的第二衬底，
其中，所述像素电极层通过所述抗氧化导电层连接到所述源电极层和所述漏电极层中的所述一个。
12.根据权利要求11所述的显示装置，还包括在所述第一衬底上的栅电极层，
其中所述栅电极层与所述半导体层隔着栅极绝缘层相互重叠。
13.根据权利要求12所述的显示装置，还包括在所述栅极绝缘层下的第二导电层，
其中所述栅电极层和所述第二导电层存在于同一层中。
14.根据权利要求13所述的显示装置，其中所述第二导电层通过所述抗氧化导电层或所述像素电极层连接到所述晶体管。
15.根据权利要求11所述的显示装置，其中所述抗氧化导电层的至少一部分具有与所述源电极层和所述漏电极层中的所述一个相同的形状。
16.根据权利要求11所述的显示装置，其中所述绝缘层与所述源电极层和所述漏电极层中的另一个的顶面、所述抗氧化导电层的顶面以及所述反射电极层的顶面接触。
17.根据权利要求11所述的显示装置，
其中所述绝缘层包括开口，并且
其中所述抗氧化导电层通过所述绝缘层的所述开口与所述源电极层和所述漏电极层中的所述一个接触。
18.根据权利要求11所述的显示装置，其中所述抗氧化导电层包括钛或钼。
19.根据权利要求11所述的显示装置，其中所述反射电极层包括铝。
20.一种包括权利要求11所述的显示装置的电子设备。
21.一种显示装置，包括：
在衬底上的晶体管，该晶体管包括：
半导体层；以及
在所述半导体层上的源电极层及漏电极层；以及
在所述源电极层及所述漏电极层上的绝缘层，
其中，所述源电极层和所述漏电极层中的一个具有两层的叠层结构，
其中，所述源电极层和所述漏电极层中的另一个具有三层的叠层结构，并且
其中，所述绝缘层与所述源电极层和所述漏电极层中的所述一个的顶面以及所述源电极层和所述漏电极层中的所述另一个的顶面接触。
CN201480018108.1A 2013-03-27 2014-03-18 显示装置以及电子设备 Expired - Fee Related CN105051596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013065702 2013-03-27
JP2013-065702 2013-03-27
PCT/JP2014/058156 WO2014157126A1 (en) 2013-03-27 2014-03-18 Display device and electronic device

Publications (2)

Publication Number Publication Date
CN105051596A CN105051596A (zh) 2015-11-11
CN105051596B true CN105051596B (zh) 2019-01-29

Family

ID=51619928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480018108.1A Expired - Fee Related CN105051596B (zh) 2013-03-27 2014-03-18 显示装置以及电子设备

Country Status (6)

Country Link
US (2) US9245907B2 (zh)
JP (2) JP6377380B2 (zh)
KR (1) KR102138212B1 (zh)
CN (1) CN105051596B (zh)
TW (1) TWI637221B (zh)
WO (1) WO2014157126A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642170B (zh) 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN104538411A (zh) * 2015-01-22 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102503756B1 (ko) * 2015-11-04 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
WO2017168693A1 (ja) * 2016-03-31 2017-10-05 株式会社オルタステクノロジー 液晶表示装置
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN107085334A (zh) * 2017-03-22 2017-08-22 南京中电熊猫平板显示科技有限公司 一种像素结构及其制造方法
CN106896603A (zh) * 2017-03-22 2017-06-27 南京中电熊猫平板显示科技有限公司 像素结构及其制造方法
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352503A (ja) * 1998-06-08 1999-12-24 Casio Comput Co Ltd 表示装置及びその製造方法
CN1506732A (zh) * 2002-12-09 2004-06-23 Necһ��������ʽ���� 液晶显示设备
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP3514985B2 (ja) * 1998-11-06 2004-04-05 シャープ株式会社 アクティブマトリクス基板
JP2000162625A (ja) 1998-11-26 2000-06-16 Sanyo Electric Co Ltd カラー反射型液晶表示装置及びその製造方法
JP2000187209A (ja) 1998-12-22 2000-07-04 Advanced Display Inc 反射型液晶表示装置およびその製造方法
US6500701B2 (en) 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
JP2003195350A (ja) 2001-12-27 2003-07-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置
JP4095906B2 (ja) 2003-01-10 2008-06-04 シャープ株式会社 液晶表示装置およびその製造方法
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR20060091376A (ko) * 2005-02-14 2006-08-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
KR20070019457A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
CN101253611B (zh) * 2005-09-30 2013-06-19 夏普株式会社 薄膜晶体管阵列衬底的制造方法
JP4801569B2 (ja) * 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR101404550B1 (ko) * 2008-04-01 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
BR112012006575A2 (pt) * 2009-10-15 2019-09-24 Sharp Kk painel de tela de cristal líquido, processo para a produção do mesmo, e dispositivo de tela de cristal líquido.
WO2011099376A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101974059B1 (ko) * 2012-08-02 2019-05-02 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352503A (ja) * 1998-06-08 1999-12-24 Casio Comput Co Ltd 表示装置及びその製造方法
CN1506732A (zh) * 2002-12-09 2004-06-23 Necһ��������ʽ���� 液晶显示设备
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
WO2014157126A1 (en) 2014-10-02
US9502440B2 (en) 2016-11-22
KR20150133766A (ko) 2015-11-30
US20160111445A1 (en) 2016-04-21
JP2019023731A (ja) 2019-02-14
TW201441740A (zh) 2014-11-01
US20140291667A1 (en) 2014-10-02
US9245907B2 (en) 2016-01-26
JP6377380B2 (ja) 2018-08-22
KR102138212B1 (ko) 2020-07-27
CN105051596A (zh) 2015-11-11
TWI637221B (zh) 2018-10-01
JP2014209223A (ja) 2014-11-06

Similar Documents

Publication Publication Date Title
CN105051596B (zh) 显示装置以及电子设备
CN102576736B (zh) 半导体器件及其制造方法
TWI642170B (zh) 顯示裝置及電子裝置
JP2024071420A (ja) 半導体装置
CN102473734B (zh) 半导体装置及其制造方法
CN103489871B (zh) 半导体装置及其制造方法
JP6781315B2 (ja) 半導体装置
CN101322170B (zh) 显示模块以及使用其的电子设备
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
TW201133785A (en) Semiconductor device and method for manufacturing the same
CN102959713A (zh) 半导体装置
TW201133791A (en) Semiconductor device and manufacturing method thereof
TW201030925A (en) Display device
TW201126722A (en) Semiconductor device and manufacturing method thereof
CN101997007A (zh) 半导体装置及制造半导体装置的方法
KR20160137654A (ko) 반도체 장치 및 그 제작 방법
CN104134673A (zh) 显示装置及其制造方法
KR20120093873A (ko) 반도체 장치 및 반도체 장치 제조 방법
CN107359202B (zh) 半导体装置及包括该半导体装置的显示装置
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus
JP7315572B2 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190129

Termination date: 20210318

CF01 Termination of patent right due to non-payment of annual fee