JP2010165961A - 薄膜トランジスタ、表示装置及びこれらの製造方法 - Google Patents
薄膜トランジスタ、表示装置及びこれらの製造方法 Download PDFInfo
- Publication number
- JP2010165961A JP2010165961A JP2009008462A JP2009008462A JP2010165961A JP 2010165961 A JP2010165961 A JP 2010165961A JP 2009008462 A JP2009008462 A JP 2009008462A JP 2009008462 A JP2009008462 A JP 2009008462A JP 2010165961 A JP2010165961 A JP 2010165961A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- tft
- manufacturing
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ボトムゲート型自己整合型のTFTにおいて、ゲート電極の幅を最小加工寸法程度の幅とし、寄生容量が小さいTFTを提供する。
【解決手段】In、Ga及びZnを含むアモルファス酸化物からなる半導体層に、ゲート電極をマスクにして紫外線を裏面照射することにより、自己整合型のTFTを形成する。紫外線照射された半導体層は紫外線の回折の影響によりゲート電極より少し内側までソース電極、ドレイン電極として機能する程度に高導電化し、チャネル長はゲート電極の幅よりも少し短い長さとなる。これにより、ゲート電極の幅を最小加工寸法程度に短縮することが可能となり、その結果、TFT寄生容量も低減させることができる。
【選択図】図1
【解決手段】In、Ga及びZnを含むアモルファス酸化物からなる半導体層に、ゲート電極をマスクにして紫外線を裏面照射することにより、自己整合型のTFTを形成する。紫外線照射された半導体層は紫外線の回折の影響によりゲート電極より少し内側までソース電極、ドレイン電極として機能する程度に高導電化し、チャネル長はゲート電極の幅よりも少し短い長さとなる。これにより、ゲート電極の幅を最小加工寸法程度に短縮することが可能となり、その結果、TFT寄生容量も低減させることができる。
【選択図】図1
Description
本発明は、薄膜トランジスタ、表示装置及びこれらの製造方法に関し、特に、金属酸化物系のアモルファス半導体薄膜を用いた薄膜トランジスタ、表示装置及びこれらの製造方法に関する。
現在、アモルファスシリコン薄膜を用いた薄膜トランジスタ(以下、TFTという)が液晶表示装置等のスイッチング素子として利用され、テレビ受像機やパーソナルコンピューターのモニター等において実用化されている。その一方で、近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で成膜することができ、また、可視光に対して透明な膜を形成できること等の特徴を有しており、プラスチック基板やフィルムなどの透明性基板上にフレキシブルで透明なTFTを形成することが可能である(特許文献1)。
また、TFTの活性層に用いる酸化物半導体膜として、In、Ga及びZnを含む酸化物から構成される半絶縁性の透明なアモルファス薄膜が知られており、これをチャネル層に用いるとともに、電気伝導度の大きなInGaZnO3(ZnO)4の層にAu膜を積層したものをソース・ドレイン電極として用いたトップゲート型TFTの構造が開示されており、さらに、アモルファスInGaZnO4 TFTはアモルファスシリコン薄膜トランジスタに比べて格段に大きな移動度を有することが開示されている(特許文献2)。そして、このような優れた特性を備えるTFTを、液晶表示装置だけではなく、他の表示装置にも利用できるようにすべく、現在活発な研究開発が行われている。
従来、アモルファスシリコンを用いたボトムゲート型TFTを形成する場合、バックチャネル型TFTではゲート・ソース間寄生容量Cgs、ゲート・ドレイン間寄生容量Cgdが大きく、また、自己整合(セルフアライン)型のチャネル保護型のTFTにおいても、チャネル長Lが最小加工寸法Fの3倍程度必要となり、ゲート・ソース間寄生容量Cgs、ゲート・ドレイン間寄生容量Cgdを減少させることが困難であった。
図4は、TFTの一従来例を示したものであり、アモルファスシリコンをTFTの半導体層とする自己整合型かつチャネル保護型のTFTの概略の断面の構造図である。同図(a)は、その平面構成図であり、同図(b)は同図(a)のB−B’線における矢視方向の概略の断面構成図である。なお、同図(a)においては、わかりやすく描くためにゲート絶縁膜13、パッシベーション層19を取り除いて記載している。なお、n+アモルファスシリコン層24s、24d、及びアモルファスシリコン半導体層14pは、これらの側端がソース電極25及びドレイン電極26の側端の一部と一致して成形されるため平面視で見ることができず、同図(a)の平面構成図には記載していない。また、本明細書において説明に用いる各図面では、便宜上、縮尺又は縦横比等を適宜変更している。
TFT20pは、基板11上に形成された遮光性金属からなるゲート電極12と、その上に形成され絶縁性を備えるゲート絶縁膜13と、ゲート絶縁膜13を介してゲート電極12の上を跨るように形成されているアモルファスシリコン半導体層14pとを含んで構成されている。そして、アモルファスシリコン半導体層14pの上に絶縁性のあるチャネル保護膜18p(エッチング保護膜とも呼ばれる)が、さらにその上にアモルファスシリコン半導体層14pよりも高い導電率を有する低抵抗半導体層であるn+アモルファスシリコン層24s及び24dが形成されている。そして、n+アモルファスシリコン層24s及び24dの上には、それぞれ金属からなるソース電極25及びドレイン電極26が形成され、さらにソース電極25及びドレイン電極26の上に絶縁性のあるパッシベーション層19が形成されている。そして、アモルファスシリコン半導体層14pの一部であるチャネル領域17pを挟んで、ソース領域15pとドレイン領域16pが形成されている。なお、ソース領域15p及びドレイン領域16pは、共にアモルファスシリコン半導体層14pの一部である。
このようなTFT20pの製造方法としては、まず、基板11上にゲート電極12とゲート絶縁膜13を順に形成した後、アモルファスシリコンからなる半導体層14pをCVD法により成膜する。次に、酸化シリコン系材料からなるチャネル保護膜18pを形成し、さらに、P(リン)を含むn+アモルファスシリコンからなる層24をCVD法により成膜する。その後にソース電極25とドレイン電極26となる金属層をスパッタ法等により成膜する。そして、この金属層の上に所定の形状でレジストを施した後、金属層をエッチングしてソース電極25とドレイン電極26を形成する。そして、同じレジストを利用してさらにエッチングすることによりn+アモルファスシリコン層24s、24dとアモルファスシリコン半導体層14pとを同一のPEP(Photo Engraving Process)でパターニングする。なお、チャネル領域17pはチャネル保護膜18pによってエッチングされないように保護される。その後、パッシベーション層19を形成することにより同図のTFT20pが形成される。
チャネル保護膜18pは、酸化シリコン系の材料を成膜した後、その上にレジストを施し、ゲート電極12をシャドーマスクとして、裏面から、即ち、基板11の方向からチャネル保護膜18p側に向けて露光を行い(裏面露光)、さらに所定の表面露光及びエッチングを経ることによって形成される。これにより、チャネル保護膜18pは、ゲート電極12に対して自己整合的に形成されることになる(セルフアライン)。従って、チャネル保護膜18pのゲート電極12に対するチャネル長方向のズレは極めて小さく、また基板内でのばらつき(面内ばらつき)は極めて小さい。
なお、この裏面露光の際に回折等の影響によりLs2及びLd2の距離だけゲート電極12のやや内側までレジストが露光されるため、チャネル保護膜18pの側端はゲート電極12の側端よりもそれぞれLs2及びLd2の寸法だけ内側に成形される。即ち、ゲート電極12のチャネル長方向の寸法Lgよりもこれらの寸法だけ小さく形成される。一般に、Ls2及びLd2の寸法は、例えば0.5ないし1.0μmの一定の寸法である。このようにチャネル長方向の寸法がやや短縮して形成されたチャネル保護膜18pであっても、チャネル保護膜18pのゲート電極12に対するチャネル長方向へのズレは基板のいずれの位置に形成されたTFTにおいても一定であって、面内ばらつきも極めて小さい。そして、このように形成されたTFT20pにおいては、半導体層14pのうちチャネル保護膜18pとゲート電極12とが平面視で重なり合う領域がチャネル領域17pとなるため、チャネル保護膜18pのチャネル長方向の寸法がTFT20pのチャネル長Lとなる。
なお、ソース領域15pの一部でありLs2にかかる領域15cは、ゲート絶縁膜13を挟んでゲート電極12と対向し、ゲート電極12と領域15cとが平面視で重なり合う。従って、この領域15cにおいては、ゲート・ソース間寄生容量Cgsのうちのゲート電極12と領域15cとの重なり合いによって生ずる寄生容量Cgs1が生じる。同様に、ドレイン領域16pの一部でありLd2にかかる領域16cにおいては、ゲート・ドレイン間寄生容量Cgdのうちのゲート電極12と領域16cとの重なり合いによって生ずる寄生容量Cgd1が生じる。これらの寄生容量については後述する。
ソース電極25とドレイン電極26との間は、これらの下層に形成されたn+アモルファスシリコン層24s、24dと同様、最小加工寸法Fの距離だけ互いに離間して形成する必要がある。さらに、ソース電極25及びドレイン電極26を形成するときは、ソース電極25及びドレイン電極26のチャネル保護膜18pに対するマスクの合わせズレの寸法も加味する必要がある。最小加工寸法Fは、露光精度やエッチング加工精度等によって定まるが、例えば、液晶表示装置の分野では、Fは4ないし5μmである。仮にFを4μm、マスクの最大合わせズレ寸法を3.5μmとすると、ソース電極25(及びその下層に接続するn+アモルファスシリコン層24s)は、チャネル保護膜18pの側端からその内側の方向に少なくともLs1=3.5μm以上、延びて形成されるようにあらかじめパターン設計をしておく必要がある。ドレイン電極26についても同様にLd1は3.5μm以上必要となる。そうすると、Ls2=Ld2=0.5μmとすれば、ゲート電極12のチャネル長方向の寸法Lgは、少なくともLd2+Ld1+F+Ls1+Ls2=12μmという大きなものとなる。そして、チャネル長Lは11μmとなり、この寸法は上述のように最小加工寸法Fの約3倍程度の寸法となる。このようにチャネル長が長いTFTは集積化の妨げとなるばかりでなく、ゲート・ソース間寄生容量Cgs、ゲート・ドレイン間寄生容量Cgdを増加させることになる。後述のように、例えば負荷である液晶をソース電極に接続した液晶表示装置のような場合には、特にCgsの増加が問題となる。
チャネル長Lとゲート・ソース間寄生容量Cgs及びゲート・ドレイン間寄生容量Cgdとの関係は次のとおりである。TFT20pがオン状態(選択期間)からオフ状態(非選択期間)に移行する過渡時に、ソース領域15p及びドレイン領域16pの電位又は充電時間等は、Cgs1及びCgd1のみならず、オン状態であったチャネル領域17p(チャネル保護膜18pと平面視で重なり合う領域)とゲート電極12とが平面視で重なり合う領域における寄生容量の影響も受けるが、この寄生容量は、チャネル領域17pのソース側とドレイン側にほぼ二分される。チャネル領域17pの面積のほぼ半分に対応する寄生容量Cgs2がソース側の寄生容量Cgsに、残りの半分に対応する寄生容量がドレイン側の寄生容量Cgdに寄与する。従って、ゲート・ソース間寄生容量Cgsは、ゲート電極12とソース領域15pとが平面視で重なり合う領域の面積(Cgs1の分)と、チャネル領域17pの半分の面積(Cgs2の分)の合計によって左右され、Cgs1とCgs2とによって影響を受けることになる。そのため、チャネル長Lが長い場合にはCgs2が増加するため、ゲート・ソース間寄生容量Cgsも増加する。ドレイン側のCgdについても同様である。
このように、本従来例のような構造をもつTFTにおいては、Cgs1については、露光時の回折等による回り込みによって生じる分(Ls2にかかる領域15cの分)がCgs1に寄与するだけであるため、Cgs1を非常に小さくすることができ、さらに、Cgs1は、ソース電極及びドレイン電極形成のためのマスクがチャネル長方向にズレを生じても影響が少ない。しかし、このような従来構造のTFTはチャネル長Lが最小加工寸法Fの約3倍と長くなるため、Cgs2が大きく、結局、Cgsは大きなものとなる。Cgs2を小さくするにはチャネル幅Wを小さくすればよいが、駆動能力も小さくなってしまい問題が残る。その結果、従来のボトムゲート型自己整合型TFTは、チャネル長Lが最小加工寸法Fの約3倍程度必要となり、そのため、ゲート・ソース間寄生容量Cgs及びゲート・ドレイン間寄生容量Cgdを減少させることが困難であった。
以上を要約すれば、従来のボトムゲート型自己整合型TFTの場合、チャネル領域17p上のチャネル保護膜18pを裏面露光によってゲート電極12のチャネル長方向の寸法Lgより一回り小さく形成し、チャネル保護膜18pの側端において半導体層14pとソース電極25又はドレイン電極26とが電気的に接続していた。即ち、チャネル保護膜18pの幅でチャネル長Lが規定されていた。一方、ソース電極25とドレイン電極26との間隔は最小加工寸法Fに規定され、さらにはソース電極25及びドレイン電極26とチャネル保護膜18pとは、合わせズレを考慮した幅で互いに重なる必要があった。この結果、ゲート電極12のチャネル長方向の寸法Lgは最小加工寸法Fの約3倍程度必要であり、ゲート・ソース間寄生容量Cgs及びゲート・ドレイン間寄生容量Cgdを減少させることが困難であった。
なお、ボトムゲート型のTFTの他の構造として、上述のチャネル保護型TFT以外にも、チャネル保護膜を用いないいわゆるバックチャネル型TFTも提案されている。バックチャネル型のTFTでは最小加工寸法Fをチャネル長Lとして形成可能である。しかし、バックチャネル型のTFTはその構造上、ゲート電極とソース電極又はソース領域との重なり合いによるゲート・ソース間寄生容量Cgs1及びそのばらつきが大きくなりがちである。
このようにCgs及びCgdが大きく、また、基板全体にわたってばらつく場合には、かかるTFTを例えば液晶の画素のスイッチング素子として液晶表示装置に使用すると、表示画面上での輝度のばらつきや輝度むらが顕著となるという不具合を生ずる。液晶に電界を印可する画素電極が接続される側をソースと呼ぶとすれば、Cgsの存在により、上記過渡時に画素電位がいわゆる突き抜け電圧(フィードスルー電圧)分だけ低下して液晶の表示品質が劣化するだけでなく、Cgsがばらつくことよって突き抜け電圧もばらつくこととなり、表示画面上での輝度のばらつきや輝度むらが一層顕著となる。そして、Cgsに起因する突き抜け電圧は、さらに、走査線の給電端から個々の画素内のTFTのゲート電極までの配線の長さ、言い換えれば、行方向の画素の位置によってもばらつく。即ち、走査線の分布抵抗や分布容量によって走査信号の波形のなまりが生じ、そのなまりの程度が給電端から遠ざかるにつれて大きくなる結果、いわゆる再充電効果によって、突き抜け電圧の大きさが給電端から遠ざかるにつれて小さくなることになり、表示画面上において、走査信号の給電端に近い画素に比べ、画素の輝度が給電端から遠ざかるにつれて変化するといういわゆる輝度の傾斜現象が生じる(特開2004−258498参考)。これらに加えて、マスクの合わせズレがθ方向に回転したズレである場合には、これらの突き抜け電圧のばらつきは複雑なものとなるため、特に、大画面の表示装置である場合においては画面全体における輝度等のバラツキや輝度むらを抑え、表示品質を向上させることが重要な課題となる。
なお、液晶表示装置の場合にマスク合わせズレ等による突き抜け電圧の面内分布を低減する方法としては、従来と同等又はそれ以上の大きさの蓄積容量Csを備えるような構造にすればよいことが知られている。CLCを1画素あたりの液晶の容量とすれば、突き抜け電圧は、Cgs/(Cgs+CLC+Cs)に比例するため、このようにCgsに比べてCsを大きい容量のものにすることで突き抜け電圧自体を小さくするとともに、Cgsのばらつきによる突き抜け電圧のばらつきも小さくすることができる。しかし、Csを構成する一方の電極に遮光性のある金属を用いる場合にはCsによる遮光面積が増加するため、この方法では画素部の開口率の向上ができないという別の不具合が生じる。
そして、チャネル保護型であれバックチャネル型であれ、TFTの半導体層として、例えば、In、Ga及びZnを含むような酸化物から構成される透明なアモルファス酸化物半導体を用いる場合には、このような半導体は一般に移動度が高いためTFTのサイズを小さくすることが可能となるが、露光精度やエッチング加工精度によって定まる最小加工寸法Fが変わらない限り、TFTのサイズを小さくすればそれだけマスク合わせズレの影響は相対的に大きくなる。従って、移動度の高い半導体を用いたTFTを表示装置等に使用しその高移動度という特徴を生かすためにも、TFTのチャネル長Lを短縮し、かつ自己整合型のTFTを形成して寄生容量Cgs及びCgdを低減させることが一層重要となる。
本発明は以上の点に鑑みてなされたものであり、本発明の目的は、TFTの寄生容量及びそのばらつきの小さいTFTの構造及びその製造方法を提供することにある。また、本発明の目的は、かかるTFTを用いて表示品質の高い表示装置及びその製造方法を提供することにある。
本発明の薄膜トランジスタの製造方法は、遮光性を備えるゲート電極を基板に形成する第1工程と、該ゲート電極の上にゲート絶縁膜を形成する第2工程と、該ゲート絶縁膜の上にIn、Ga及びZnを含むアモルファス酸化物からなる半導体層を形成する第3工程と、該ゲート電極をシャドーマスクとして紫外線を該半導体層に向けて照射することにより、照射前の該半導体層よりも導電率の高いアモルファスのソース領域又はドレイン領域を構成する第4工程とを含むことを特徴とする。
このように本発明は、薄膜トランジスタの半導体層の材料としてIn、Ga及びZnを含むアモルファス酸化物を用いているため、これに紫外線を照射することにより、半導体層の導電率を高くすることができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、半導体層のうちソース領域及びドレイン領域となるべき領域に紫外線を選択的に照射することにより、電極として使用できる程度の導電率を備えるソース領域及びドレイン領域を構成することができる。従って、金属からなるソース電極及びドレイン電極と接続するために従来例のようにn+アモルファスシリコン層のような低抵抗半導体層を別途形成する必要がない。一方、半導体層のうち紫外線の照射がされてなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、薄膜トランジスタのチャネル領域となるべき領域には紫外線を照射しないようにすることにより、その領域は薄膜トランジスタのチャネルとして使用できる導電率を備える領域となる。
しかも、本発明によれば、ゲート電極をシャドーマスクとして、紫外線を裏面照射することにより、ソース領域、ドレイン領域及びチャネル領域の三領域が、ゲート電極に対して自己整合的に形成されることになる(セルフアライン)。そして、このように自己整合的に形成された薄膜トランジスタのチャネル長Lは、紫外線の回折等の影響により、ゲート電極12のチャネル長方向の寸法Lgと同一又は寸法Lgよりもやや短い寸法となる。このようにして形成された薄膜トランジスタは、ゲート電極とソース領域又はドレイン領域との平面視での重なり合いが極めて少ないため、この重なり合いによって生ずるゲート・ソース間寄生容量Cgs1及びゲート・ドレイン間寄生容量Cgd1は極めて小さく、しかも、自己整合的に形成されたものであるから、Cgs1及びCgd1のばらつきも極めて小さい。
そして、上述のとおり、高導電化されたソース領域及びドレイン領域は自己整合的に形成され、ソース領域及びドレイン領域とチャネル領域とは必ず電気的に接続されているため、従来例のように、ソース電極とドレイン電極との間隔、及びn+アモルファスシリコン層同士の間隔を最小加工寸法F以上とし、かつ、マスク合わせズレがあってもソース電極、ドレイン電極及びn+アモルファスシリコン層が必ずチャネル領域の端部と接続するようにパターン設計をしなければならないという制約が解かれる。そのため、本発明においては、ゲート電極のチャネル長方向の寸法Lgは、最小加工寸法F程度で足り、従来のように最小加工寸法Fの3倍程度に大きくする必要がない。従って、本発明のTFTのチャネル長LもLgと同一又はLgよりもLs2及びLd2だけ短い寸法となり、チャネル長Lは従来に比べてほぼ1/3の寸法、即ちほぼ最小加工寸法Fと同一又はFよりもLs2及びLd2だけ短い寸法となる。その結果、Cgsのうちのチャネル長Lにより定まるCgs2が従来に比べて約1/3に低減される。また、従来例のようにソース電極及びドレイン電極がゲート電極に対するマスク合わせズレの影響を受けないため、Cgs2の面内ばらつき自体も減少する。このように、Cgs1及びCgs2の大きさとばらつきが小さくなるため、ゲート・ソース間寄生容量Cgsの大きさやバラつきも極めて小さくなる。ゲート・ドレイン間寄生容量Cgdについても同様である。
本発明の薄膜トランジスタの製造方法は、前記ゲート電極のチャネル長方向の寸法が、最小加工寸法であることを特徴とする。かかる構成をとることにより、チャネル長を短くすることができるため、チャネル長の寸法によって定まるCgs2及びCgd2を低減することができる。本発明の薄膜トランジスタの製造方法は、前記ソース領域又はドレイン領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする。かかる構成をとることにより、ソース領域全体又はドレイン領域全体の抵抗による画像信号等の信号レベルの低下を小さくすることができる。
本発明の薄膜トランジスタの製造方法は、前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする。かかる構成をとるため、従来のように、チャネル領域よりも導電率の高いソース領域又はドレイン領域を形成するにあたって、イオンドーピング等の処理をする必要がないため製造設備の合理化に寄与するだけでなく、これによるダメージを回避することができるため薄膜トランジスタの信頼性の向上につながる。本発明の薄膜トランジスタの製造方法は、前記紫外線を照射する光源は、面光源であることを特徴とする。本発明は、かかる構成をとるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がなく、スキャンによる半導体層の二重照射も生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、大面積の表示画面全体にわたって多数の薄膜トランジスタを形成する場合に、工程の簡素化、量産性の向上のみならず、薄膜トランジスタの特性のばらつきを抑えて均一なものとすることができ、表示品質の高い、輝度ばらつきや輝度むらのない表示装置を得ることができる。
本発明の薄膜トランジスタの製造方法は、前記紫外線を照射する光源は、水銀ランプであることを特徴とする。本発明は、かかる構成をとるため、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。従って、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。
本発明の薄膜トランジスタの製造方法は、前記紫外線の波長は、270nmから450nmまでの範囲にわたることを特徴とする。このような波長の範囲の紫外線を照射することで、照射された半導体領域をソース電極及びドレイン電極として適正な程度まで導電率を向上することができる。本発明の薄膜トランジスタの製造方法は、前記第4工程における紫外線の積算照射エネルギー密度は、導電率を10n倍(但し、0<n≦6)に増加させる場合に、(309・n)ないし(392・n)J/cm2とすることを特徴とする。本発明は、かかる構成をとるため、目的導電率を設定すれば紫外線の積算照射エネルギー密度、照射時間等をあらかじめ計算することができる。
本発明の薄膜トランジスタの製造方法は、前記第4工程における紫外線の積算照射エネルギー密度は、1332J/cm2以上であることを特徴とする。本発明は、かかる構成をとるため、ソース領域又はドレイン領域として機能するのに十分な導電率を有する半導体層を形成することができる。本発明の薄膜トランジスタの製造方法は、前記第4工程における紫外線の照射エネルギー密度は、100mJ/sec・cm2であることを特徴とする。本発明は、かかる構成をとることにより、この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができる。従って、製造設備の合理化を図ることができる。
本発明の表示装置の製造方法は、上記薄膜トランジスタの製造方法を用いて薄膜トランジスタを形成する工程と、該薄膜トランジスタにより光の変調が制御され表示に供する電気光学部材を配設する工程とを含むことを特徴とする。かかる構成をとることにより、本発明にかかる薄膜トランジスタを、光変調機能を有する電気光学部材によって表示がなされる表示装置において、光変調を制御する能動素子として使用することができ、各種の表示装置を製造することができる。このような電気光学部材としては、例えば、液晶、OLED(Organic Light Emitting Diode)や電気泳動にかかるマイクロカプセル等が考えられる。このような電気光学部材は、電気光学部材に印可する電圧又は電流の値によって光が変調される。例えば、液晶であれば偏光板等の光学部材との組み合わせにより透過光の変調をすることができ、また、自発光するOLEDであればその発光を変調することができ、表示装置に使用した場合にはいずれもこのような光の変調を画素の階調制御に利用することができる。そのため、印可する電圧又は電流を本発明にかかるTFTにより制御することによって階調を制御することができ、このような電気光学部材を表示に供する部材として使用することにより、寄生容量による影響が少なく表示品質の高い各種の表示装置、例えば、液晶表示装置、OLED表示装置、電子ペーパー等のEPID(ElectroPhoretic Image Display:電気泳動ディスプレー)等を製造することができる。
本発明の表示装置の製造方法は、前記電気光学部材は液晶であることを特徴とする。かかる構成をとることにより、電気光学部材として液晶を用いた表示装置においては、表示品質の向上効果が一層明らかとなる。即ち、Cgsによる突き抜け電圧が減少し均一化されるため、表示画面上での輝度のばらつきや輝度むらが著しく低減され、表示品質を向上することができる。また、再充電効果も減少し、輝度の傾斜現象も低減されて表示品質が向上する。また、Cgsの値自体が小さくなりそのばらつきも減少するため、Cgs対策という観点からは蓄積容量Csも小さくすることができる。従って、蓄積容量Csを構成する遮光性の金属からなる電極の面積を小さくできるため、画素部の開口率が向上する。従って、輝度むらや輝度の傾斜が少なく表示品質が高い大画面の表示装置の製造方法を提供することができる。
本発明の薄膜トランジスタは、基板に形成された遮光性を備えるゲート電極と、該ゲート電極の上に形成されたゲート絶縁膜と、チャネル領域と、該ゲート電極をシャドーマスクとして紫外線を該半導体層に向けて照射することにより照射前よりも導電率が高められたアモルファスのソース領域又はドレイン領域とを含み、該ゲート絶縁膜の上に形成されたIn、Ga及びZnを含むアモルファス酸化物からなる半導体層とを含むことを特徴とする。本発明の表示装置は、前記薄膜トランジスタと、該薄膜トランジスタにより光の変調が制御され表示に供する電気光学部材とを含むことを特徴とする。
本発明は、かかる構成を備えるため、寄生容量及びそのばらつきの小さい自己整合型ボトムゲート型TFTの構造及びその製造方法を提供することができる。また、本発明は、かかるTFTを用い表示品質の高い表示装置及びその製造方法を提供することができる。
以下、図面を参照しながら本発明の実施の形態を説明する。なお、便宜上、本明細書においてはTFTのソース及びドレインのうち、負荷を接続する側をソースと呼び、他方をドレインと呼ぶこととするが、本発明は、ソースをドレインと呼び、またドレインをソースと呼んでもその作用、効果は同じである。
[TFT]
図1(c)を参照しながら、ボトムゲート型TFTの構成を説明する。図1(c)は、パッシベーション層19の形成が終了した時のTFT20を示す概略の断面構成図である。TFT20は、基板11上に形成されたゲート電極12と、ゲート電極の上に形成された第1絶縁層であるゲート絶縁膜13と、ゲート絶縁膜13の上に形成され、ソース領域15、ドレイン領域16、及びチャネル領域17からなり、酸化物半導体からなる半導体層14とを含む。なお、半導体層14は、ゲート絶縁膜13を介してゲート電極12の上を跨るような位置に形成されており、半導体層14の一部であるチャネル領域17は、後述のようにゲート電極12に対して自己整合的に、ソース領域15とドレイン領域16との間に挟まれた位置に形成されている。そして、半導体層14の上に第2絶縁層であるチャネル保護膜18が形成され、ソース領域15及びドレイン領域16の上には、チャネル保護膜18を貫通するコンタクトホール23s及び23dを介してそれぞれソース領域15及びドレイン領域16と導通するソース電極25及びドレイン電極26が形成されている。また、これらは第3絶縁層であるパッシベーション層19によって覆われている。
図1(c)を参照しながら、ボトムゲート型TFTの構成を説明する。図1(c)は、パッシベーション層19の形成が終了した時のTFT20を示す概略の断面構成図である。TFT20は、基板11上に形成されたゲート電極12と、ゲート電極の上に形成された第1絶縁層であるゲート絶縁膜13と、ゲート絶縁膜13の上に形成され、ソース領域15、ドレイン領域16、及びチャネル領域17からなり、酸化物半導体からなる半導体層14とを含む。なお、半導体層14は、ゲート絶縁膜13を介してゲート電極12の上を跨るような位置に形成されており、半導体層14の一部であるチャネル領域17は、後述のようにゲート電極12に対して自己整合的に、ソース領域15とドレイン領域16との間に挟まれた位置に形成されている。そして、半導体層14の上に第2絶縁層であるチャネル保護膜18が形成され、ソース領域15及びドレイン領域16の上には、チャネル保護膜18を貫通するコンタクトホール23s及び23dを介してそれぞれソース領域15及びドレイン領域16と導通するソース電極25及びドレイン電極26が形成されている。また、これらは第3絶縁層であるパッシベーション層19によって覆われている。
TFT20の各部材についてより詳細に説明する。基板11としては、絶縁性及び透明性を備える基板であるガラス基板又は石英基板等のほか、プラスチック系の基板を使用することができる。表示装置の表示の色を忠実に再現するためには、基板は可視光に対して透明であることがより望ましい。
ゲート電極12は、第1金属層をパターニングすることにより形成される。第1金属層は、例えば、AlNd、Al、又はMoの単層膜、あるいはAlNd、Al、Mo、及びCuから選択された任意の要素を組み合わせて形成された積層膜でもよい。例えば、アクティブマトリックス表示装置の走査線や信号線のような配線についても第1金属層から形成するような場合であって、このような配線がAlを含み、しかも酸化物半導体やITO(インジウムスズ酸化物:Indium Tin Oxide)等の透明導電層と接続するような構造をとる可能性があるときには、第1金属層を積層構造とすることが望ましい。例えば、後工程においてITO等と接続される可能性のある上層はMoを含む金属とし、下層はAlNdのようなAlを含む金属層とすることが望ましい。このような材質や構造をとることにより、ITOとAlとの界面における電蝕を回避し、良好な電気的接続をとることができる。第1金属層の厚さは200nmから400nmが望ましく、より望ましくは300nmである。なお、TFT特性の外光による影響を防止する必要がある場合には、第1金属層は遮光性の高い材料を用いることが望ましい。
第1絶縁層であるゲート絶縁膜13は、その材質として、酸化シリコン系や窒化シリコン系のSiNx、SiOx 又はSiOxNyの単層膜、あるいはこれらを組み合わせた積層膜を使用することができる。また、液体性の酸化シリコンを用いることもできる。これにより、絶縁性と透明性のある層を形成することができる。ゲート絶縁膜13は、一般に、基板11全体を覆うように形成される。これにより、ゲート電極12はゲート絶縁膜13によって覆われる。ゲート絶縁膜13の膜厚は、100nmから500nmが望ましく、より望ましくは250nmから300nmである。
半導体層14の材質は、In、Ga及びZnを含む酸化物(以下、IGZOという)からなる透明なアモルファス半導体であることが望ましい。半導体層14は、ソース領域15、ドレイン領域16及びチャネル領域17の3つの領域が互いに離間されることなく島状の一個の成形物として成形されている。半導体層14の成膜時にはこれらの3つの領域のいずれにおいてもその導電率は同じであるが、後述するように半導体層の成膜後の所定の工程において紫外線を選択的に照射することにより、チャネル領域17の導電率よりもドレイン領域16及びソース領域15の導電率が高くなるように形成される。紫外線照射と導電率との関係についても詳細は後述する。なお、半導体層14の厚さは、特に限定されないが、50nmから150nmが望ましく、より望ましくは100nm程度である。
第2絶縁層であるチャネル保護膜18の材質としては、透明性のある酸化シリコン系や窒化シリコン系を使用することができるが、酸化シリコン系が望ましい。チャネル保護膜18はIGZOと接するため、窒化シリコンをチャネル保護膜としてCVD法で形成する場合には、原料ガスの一つとして用いるアンモニアの窒素がIGZO中の酸素と結合してIGZO中の酸素を不足気味にする傾向があり、IGZOの特性が変化しやすい。酸化シリコン系であればこのような不都合は生じず、酸化シリコン系を使用することによりIGZOの組成を維持することができる。また、チャネル保護膜18は基板全面を覆うように形成される。これによって、半導体層14がチャネル保護膜18によって覆われる。なお、膜厚は200nm程度又はこれよりも薄くてもよい。
ソース電極25及びドレイン電極26は、第2金属層からパターニングされる。第2金属層の材料又は構造は特に限定されず、AlやMoの単層膜でもよいが、表示装置の信号線等の配線をも第2金属層によって形成する場合であって、上層にITO等の透明導電層が形成される可能性のあるときは、ITO等とAlとの間の電蝕を避けるために、積層構造とすることが望ましい。例えば、ITOと接する上層はMoとし下層はAlとするというような、AlとMoを組み合わせて形成された積層膜(積層配線)が望ましい。
また、半導体層の材料として酸化物半導体を用いる場合には、特に半導体層としてIGZOを用いる場合には、IGZOはITOと化学的特性が似ていることから、IGZOとAlとの界面でも同様な電蝕の問題を避けるために、AlとITO又はIGZOとを接続するときには、Mo−Al−Moのような3層構造の金属層を用い、ITOやIGZOがMoを介してAlと接続されるような構造にすることが望ましい。このように最上層及び最下層がMoを含む金属で構成される第2金属層を用いることにより、Moがいわゆるカバーメタルとして機能して電蝕反応が防止され、第2金属層の下層が酸化物半導体に接続し上層がITO等の透明導電層に接続するような場合でも、Alと酸化物半導体層との間、及びAlとITO等の透明導電層との間で生じやすい電蝕を防止し、低抵抗で良好なオーミックコンタクトを得ることができ、良好で信頼性の高い電気的接続をすることができる。第2金属層の厚さは200nmから400nmであり、より望ましくは300nmである。
第3絶縁層であるパッシベーション層19の材質は、特に限定されないが、絶縁性と透明性とを備える窒化シリコン等を用いることができる。パッシベーション層の膜厚は200nmから500nmである。パッシベーション層19は、基板全面を覆うように形成される。これにより第2金属層から形成されたソース電極25及びドレイン電極26等がパッシベーション層19によって覆われる。
[製造方法]
次に、図1を参照して、本実施の形態にかかるTFTの製造方法を工程順に説明する。同図は本発明の一実施形態であるTFT等の製造工程の説明図である。まず図1(a)に示すように、基板11の上に、第1金属層を形成し、これをパターニングし、ゲート電極12を形成する(第1ステップ)。第1金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第1金属層の材質や構造は前述のとおりである。また、必要であれば、このステップにおいて走査線72(図3)等の配線パターンを形成してもよい。
次に、図1を参照して、本実施の形態にかかるTFTの製造方法を工程順に説明する。同図は本発明の一実施形態であるTFT等の製造工程の説明図である。まず図1(a)に示すように、基板11の上に、第1金属層を形成し、これをパターニングし、ゲート電極12を形成する(第1ステップ)。第1金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第1金属層の材質や構造は前述のとおりである。また、必要であれば、このステップにおいて走査線72(図3)等の配線パターンを形成してもよい。
次に、ゲート絶縁膜13をCVD法等により基板全面に形成する(第2ステップ)。これにより、ゲート電極12はゲート絶縁膜13により覆われる。形成方法としては、CVD法が望ましく、熱CVD法やプラズマCVD法等を使用することができる。基板温度の上昇を抑えたい場合、例えば、プラスチック系の基板を用いている場合には、ゲート絶縁膜形成時の基板温度は250℃程度以下にすることが望ましく、プラズマCVD法によって形成することができる。
次に、半導体層を形成する(第3ステップ)。半導体層の形成方法は、特に限定されないが、スパッタリング方式が望ましい。IGZOの半導体層の形成にスパッタリング方式を用いることにより、成膜時のガス流量や成膜雰囲気中の酸素分圧を制御することで導電率やキャリヤ濃度、移動度等をある程度制御することが可能となり、より安定した組成の成膜をすることができる。また、プラスチック基板にアモルファスIGZO半導体層を形成する場合には、基板の耐熱性を考慮し、また基板に対するダメージを少なくするために、スパッタリング法が好ましい。
スパッタのターゲットとしては、In、Ga、Zn及びO(酸素)を含む固体のInGaZnO4を用いる。InGaZnO4の分子式で表されている組成比(化学量論比)はIn:Ga:Zn:O=1:1:1:4であるが、これに比べてZnや酸素がプア(poor)であるような、例えばIn:Ga:Zn:Oが1:1:0.5:3.5であるような酸化物を成膜前のターゲットとして使用することもできる。成膜後の半導体層は透明なアモルファス半導体層であり、In、Ga、Zn及びOの各成分の組成比は、1:1:1:4に限られず、略1:1:0.5:2のようにZnや酸素がプアなものでもよい。なお、本発明において、「アモルファス」とは、完全にアモルファス状態をもつものだけをいうのではなく、本発明の趣旨を損なわない限り、微結晶を含むものも含まれる。
形成されたアモルファスIGZO半導体層をフォトリソグラフィー法やエッチング法によってパターニングする。これにより、アモルファスIGZOからなるTFT20の半導体層14が形成される。この半導体層14は、単一の島状をなし、後工程の紫外線照射によって、TFT20のソース領域15、ドレイン領域16及びチャネル領域17の三つの領域となる。
半導体層14のエッチャントは、特に限定されないが、IGZOの化学的性質がITOの化学的性質に似ていることから、紫外線の照射の前後にかかわらず、蓚酸等のITOのエッチャントを使用することができる。蓚酸はAlをエッチングしないがITOやIGZOをエッチングすることができる。IGZOのエッチャントとしてITOのエッチャントを兼用することができるため、TFT製造工程の簡素化を図ることができる。エッチングの温度は常温付近でよい。次に、図1(b)に示すように、紫外線22を照射する(第4ステップ、図1(b))。照射の方法としては、例えば、遮光性のあるゲート電極12をシャドーマスクとして、ゲート電極12の方向から半導体層14に向けて、即ち基板11の裏面からゲート電極12及び半導体層14に向けて紫外線22を照射する(裏面照射)。
このようにゲート電極12をシャドーマスクとして半導体層14に向けて紫外線22を照射することにより、半導体層14に対して選択的に紫外線を照射することができる。本実施の形態においては、TFTの半導体層の材料としてIGZOからなる透明なアモルファス酸化物を用いているため、これに紫外線22を照射することにより、半導体層の導電率を向上させることができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、TFT20の半導体層14のうちソース領域15及びドレイン領域16となるべき領域に紫外線を選択的に照射することにより、電極として使用できる程度の導電率を備えるソース領域15及びドレイン領域16を構成することができる。従って、金属からなるソース電極25及びドレイン電極26とソース領域15及びドレイン領域16をそれぞれ接続するために従来例のn+アモルファスシリコン層のような低抵抗半導体層を別途形成する必要がない。一方、半導体層のうち紫外線の照射がされてなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、TFTのチャネル領域17となるべき領域には紫外線を照射しないようにすることにより、その領域はTFTのチャネルとして使用できる導電率を備える領域となる。紫外線照射と導電率との関係の詳細は後述する。
そして、上記のとおり、ゲート電極12をシャドーマスクとして、紫外線22を裏面照射することにより、高導電化されたソース領域15、ドレイン領域16及び紫外線照射前の導電率を持つチャネル領域17の三領域が、ゲート電極12に対して自己整合的に形成されることになる(セルフアライン)。そして、照射された紫外線は、紫外線の回折等の影響等により、ゲート電極12の側端から寸法Ls2及びLd2だけゲート電極の内側に入り込むことがあるため、高導電化されたソース領域15及びドレイン領域16はそれぞれ、この寸法分だけチャネル領域17の中心方向に延びて形成される。そのため、このような場合には、ゲート電極12のチャネル長方向の寸法LgよりもLs2及びLd2だけ短い寸法のチャネル長Lを持つTFT20が、自己整合的に形成される。なお、回折等の影響が少ない場合には、Ls2及びLd2はほぼゼロμmとなり、チャネル長LはLgとほぼ同一となる。従って、ゲート電極12のチャネル長方向の寸法Lgと同一又は寸法LgよりもLs2及びLd2だけ短いチャネル長Lを持つTFT20が、自己整合的に形成されるといえる。また、TFT20のチャネル長Lは、高導電化されたソース領域15とドレイン領域16との間の寸法と同じとなるといえる。そして、いずれの場合においても、チャネル長が短くCgs及びCgdの小さい薄膜トランジスタを製造することができる。
このようにして形成されたTFT20は、ゲート電極12とソース領域15又はドレイン領域16との平面視での重なり合いは、寸法Ls2及びLd2の部分だけとなり、このLs2及びLd2は、約0.5μmないし1μm以下であるため、かかる重なり合いによって生ずるCgs1及びCgd1は極めて小さいものとなる。しかも、このようにして形成されたソース領域15及びドレイン領域16は、ゲート電極12に対して自己整合的に形成されたものであるから、Ls2やLd2のばらつきは極めて小さく、その結果Cgs1及びCgd1のばらつきも極めて小さい。
そして、さらに、上述のとおり、高導電化されたソース領域15及びドレイン領域16は自己整合的に形成され、ソース領域15及びドレイン領域16とチャネル領域17とは必ず電気的に接続されているため、従来例のように、ソース電極25とドレイン電極26との間隔、及びn+アモルファスシリコン層24sと24dとの間隔を最小加工寸法F以上とし、かつ、マスク合わせズレがあってもソース電極25及びドレイン電極26とn+アモルファスシリコン層24s及び24dが必ずチャネル領域17の端部と接続するようにパターン設計をしなければならないという制約が解かれる。そのため、本発明においては、ゲート電極12のチャネル長方向の寸法Lgは、最小加工寸法F程度で足り、従来のように最小加工寸法Fの3倍程度に大きくする必要がない。従って、本発明のTFTのチャネル長LもLgと同一又はLgよりもLs2及びLd2だけ短い寸法となり、チャネル長Lは従来に比べてほぼ1/3の寸法、即ちほぼ最小加工寸法Fと同一又はFよりもLs2及びLd2だけ短い寸法となる。その結果、Cgsのうちのチャネル長により定まるCgs2が従来に比べて約1/3に低減される。また、従来例のようにソース電極25及びドレイン電極26のゲート電極12に対するマスク合わせズレの影響を受けないため、Cgs2の面内ばらつき自体も減少する。ゲート・ドレイン間寄生容量に寄与するCgd2についても同様である。
このように、Cgs1及びCgs2の大きさとばらつきが小さくなるため、ゲート・ソース間寄生容量Cgsの大きさやバラつきも極めて小さくなる。ゲート・ドレイン間寄生容量Cgdについても同様である。その結果、このようなTFTを例えば液晶表示装置に用いた場合には、Cgsによる突き抜け電圧も減少して均一化され、表示品質を向上することができ、表示画面上での輝度のばらつきや輝度むらが著しく低減される。また、これによって再充電効果も減少し、輝度の傾斜現象も低減されて表示品質が向上する。また、Cgsの値自体が小さくなりそのばらつきも減少するため、Cgs対策という観点からは蓄積容量Csも小さくすることができる。従って、蓄積容量Csを構成する遮光性の金属からなる電極の面積を小さくできるため、画素部の開口率が向上する。
次に、紫外線照射の条件をより詳しく説明する。まず、紫外線照射工程については、少なくとも半導体層14が形成されており、ソース領域15及びドレイン領域16となるべき半導体層が遮光されておらず、かつ、シャドーマスクとなるゲート電極12がチャネル領域17となるべき位置に形成されているときであれば、本発明の趣旨を損なわない限り、これ以降の工程で照射することもできる。本実施の形態においては上述のように半導体層14のパターニング後に紫外線照射が行われるものとして説明しているが、半導体層の成膜後パターニング前でもよいし、また、例えば、チャネル保護膜18の形成後でもよい。
次に、紫外線照射工程における紫外線の光源、波長、照射エネルギー密度や照射時間等の照射条件は、以下のとおりである。照射する紫外線光源は、面光源であることが望ましい。面光源を用いるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がないため、スキャンによる半導体層への二重照射やそれに伴うTFTの特性の面内ばらつきも生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、大面積の表示画面全体にわたって多数のTFTを形成する場合に、工程の簡素化、量産性の向上のみならず、TFTの特性のばらつきを抑えて均一なものとすることができ、表示品質の高い、輝度ばらつきや輝度むらのない表示装置を得ることができる。
また、紫外線光源は、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。レーザー光源を用いないため、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。紫外線光源として使用するランプの種類は、特に限定されないが、例えば、水銀ランプを使用することができる。照射する紫外線の波長は、約270nmから約450nmまでにわたる波長であることが望ましい。この波長の範囲の紫外線を照射することで、照射された領域の導電率を向上させることができる。紫外線照射時の基板の温度や照射雰囲気は、特に限定されないが、室温で大気中でも可能である。
次に、紫外線の照射エネルギー密度と照射時間について説明する。図2は、アモルファスIGZO半導体層に対して、照射エネルギー密度が100mJ/sec・cm2の紫外線を照射したときの、アモルファスIGZO半導体層の導電率と紫外線照射時間との関係を示したグラフである。同図から、照射エネルギー密度100mJ/sec・cm2で約6時間以上照射すると導電率の上昇が飽和する傾向が認められるが、それまでの間は、照射時間が6時間で、導電率が、サンプル#1では照射前の6×10−5S/mに比べて約3.33×105倍(=105.52倍)の2×101S/mに、サンプル#2では同じく照射前の4×10−7S/mに比べて約107倍の4S/mに、指数関数的に向上することが認められる。6時間の照射時間で導電率が約3.33×105倍(=105.52倍)ないし約107倍に指数関数的に向上するということは、言い換えれば、約0.86ないし約1.09時間ごとに導電率が約1桁増加することを意味する。
紫外線の照射時間の目安としては、照射エネルギー密度を100mJ/sec・cm2とした場合に、紫外線照射後の導電率(目的導電率)を紫外線照射前の導電率に対して10n倍に向上させるときは、概ね、0.86・n時間ないし1.09・n時間(但し、0<n≦6)を目安に照射を行えばよい。これは積算照射エネルギー密度(=照射エネルギー密度×照射時間)でいえば、約(309・n)J/cm2ないし(392・n)J/cm2に当たる。導電率は紫外線の積算照射エネルギー密度によるから、例えば、同じ導電率を得るのであれば、照射エネルギー密度を4倍にすれば照射時間は1/4でよい。従って、照射前の導電率を測定したうえで目的導電率を決めれば容易に照射エネルギー密度と照射時間とを設定することができ、紫外線の適切な照射によって所望の導電率をもつアモルファスIGZOからなる半導体層を得ることができる。
例えば、同図によれば、3.7時間程度(積算照射エネルギー密度で1332J/cm2程度)の紫外線照射をすることにより、その導電率は約10−2S/m程度以上に向上することが認められる。また、サンプル#1のように、紫外線照射前の導電率によっては、約2.5時間程度(積算照射エネルギー密度で900J/cm2程度)でもこの程度の導電率に達する。そして、この程度の高い導電率であれば、従来例で説明したn+アモルファスシリコン層のような低抵抗半導体層として機能させることができる。なお、導電率が10−1S/mないし1S/m程度にまで紫外線を照射すれば概ね金属に準じる導電率を備えた層を形成することができる。
なお、ソース領域15及びドレイン領域16に照射すべき紫外線の積算照射エネルギー密度は、一般的に、ソース領域15全体、又はドレイン領域16全体の抵抗がTFT20のオン抵抗よりも低くなるような値とすることが望ましい。従って、このような観点から照射すべき積算照射エネルギー密度を設定してもよい。このようにすることにより、ソース領域全体又はドレイン領域全体の抵抗による画像信号等の信号レベルの低下を小さくすることができる。なお、図1(c)のように、ソース電極25とチャネル領域17の端部との間の距離が短くソース電極25からソース領域15を経てチャネル領域17に至るまでの抵抗が小さいような場合には、紫外線照射後のソース領域15の導電率は、他に悪影響を及ぼさない限り、10−2S/m程度以下でもよい。ドレイン領域16の導電率についても同様である。
このように、半導体層14のソース領域15又はドレイン領域16とすべき領域に選択的に紫外線を照射することにより、その導電率を所望の値に制御することができる。従って、チャネル領域17よりも導電率の高いソース領域15又はドレイン領域16を形成するために、従来のようにイオンドーピング等によって不純物注入を行う必要がなく、チャネル領域17、ドレイン領域16及びソース領域15の不純物濃度は同じでよい。従って、高価なイオンドーピング装置等が不要となり製造工程の合理化を図ることができるだけでなく、イオンドーピングによる半導体層のダメージを回避することができる。なお、紫外線の積算照射エネルギー密度は、アモルファスIGZO半導体層の膜厚にも依存し、一般に、膜厚が厚ければより大きなエネルギー密度を必要とする。
このように紫外線照射工程を経た後、図1(c)に示すように、第2絶縁層であるチャネル保護膜18を基板全面に形成し、さらに、コンタクトホール23s及び23dを形成する(第5ステップ)。これにより、半導体層14はチャネル保護膜18に覆われるとともに、ソース領域15及びドレイン領域16に接続するためのコンタクトホール23s及び23dを形成できる。コンタクトホール23s及び23dは、チャネル保護膜18を貫通し、それぞれソース領域15及びドレイン領域16に到達している。チャネル保護膜18の形成方法は、特に限定されないが、CVD法を用いることができる。チャネル保護膜18の材質は、前述のとおりである。なお、このときのエッチング方法としては、プラズマを利用したドライエッチング法を用いることが望ましい。
次に、第2金属層を形成する(第6ステップ)。この第2金属層をパターニングすることにより、第2金属層からなるソース電極25及びドレイン電極26を形成する。形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。第2金属層の材質や構造は前述のとおりである。次に、窒化シリコン等を用いてCVD法により第3絶縁層であるパッシベーション層19を基板全面に形成する。これにより第2金属層等はパッシベーション層19によって覆われることになる(第7ステップ、図1(c))。以上の工程により、自己整合型ボトムゲート型のIGZOを半導体層とするTFT20が形成される。
[具体例]
以下、本発明の製造方法の具体例を説明する。基板11上に第1金属層を形成した。下層をAlNd層とし、上層をMoとする2層の積層された第1金属層をスパッタ法により形成し、これをパターニングしてゲート電極12を形成した。下層のAlNd層の組成はAlにNdを約2%含有させたものを使用した。この金属層は、光遮光性を有する。第1金属層の厚さは300nmとした。次に、プラズマCVD法によりゲート絶縁膜13を形成した。ゲート絶縁膜13の形成時の基板温度は200℃とした。膜厚は300nmであった。
以下、本発明の製造方法の具体例を説明する。基板11上に第1金属層を形成した。下層をAlNd層とし、上層をMoとする2層の積層された第1金属層をスパッタ法により形成し、これをパターニングしてゲート電極12を形成した。下層のAlNd層の組成はAlにNdを約2%含有させたものを使用した。この金属層は、光遮光性を有する。第1金属層の厚さは300nmとした。次に、プラズマCVD法によりゲート絶縁膜13を形成した。ゲート絶縁膜13の形成時の基板温度は200℃とした。膜厚は300nmであった。
次に、半導体層14の形成にあたっては、スパッタリング法を用いた。ターゲットは、In、Ga、Zn、Oの各成分の組成比を1:1:1:4とするインゴットを用いた。スパッタ装置の投入パワーは、0.5KWとした。成膜時の基板温度は室温とし、雰囲気は、全圧0.265Pa、酸素分圧は0.011Paとした。成膜時のガス流量は、キャリアガスとしてのArは67sccm、ホルダーガスとしてのArは22sccm、酸素は4sccmとした。なお、sccmとは、standard cc/minの略である。成膜レートは43.2nm/minである。これにより、膜厚100nmの透明なn型アモルファスIGZO半導体層を絶縁性及び透明性のあるガラス基板11上に形成することができた。
図2に示すとおり、この半導体層の導電率は、常温で、約6×10−5S/mないし4×10−7S/mであったため、TFTの半導体層14として使用できる。なお、導電率の測定には2探針測定法を用いた。このように形成されたアモルファスIGZO半導体層を、フォトリソグラフィー法とエッチング法を用いることにより、適当な大きさと形状にパターニングして成形し、TFTのチャネル領域17、ドレイン領域16、及びソース領域15となるべき半導体層14を成形した。エッチング液には濃度3.2%の蓚酸を用いた。エッチングの温度は30℃とした。
次に、基板11の裏面から、ゲート電極12をシャドーマスクにして半導体層14に向けて紫外線を照射した。光源装置として、HOYA CANDEO OPTRONICS社製のUV照射装置(型番UL750)を用いた。この装置は超高圧水銀ランプを光源とする装置であり、このランプは波長が約270nmから約450nmまでにわたる紫外線を放射する。紫外線照射時の基板11の温度は室温であり、照射雰囲気は大気中で行った。なお、成膜後、紫外線照射工程の前に、特殊な雰囲気で特殊な温度でのアニール処理は行わなかった。また、レーザー照射もイオンドーピングも行わなかった。
紫外線照射エネルギー密度は100mJ/sec・cm2とした。この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができるため、製造設備の合理化を図ることができる。そして、照射時間を約3.7時間(積算照射エネルギー密度で約1332J/cm2)としたところ、ソース領域15及びドレイン領域16の導電率を約10−2S/mまで向上させることができた。
なお、紫外線照射後のIGZO半導体層をSSI社製XPS(X線光電子分光)分析器XPS M−Probeを用いて化学量論比の解析を行ったところ、In、Ga、Zn、Oの各成分の組成比は略1:1:0.6:3であった。また、紫外線照射前後のIGZO半導体層は、いずれも透明であり、リガク社のX線回折装置RINT−2000を用いて入射角1度でX線回折を行ったところ、InGaZnO4結晶に見られるような回折ピークは認められず、いずれもアモルファスIGZO半導体層であることが確認された。
次に、チャネル保護膜18を形成し、プラズマドライエッチング法により、コンタクトホール23を形成し、さらに、第2金属層を形成した。第2金属層はMo−Al−Moの3層構造の金属層を用いた。第2金属層の形成後、パターニングによりソース電極25、ドレイン電極26を形成した。次に、窒化シリコンを用いてCVD法でパッシベーション層19を形成した。以上の工程により、アモルファスIGZOのTFT20を形成した。
[表示装置]
本実施の形態に係るTFT及びその製造方法は、表示装置及びその製造方法に使用することができる。このような表示装置は、例えば、基板上に形成され電気光学部材による光の変調を制御するTFT20と、TFT20から変調を制御する信号が供給される画素電極と、画素電極と対向電極との間に配設され表示に供する電気光学部材とを含んで構成される。また、このような電気光学部材による光の変調を制御するTFTを用いた表示装置は、例えば、本実施の形態に係るTFTの製造方法を用いてTFT20を基板上に形成する工程と、TFT20から変調を制御する信号が供給される画素電極を形成する工程と、画素電極と対向電極との間に表示に供する電気光学部材を配設する工程とを含む製造方法によって製造することができる。
本実施の形態に係るTFT及びその製造方法は、表示装置及びその製造方法に使用することができる。このような表示装置は、例えば、基板上に形成され電気光学部材による光の変調を制御するTFT20と、TFT20から変調を制御する信号が供給される画素電極と、画素電極と対向電極との間に配設され表示に供する電気光学部材とを含んで構成される。また、このような電気光学部材による光の変調を制御するTFTを用いた表示装置は、例えば、本実施の形態に係るTFTの製造方法を用いてTFT20を基板上に形成する工程と、TFT20から変調を制御する信号が供給される画素電極を形成する工程と、画素電極と対向電極との間に表示に供する電気光学部材を配設する工程とを含む製造方法によって製造することができる。
このように、本実施の形態に係るTFT20は、光変調機能を有する電気光学部材によって表示がなされる表示装置において、光変調を制御する能動素子として使用することができる。このような電気光学部材としては、例えば、液晶、OLED(Organic Light Emitting Diode)や電気泳動に係るマイクロカプセル等が考えられる。このような電気光学部材は、電気光学部材に印可する電圧又は電流の値によって光が変調される。例えば、液晶であれば偏光板等の光学部材との組み合わせにより透過光の変調をすることができ、また、自発光するOLEDであればその発光を変調することができ、表示装置に使用した場合にはいずれもこのような光の変調を画素の階調制御に利用することができる。そのため、印可する電圧又は電流を本実施の形態に係るTFTにより制御することによって階調を制御することができ、このような電気光学部材を表示に供する部材として使用することにより各種の表示装置、例えば、液晶表示装置、OLED表示装置及び電子ペーパー等のEPID(ElectroPhoretic Image Display:電気泳動ディスプレー)等を実現することができる。
表示装置の一実施形態として、本実施の形態に係るTFTを用いたアクティブマトリックス型の液晶表示装置を説明する。液晶表示装置は、一般に、セル・アレイ基板と対向基板との間に液晶を配設した液晶パネルを含んで構成される。図3は、本実施の形態に係るアクティブマトリックス型の液晶表示装置の液晶パネル部の模式的な概略の構成図である。図3(a)は、セル・アレイ基板101の模式的な平面図であり、図3(b)は、画素部10及びその周辺の各部材の機能を説明するための等価回路図である。
セル・アレイ基板101には、X(行)方向に延び走査線外部端子74と画素部10内のスイッチング素子であるTFTのゲート電極とに接続された複数本の走査線72が形成されている。走査線72を介して、TFTを選択的にスイッチングするための信号である走査信号がTFTに供給される。なお、複数本の走査線72に対応する複数の走査線外部端子74がセル・アレイ基板101の端部近くにY方向に沿って設けられている。走査線外部端子74は、図示しないACF(異方性導電体)等を介して走査線ドライバーIC等の走査線駆動装置70の図示しない所定の端子に接続される。
また、セル・アレイ基板101には、Y(列)方向に延び信号線外部端子84と画素部10内のTFTのドレイン電極とに接続された複数本の信号線82が形成されている。信号線82を介して、走査信号によって選択されたTFTに画像信号が供給される。なお、複数本の信号線82に対応する複数の信号線外部端子84がセル・アレイ基板101の端部近くにX方向に沿って設けられている。信号線外部端子84は、図示しないACF等を介して信号線ドライバーIC等の信号線駆動装置80の図示しない所定の端子に接続される。なお、上記走査線駆動装置70や信号線駆動装置80は、セル・アレイ基板101上に配設されていてもよい。また、図3(a)では蓄積容量Cs27の共通線である蓄積容量線28(後述)の図示を省略している。
そして、セル・アレイ基板上の走査線72と信号線82の各交差に対応して、走査線72と信号線82とによって区画された領域に画素部10がマトリクス状に配列されている。画素部10は、TFT20を含んで構成される。TFT20の構造は、前述のとおりである。ゲート電極12は、画素部10において走査線72と導通している。ドレイン電極26は、信号線82とドレイン領域16とに導通している。ソース電極25は画素電極32とソース領域15とに導通している。
蓄積容量Cs27は、画素電極32と所定の電圧を印加された蓄積容量線28との間に形成されている。蓄積容量Cs27は、TFT20がオン状態の期間(選択期間)にTFT20を介して画素電極32に信号線82から出力された電圧が印加された後、TFT20がオフ状態の期間(非選択期間)にこの印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。また、蓄積容量線28は、蓄積容量Cs27の一方の電極に給電をするために各画素部の蓄積容量Csに対して共通に接続された配線であり、所定の電圧の蓄積容量コモン信号が供給される。
コモン電極(対向電極)34は、画素電極32と対向するように形成され、各画素に共通な透明電極である。コモン電極34は、一般に、TN(Twisted Nematic)型、VA(Vertical Alignment)型の液晶表示装置では図示しない対向基板に形成される。コモン電極34には共通電極線(コモン電極線)35を介して所定の電圧のコモン信号が印加される。画素電極32と対向電極34との間には電気光学部材である液晶99が配設された構成をなしている。なお、参照番号38及び39は、それぞれ、ゲート・ソース間寄生容量Cgs及びゲート・ドレイン間寄生容量Cgdである。
このような画素部10を備える液晶表示装置100の動作は、例えば次のとおりである。走査線駆動装置70は、液晶表示装置100に入力される図示しない画像信号の同期信号その他の情報に基づいて、信号線82からの画像信号を書き込むべき画素部10を行単位で選択する走査信号を出力する。信号線駆動装置80は、同じく画像信号の輝度情報等に基づいて、走査信号に同期して動作し、走査期間に選択された画素部10に画像信号を供給する。そして、選択された画素部10内にあるTFT20を介して、信号線駆動装置80からの画像信号に応じた電圧が画素電極32に印加される。即ち、TFT20のソース領域15からソース電極25を介して光変調を制御する信号である画像信号が画素電極32に供給される。これによって、画素電極32とコモン電極34とからなる一対の電極の間に電界が生じ、この電界によって液晶99の分子の向き(液晶分子の配向)が制御される。そして、この配向変化を利用して液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。
このような液晶表示装置の製造方法を説明する。セル・アレイ基板101の基板11に本実施の形態に係るTFT20を形成する。その製造方法は、TFTの製造方法ですでに説明したとおりである。そしてTFT20の上にパッシベーション層19を形成した後、必要に応じてこれをエッチングによりパターニングを行い、その一部を除去することにより、例えば、次の工程で形成されるITOからなる透明導電層と電気接続をするためのコンタクトホール(図示せず)を形成する。なお、走査線72、信号線82及びその他必要な配線は、ゲート電極12、ソース電極15又はドレイン電極16を形成するPEPにおいて形成することができる。
次に、図示していないが、透明導電層をスパッタリング法等により形成する。透明導電層の材質は特に限定されないが、例えば、ITOが用いられる。透明導電層を形成した後、これをパターニングすることにより、画素電極32を形成することができる。このようにして、ボトムゲート型のTFT20を含む画素部10、走査線72、及び信号線82等の各種配線を基板11上に備えるセル・アレイ基板101が形成される。
次に、セル・アレイ基板101とカラーフィルター等を設けた対向基板とに配向処理等を行い、その後、両基板をシール材で貼り合わせる。シール材は、例えば光硬化型のアクリル樹脂のような、紫外線硬化型のシール材を用いる。このようにしてシールされた液晶基板の間に液晶を注入し、駆動回路や偏光板、バックライト等の光学部材などを取り付けることにより液晶表示装置100が完成する。なお、FFS(Fringe Field Switching)型、IPS(In-Plane Switching)型の液晶表示装置の場合においても、コモン電極(対向電極)がセル・アレイ基板に備えられる等の構造上の違いはあるが、本発明を適用することができる。
OLED表示装置の場合には、本実施の形態に係るTFTを基板上に形成した後、画素電極を形成し、発光層としての有機EL(有機Electro Luminescence)材料を他の所定の層とともに積層しこれを画素電極とコモン電極(対向電極)との間に配設させることにより、アクティブマトリックス型のOLED表示装置を実現することができる。画素電極にはTFTのソース領域又はドレイン領域から光変調を制御する信号である画像信号が供給される。OLED表示装置の場合には一般に一つの画素部に複数のTFT(スイッチング用TFT及び駆動用TFT等)を用いるが、画素電極に接続され有機ELを駆動する駆動用TFTだけでなく、駆動用TFTを制御するスイッチング用TFTにも本実施の形態に係るTFTを使用することができる。即ち、画素電極に直接接続されないスイッチング用TFTのソース領域又はドレイン領域から供給された光変調を制御する信号が、駆動用TFTを介して駆動用TFTのソース電極又はドレイン電極に接続された画素電極に供給されるような構成にも使用できる。なお、一般に、対向電極は有機EL上の所定の層の上に、すなわちセル・アレイ基板に形成される。
そして、このようにして製造された液晶表示装置やOLED表示装置は、テレビジョン受像機、パーソナルコンピューター用のモニター、携帯電話、車載用モニター、ゲーム機その他、フラットパネルディスプレーとして使用することができる。なお、本実施の形態に係るTFTは、FED(Field Emission Display:電界放出型表示装置)にも利用可能である。
また、EPIDの場合には、画素電極と対向電極との間に、例えば正に帯電した白色粒子と負に帯電した黒色粒子とが入った電気泳動マイクロカプセルを配設し、画素電極と対向電極との間に所定の電界を生じさせることにより表示装置として使用することができる。そして、本発明のTFTのソース領域又はドレイン領域から光変調を制御する信号である画像信号を画素電極に供給することにより、液晶表示装置の場合と同様に、アクティブマトリックス型の表示装置を実現することができる。
なお、本実施の形態に係るTFTはボトムゲート型TFTであり、ゲート電極がTFTを遮光する構成をとるため、液晶表示装置に使用した場合でもバックライトからの光によるTFT特性の変動は少ない。また、近年の表示装置等に用いられているアモルファスシリコンTFTは、その多くがボトムゲート型を採用しているため、本発明の実施においても既存の製造工程、装置及び設備等を転用することが可能である。
なお、図1又は図3は本実施の形態を説明するために、本実施の形態に関連する主要な部材や部材間の関係を簡略化して記載したに過ぎないものである。ここまでの説明で言及した以外にも、TFTや表示装置を構成するには多くの部材が使われる。しかしそれらは当業者には周知であるので、ここでは詳しく言及しない。また、本実施の形態ではTFTは表示装置の画素部を構成するものを例として説明してきたが、本実施の形態に係るTFTは、画素部以外の例えば走査線駆動装置や信号線駆動装置等の通常の回路や装置においてもスイッチング素子又は増幅素子として使用することができる。また、本実施の形態で説明した表示装置はあくまで一例に過ぎず、それら以外の表示装置であっても、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。また、例えば、タッチパネル、イメージスキャナ、又はX線ディテクタパネル等の各種センサ等の表示装置以外の装置においても本発明を実施することができる。
そして、これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。
10…画素部
11…基板
12…ゲート電極
13…ゲート絶縁膜(第1絶縁層)
14、14p…半導体層
15、15p…ソース領域
16、16p…ドレイン領域
17、17p…チャネル領域
18、18p…チャネル保護膜(第2絶縁層)
19…パッシベーション層(第3絶縁層)
20、20p…TFT(薄膜トランジスタ)
22…紫外線
23、23s、23d…コンタクトホール
24、24s、24d…n+アモルファスシリコン層
25…ソース電極
26…ドレイン電極
27…蓄積容量Cs
32…画素電極
34…コモン電極(対向電極)
38…ゲート・ソース間寄生容量Cgs
39…ゲート・ドレイン間寄生容量Cgd
72…走査線
82…信号線
100…液晶表示装置
101…セル・アレイ基板
11…基板
12…ゲート電極
13…ゲート絶縁膜(第1絶縁層)
14、14p…半導体層
15、15p…ソース領域
16、16p…ドレイン領域
17、17p…チャネル領域
18、18p…チャネル保護膜(第2絶縁層)
19…パッシベーション層(第3絶縁層)
20、20p…TFT(薄膜トランジスタ)
22…紫外線
23、23s、23d…コンタクトホール
24、24s、24d…n+アモルファスシリコン層
25…ソース電極
26…ドレイン電極
27…蓄積容量Cs
32…画素電極
34…コモン電極(対向電極)
38…ゲート・ソース間寄生容量Cgs
39…ゲート・ドレイン間寄生容量Cgd
72…走査線
82…信号線
100…液晶表示装置
101…セル・アレイ基板
Claims (14)
- 遮光性を備えるゲート電極を基板に形成する第1工程と、
該ゲート電極の上にゲート絶縁膜を形成する第2工程と、
該ゲート絶縁膜の上にIn、Ga及びZnを含むアモルファス酸化物からなる半導体層を形成する第3工程と、
該ゲート電極をシャドーマスクとして紫外線を該半導体層に向けて照射することにより、照射前の該半導体層よりも導電率の高いアモルファスのソース領域又はドレイン領域を構成する第4工程と
を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記ゲート電極のチャネル長方向の寸法が、最小加工寸法であることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 前記ソース領域又はドレイン領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする請求項1又は請求項2記載の薄膜トランジスタの製造方法。
- 前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする請求項1ないし請求項3のいずれかに記載の薄膜トランジスタの製造方法。
- 前記紫外線を照射する光源は、面光源であることを特徴とする請求項1ないし請求項4のいずれかに記載の薄膜トランジスタの製造方法。
- 前記紫外線を照射する光源は、水銀ランプであることを特徴とする請求項1ないし請求項5のいずれかに記載の薄膜トランジスタの製造方法。
- 前記紫外線の波長は、270nmから450nmまでの範囲にわたることを特徴とする請求項1ないし請求項6のいずれかに記載の薄膜トランジスタの製造方法。
- 前記第4工程における紫外線の積算照射エネルギー密度は、導電率を10n倍(但し、0<n≦6)に増加させる場合に、(309・n)ないし(392・n)J/cm2とすることを特徴とする請求項1ないし請求項7のいずれかに記載の薄膜トランジスタの製造方法。
- 前記第4工程における紫外線の積算照射エネルギー密度は、1332J/cm2以上であることを特徴とする請求項1ないし請求項8のいずれかに記載の薄膜トランジスタの製造方法。
- 前記第4工程における紫外線の照射エネルギー密度は、100mJ/sec・cm2であることを特徴とする請求項1ないし請求項9のいずれかに記載の薄膜トランジスタの製造方法。
- 請求項1ないし請求項10のいずれかに記載の薄膜トランジスタの製造方法を用いて薄膜トランジスタを形成する工程と、
該薄膜トランジスタにより光の変調が制御され表示に供する電気光学部材を配設する工程と
を含むことを特徴とする表示装置の製造方法。 - 前記電気光学部材は液晶であることを特徴とする請求項11記載の表示装置の製造方法。
- 基板に形成された遮光性を備えるゲート電極と、
該ゲート電極の上に形成されたゲート絶縁膜と、
チャネル領域と、該ゲート電極をシャドーマスクとして紫外線を該半導体層に向けて照射することにより照射前よりも導電率が高められたアモルファスのソース領域又はドレイン領域とを含み、該ゲート絶縁膜の上に形成されたIn、Ga及びZnを含むアモルファス酸化物からなる半導体層と
を含むことを特徴とする薄膜トランジスタ。 - 請求項13記載の薄膜トランジスタと、
該薄膜トランジスタにより光の変調が制御され表示に供する電気光学部材と
を含むことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008462A JP2010165961A (ja) | 2009-01-19 | 2009-01-19 | 薄膜トランジスタ、表示装置及びこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008462A JP2010165961A (ja) | 2009-01-19 | 2009-01-19 | 薄膜トランジスタ、表示装置及びこれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165961A true JP2010165961A (ja) | 2010-07-29 |
Family
ID=42581889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008462A Pending JP2010165961A (ja) | 2009-01-19 | 2009-01-19 | 薄膜トランジスタ、表示装置及びこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165961A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
WO2012057543A2 (ko) * | 2010-10-29 | 2012-05-03 | Seo Jong Hyun | 박막트랜지스터 제조방법 |
JP2013140995A (ja) * | 2009-07-31 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール、及び電子機器 |
JP2014029976A (ja) * | 2012-07-06 | 2014-02-13 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスの製造方法 |
JP2014082356A (ja) * | 2012-10-17 | 2014-05-08 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスの製造方法 |
JP2014086705A (ja) * | 2012-10-26 | 2014-05-12 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタの製造方法および薄膜デバイス |
WO2014157126A1 (en) * | 2013-03-27 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2015211212A (ja) * | 2014-04-25 | 2015-11-24 | 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited | Tftアレイ基板、及びその製造方法 |
US9553114B2 (en) | 2013-10-18 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device with a color filter |
KR101830439B1 (ko) * | 2010-11-19 | 2018-02-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
WO2023108608A1 (zh) * | 2021-12-17 | 2023-06-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
JP7478863B2 (ja) | 2010-12-17 | 2024-05-07 | 株式会社半導体エネルギー研究所 | トランジスタ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
-
2009
- 2009-01-19 JP JP2009008462A patent/JP2010165961A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8772093B2 (en) | 2009-07-31 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US9142570B2 (en) | 2009-07-31 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8809856B2 (en) | 2009-07-31 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9515192B2 (en) | 2009-07-31 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013140995A (ja) * | 2009-07-31 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール、及び電子機器 |
US10079306B2 (en) | 2009-07-31 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10680111B2 (en) | 2009-07-31 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
US11106101B2 (en) | 2009-07-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11947228B2 (en) | 2009-07-31 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
WO2012057543A3 (ko) * | 2010-10-29 | 2012-06-21 | Seo Jong Hyun | 박막트랜지스터 제조방법 |
US8871578B2 (en) | 2010-10-29 | 2014-10-28 | Industry-University Cooperation Foundation Korea Aerospace University | Method for manufacturing thin film transistor |
KR101177873B1 (ko) | 2010-10-29 | 2012-08-28 | 서종현 | 박막트랜지스터 제조방법 |
WO2012057543A2 (ko) * | 2010-10-29 | 2012-05-03 | Seo Jong Hyun | 박막트랜지스터 제조방법 |
KR101830439B1 (ko) * | 2010-11-19 | 2018-02-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
JP7478863B2 (ja) | 2010-12-17 | 2024-05-07 | 株式会社半導体エネルギー研究所 | トランジスタ |
JP2014029976A (ja) * | 2012-07-06 | 2014-02-13 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスの製造方法 |
JP2014082356A (ja) * | 2012-10-17 | 2014-05-08 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスの製造方法 |
JP2014086705A (ja) * | 2012-10-26 | 2014-05-12 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタの製造方法および薄膜デバイス |
US9502440B2 (en) | 2013-03-27 | 2016-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US9245907B2 (en) | 2013-03-27 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
CN105051596B (zh) * | 2013-03-27 | 2019-01-29 | 株式会社半导体能源研究所 | 显示装置以及电子设备 |
CN105051596A (zh) * | 2013-03-27 | 2015-11-11 | 株式会社半导体能源研究所 | 显示装置以及电子设备 |
WO2014157126A1 (en) * | 2013-03-27 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US9553114B2 (en) | 2013-10-18 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device with a color filter |
TWI556415B (zh) * | 2014-04-25 | 2016-11-01 | 上海和輝光電有限公司 | 薄膜電晶體陣列基板及其製造方法 |
CN105097710A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
JP2015211212A (ja) * | 2014-04-25 | 2015-11-24 | 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited | Tftアレイ基板、及びその製造方法 |
WO2023108608A1 (zh) * | 2021-12-17 | 2023-06-22 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010165961A (ja) | 薄膜トランジスタ、表示装置及びこれらの製造方法 | |
US10303021B2 (en) | BOA liquid crystal display panel and manufacturing method thereof | |
US9842864B2 (en) | Thin film transistor substrate and display apparatus using the same | |
CN111587453B (zh) | 显示装置 | |
JP2010177223A (ja) | 液晶表示装置及びその製造方法 | |
US7683977B2 (en) | Display device and method of manufacturing the display device | |
JP2010191107A (ja) | 液晶表示装置及びその製造方法 | |
US10211235B2 (en) | Display device and manufacturing method thereof | |
US10186529B2 (en) | Thin film transistor substrate and display using the same | |
JP2010230744A (ja) | 液晶表示装置及びその製造方法 | |
US9954014B2 (en) | Thin film transistor substrate and display using the same | |
JP2010147351A (ja) | 液晶表示装置及びその製造方法 | |
JP2010272706A (ja) | 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 | |
US20170323906A1 (en) | Display device | |
JP2010263064A (ja) | 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 | |
KR20120076221A (ko) | 산화물 반도체를 포함한 박막 트랜지스터 기판 | |
JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9612498B2 (en) | Semiconductor device and display device | |
US11411101B2 (en) | Manufacturing method of TFT substrate | |
US10747081B2 (en) | Thin-film transistor, thin-film transistor substrate, and liquid crystal display device | |
US8710504B2 (en) | Flat display panel and method for forming the same | |
US9035299B2 (en) | Semiconductor device and method for producing same | |
US20210066351A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2018064020A (ja) | 表示装置 | |
US10629750B2 (en) | Display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |