JP6335331B2 - 半導体装置およびそれを用いた電力変換装置 - Google Patents

半導体装置およびそれを用いた電力変換装置 Download PDF

Info

Publication number
JP6335331B2
JP6335331B2 JP2016565633A JP2016565633A JP6335331B2 JP 6335331 B2 JP6335331 B2 JP 6335331B2 JP 2016565633 A JP2016565633 A JP 2016565633A JP 2016565633 A JP2016565633 A JP 2016565633A JP 6335331 B2 JP6335331 B2 JP 6335331B2
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor
semiconductor device
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016565633A
Other languages
English (en)
Other versions
JPWO2016103335A1 (ja
Inventor
高志 平尾
高志 平尾
安井　感
感 安井
和弘 鈴木
和弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2016103335A1 publication Critical patent/JPWO2016103335A1/ja
Application granted granted Critical
Publication of JP6335331B2 publication Critical patent/JP6335331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびそれを用いた電力変換装置に係わり、特に高耐圧半導体装置およびそれを用いた高電圧電力変換装置に関する。
高耐圧半導体装置として、ＰＮダイオード、ショットキーバリアダイオード、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ等が広く利用され、素子の材料としては、シリコン、ＳｉＣ、ＧａＮ等が用いられている。これらの高耐圧半導体装置は、パワー半導体モジュールに実装され、高電圧電力変換装置を構成する。高耐圧半導体装置は、半導体上面周辺に電界緩和領域を形成し、さらにその上面をポリイミド等の樹脂で覆うことで阻止耐圧を安定化させている。
特許文献１には、ＳｉＣ素子の周辺領域上の樹脂を積層構造にすることで、阻止耐圧を安定化する技術が開示されている。
また、特許文献２には、樹脂封止型電子回路における樹脂の積層構造に関する技術が開示されている。
また、特許文献３には、半導体メモリー素子における樹脂の積層構造に関する技術が開示されている。
特開２０１３−１９１７１６号公報 特開平０８−０８８２９８号公報 特開昭５８−０９３３５９号公報
上記のような阻止耐圧を安定化されるための樹脂の積層構造を有する半導体装置について、本発明者らが生産性の向上を検討したところ、以下に説明するような課題が見出された。
従来の構成は、実装工程で用いられる画像認識の精度が低下することが考えられる。特に、樹脂の積層構造のうち半導体上面から２層目の層が厚い場合には、樹脂層の境界が不明瞭になり、画像認識の精度が著しく低下することが考えられる。
したがって、阻止耐圧を安定化させるための樹脂の積層構造を有する半導体装置において、実装工程で用いられる画像認識の精度を改善し、生産性を向上できる技術を提供することが課題となる。
上記課題を解決するために、本発明の半導体装置は、例えば、半導体素子と、前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造とを備えた半導体装置であって、前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する第１の領域と、前記第１の樹脂層が前記第３の樹脂層に接する第２の領域とを有し、前記第２の領域の少なくとも一部が、前記第１の領域よりも前記半導体素子の中心部側に配置され、前記第１の樹脂層はホトリソグラフィによりパターンニングされており、前記第１の領域よりも前記半導体素子の中心部側に配置される前記第２の領域を、実装工程における画像認識パターンとして用いることを特徴とする。
また、本発明の電力変換装置は、例えば、一対の直流端子と、交流の相数と同数の交流端子と、前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と、前記複数の半導体スイッチング素子に並列に接続される複数のダイオード素子とを備える電力変換装置であって、前記半導体スイッチング素子と前記ダイオード素子のいずれか一方もしくは両方の半導体装置が、本発明の半導体装置であることを特徴とする。
本発明によれば、半導体装置の阻止耐圧を安定化しつつ、生産性の向上を実現できる。
本発明の第１の実施形態である実施例１に係る半導体装置を搭載したパワー半導体モジュールの模式断面図である。 本発明の第１の実施形態である実施例１に係る半導体装置の平面図である。 図２のＡ−Ａ’断面を示す断面図である。 図２のＢ−Ｂ’断面を示す断面図である。 本発明の第１の実施形態である実施例１に係る半導体装置のボンディングワイヤに流れる電流の検討結果を示す図である。 本発明の第２の実施形態である実施例２に係る半導体装置の平面図である。 本発明の第３の実施形態である実施例３に係る半導体装置の平面図である。 図７のＣ−Ｃ’ 断面を示す断面図である。 本発明の第３の実施形態である実施例３の変形例に係る半導体装置の平面図である。 本発明の第４の実施形態である実施例４に係る電力変換装置の等価回路図である。 本発明の第５の実施形態である実施例５に係る半導体装置を搭載したパワー半導体モジュールの模式断面図である。 本発明の第５の実施形態である実施例５に係る半導体装置の平面図である。 本発明の第６の実施形態である実施例６に係る電力変換装置の等価回路図である。
本発明による半導体装置においては、半導体素子と前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造とを備えた半導体装置であって、前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する領域と、前記第１の樹脂層が前記第３の樹脂層に接する領域とを有する。
以下、本発明の実施形態について、各実施例として図面を用いて説明する。
図１は、本発明の第１の実施形態である実施例１に係る半導体装置を搭載したパワー半導体モジュール１００の模式断面を示したものである。パワー半導体モジュール１００は、放熱ベース１２１、セラミックス回路基板１０９、フリーホイールダイオード１０１、スイッチング素子１０２、外部出力端子１１８、１１９、およびモジュールケース１２０を有している。セラミックス回路基板１０９は、一方の面に、フリーホイールダイオード１０１、スイッチング素子１０２と接続される配線パターン１１０および外部出力端子１１９が接続される１１１が設けられ、他方の面に、放熱ベース１２１と接続される金属パターン１１３を有している。金属パターン１１３と放熱ベース１２１とは、はんだもしくは金属ペーストを焼結した接合層１０８を介して接合される。一方、配線パターン１１０とフリーホイールダイオード１０１およびスイッチング素子１０２は、はんだもしくは金属ペーストを焼結した接合層１０７を介して接続される。また、正極側と接続される外部出力端子１１８は、配線パターン１１０と接続されており、負極側と接続される外部出力端子１１９は、配線パターン１１１と接続されている。この外部出力端子１１８および１１９は、モジュールケース１２０の外部に引き出されて他の機器と接続される。
フリーホイールダイオード１０１およびスイッチング素子１０２における配線パターン１１０側と反対の面は、ボンディングワイヤ１０６を介して、外部出力端子１１９が接続される配線パターン１１１に接続されている。
モジュールケース１２０は、放熱ベース１２１に固定されており、内部が樹脂層１０５で満たされている。樹脂層１０５は、例えば、シリコーンゲルである。
半導体チップおよび樹脂層の構造について、フリーホイールダイオード１０１を例に説明する。フリーホイールダイオード１０１は、シリコンのＰｉＮダイオードまたはＳｉＣのＳＢＤが用いられるが、ここでは、ＳｉＣのＳＢＤを例に説明する。なお、その他の材料・構造のダイオードやスイッチング素子１０２（例えば、シリコンのＩＧＢＴ、シリコンのＭＯＳＦＥＴ、ＳｉＣのＭＯＳＦＥＴやＳｉＣのＪＦＥＴ）についても同様である。
図２は、フリーホイールダイオード１０１の平面図を示したものである。図３は、図２におけるＡ−Ａ’の模式断面、図４は、図２におけるＢ−Ｂ’の模式断面を示したものである。まず、図３を用いてフリーホイールダイオード１０１の具体的な構造を説明する。フリーホイールダイオード１０１は、接合層１０７と接続されるカソード電極１１６、アノード電極１１４、補助電極１１５、および半導体層３０４を有している。半導体層３０４は、カソード電極１１６と接しているｎ+領域３０２、ｎ+領域３０２と接しており、ｎ+領域３０２よりも不純物濃度の低いｎ領域３０１、ｎ領域３０１内であって半導体層３０４の表面に設けられた電界緩和領域３０５、および、補助電極１１５が接して設けられるｎ+領域３０３から構成される。このｎ+領域３０３は、チャネルストッパの役割を果たしており、ｎ+領域３０３が半導体層３０４の端部にあるため、ｎ+領域３０３よりも外部への電界の漏れを抑制できる。
半導体層３０４の表面部には、上述したように、アノード電極を囲むように電界緩和領域３０５が設けられている。なお、本実施形態のように、電界緩和領域をアノード電極１１４から補助電極１１５に向かって、最も不純物濃度の高いｐ+++領域３０６、ｐ+++領域３０６よりも不純物濃度の低いｐ++領域３０７、ｐ++領域３０７よりもさらに不純物濃度の低いｐ+領域３０８の順に並べると、効果的に電界集中を緩和することができる。また、電界緩和領域としてＦＬＲ（Ｆｉｅｌｄ ｌｉｍｉｔｉｎｇ ｒｉｎｇ）を用いても、同様に効果的に電界集中を緩和することができる。
続いて、フリーホイールダイオード１０１のうち、半導体層３０４より上部の構成について説明する。電界緩和領域３０５およびｎ+領域３０３上に、無機層１１７が配置されている。無機層１１７は、主にシリコン酸化膜（ＳｉＯ2膜）が用いられる。
さらに、無機層１１７の上には順に、下段樹脂層１０３、中段樹脂層１０４、上段樹脂層１０５が配置される。無機層１１７と上段樹脂層１０５の比誘電率の差が小さく、かつ、下段樹脂層１０３、中段樹脂層１０４の比誘電率が、無機層１１７と上段樹脂層１０５の比誘電率の範囲内になるような材料を用いると、誘電率の変化が小さくなり、電荷の蓄積による影響抑えられて、その結果、阻止耐圧の安定性を向上できる。具体的な材料としては、無機層１１７としてシリコン酸化膜を用いた場合の比誘電率４．１に対し、例えば、下段樹脂層１０３にポリイミド（比誘電率２．９）、中段樹脂層１０４にポリエーテルアミド（比誘電率３．２）、上段樹脂層１０５にシリコーンゲル（比誘電率２．７）が用いられる。中段樹脂層１０４の材料は、例えば、ポリアミドイミドやポリエーテルアミドイミドでもよいし、これらの複数種類で構成されてもよい。本発明者らが検討したところでは、阻止耐圧の安定性を高めるには、例えば、パワー半導体モジュール１００の定格電圧が３．３ｋＶの場合には、中段樹脂層１０４の厚さは５０μｍ以上あるとよい。下段樹脂層１０３は、ホトリソグラフィ技術を用いたパターンニングが用いられるが、中段樹脂層１０４は、阻止耐圧の安定性を高めるような樹脂厚を確保するために、ディスペンサー等を用いて塗布する。
続いて、図２を用いて、本発明の実施形態１のフリーホイールダイオード１０１のレイアウトについて説明する。フリーホイールダイオード１０１は、図２に示すように、無機層１１７−下段樹脂層１０３−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０１、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２、２０３、無機層１１７−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０４、アノード電極１１４−上段樹脂層１０５が積層される領域２０５、ワイヤボンディング領域２０６に分けられる。なお、図２では、アノード電極１１４や補助電極１１５が無機層１１７、下段樹脂層１０３、中段樹脂層１０４のそれぞれと積層される領域は省略している。
ところで、樹脂層は、下段樹脂層１０３、中段樹脂層１０４、上段樹脂層１０５の順に形成されるが、中段樹脂層１０４の形成後の実装工程で、ディスペンサー等の塗布により形成された中段樹脂層１０４の境界（図２に示す領域２０４と領域２０５との境界）が不明瞭になるために、実装工程で用いる画像認識の精度が低下して、生産性が低下することが考えられる。実装工程の具体例を挙げるならば、ワイヤボンディング工程である。ワイヤボンディング工程では、位置決めのために画像認識が用いられている。
そこで、本発明の実施形態１では、図２に示すように、中段樹脂層１０４を形成した後であっても、良好に画像認識できるように、領域２０２を有する。図２におけるＢ−Ｂ’の模式断面である図４に示すように、領域２０２は、中段樹脂層１０４を介さずに下段樹脂層１０３と上段樹脂層１０５が直接接する領域である。下段樹脂層１０３はホトリソグラフィ技術を用いたパターンニングを用いるため、領域２０２と領域２０５の境界が明瞭になる。それにより、ワイヤボンディング工程等の実装工程において、領域２０２と領域２０５の境界を画像認識のパターンとして用いることで、画像認識の精度を向上でき、半導体装置の生産性を向上できる。
続いて、中段樹脂層１０４の内側の面積に対する下段樹脂層１０３と上段樹脂層１０５の接する面積の望ましい割合（面積比Ｓとする）について、本発明者らが検討した結果を説明する。図５は、面積比Ｓとボンディングワイヤに流れる電流の関係を示すものである。図５の縦軸のボンディングワイヤに流れる電流は、ボンディングワイヤの定格電流との比で示してある。図５に示すように、面積比Ｓが増加すると、ボンディングワイヤの本数が制限されるため、ボンディングワイヤに流れる電流は増加し、面積比Ｓが５０％を上回ると、ボンディングワイヤに流れる電流は、ボンディングワイヤの定格電流を超過する。また、本発明者らが検討したところによると、実装工程の画像認識を良好に実施するには、面積比Ｓは１％を上回ることが望ましい。したがって、面積比Ｓの望ましい範囲は、１％以上５０％以下である。
このように、本実施例によれば、樹脂層の積層構造により阻止耐圧を安定化させつつ、実装工程での画像認識の精度が向上することで半導体装置の生産性を向上できる。
図６は、本発明の第２の実施形態である実施例２に係る半導体装置の平面図を示したものである。
本実施例においては、アノード電極１１４−上段樹脂層１０５が積層される領域２０５の四隅に、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２を有する。図６のＡ−Ａ'およびＢ−Ｂ’の模式断面は、それぞれ図３、４と同様である。領域２０２が中段樹脂層１０４の囲う領域の四隅に配置されることにより、アノード電極１１４−上段樹脂層１０５が積層される領域２０５が拡大するため、ボンディングワイヤの本数を増加させることが可能になる。このことより、半導体装置の大容量化が実現できる。
本実施例によれば、本発明の実施例１と同様の効果に加えて、半導体装置の大容量化が実現できる。
図７は、本発明の第３の実施形態である実施例３に係る半導体装置の平面図を示したものである。
本実施例においては、無機層１１７−下段樹脂層１０３−上段樹脂層１０５が積層される領域２０２が、無機層１１７−中段樹脂層１０４−上段樹脂層１０５が積層される領域２０４と分離されている。図７のＡ−Ａ'の模式断面は、図３と同様である。図７のＣ−Ｃ’の模式断面は、図８に示す通り、半導体チップ中心側にて下段樹脂層１０３が分離されている。分離された領域２０４が特徴的なパターンになるため、実装工程の画像認識がより向上し、生産性をさらに向上できる。また、図９に示すように、領域２０２を十字形としても同様の効果が得られる。
本実施例によれば、本発明の実施例１と同様の効果に加えて、生産性のさらなる向上を実現できる。
図１０は、本発明の第４の実施形態である実施例４に係る電力変換装置の等価回路を示す図である。
本実施例は、３相インバータ装置であり、一対の直流端子４０４、４０５と交流の相数と同数すなわち３個の交流端子４０６、４０７、４０８を備えている。各直流端子と各交流端子との間には、それぞれ１個のスイッチング素子（例えば、シリコンのＩＧＢＴ）４０３が接続され、３相インバータ装置全体としては６個のスイッチング素子を備えている。また、各スイッチング素子にはフリーホイールダイオード４０２（例えば、ＳｉＣのＳＢＤ）が逆並列に接続される。なお、スイッチング素子４０３およびフリーホイールダイオード４０２の個数は、交流の相数や電力変換装置の電力容量、およびスイッチング素子４０３単体の阻止耐圧や電流容量に応じた複数個数に適宜設定される。
各スイッチング素子４０３および各フリーホイールダイオード４０２の動作により、直流電源４０１から直流端子４０４、４０５に受電する直流電力が交流電力に変換され、交流電力が交流端子４０６、４０７、４０８から出力される。各交流出力端子は誘導機や同期機などのモータ４０９と接続され、各交流端子から出力される交流電力によってモータ４０９が回転駆動される。
本実施例によれば、各スイッチング素子４０３または各フリーホイールダイオード４０２、またはその両方として、上述した実施形態１〜３および変形例の半導体装置を適用することにより、阻止耐圧が安定化できるため、インバータ装置の信頼性が向上する。
本実施例はインバータ装置であるが、コンバータやチョッパ等の他の電力変換装置についても、本発明による半導体装置を適用でき、同様の効果が得られる。
図１１は、本発明の第５の実施形態である実施例５に係る半導体装置を搭載したパワー半導体モジュール５００の模式断面を示したものである。
本実施例においては、スイッチング素子５０２としてＭＯＳＦＥＴを用いており、フリーホイールダイオードは、スイッチング素子５０２に内蔵されたボディダイオードを用いている。
図１２は、スイッチング素子５０２の平面図を示したものである。スイッチング素子５０２は、ゲートパッド６０１を有している。図１２のＡ−Ａ'およびＢ−Ｂ’の模式断面は、それぞれ図３、４と同様である。スイッチング素子５０２としてＭＯＳＦＥＴを用いているため、低損失化が実現できる。
本実施例によれば、本発明の実施例１と同様の効果に加えて、低損失化を実現できる。
図１３は、本発明の第６の実施形態である実施例６に係る電力変換装置の等価回路を示す図である。
本実施例は、本発明の実施例４と比較して、各スイッチング素子７０３にＭＯＳＦＥＴを、各フリーホイールダイオード７０２に、各スイッチング素子７０３のボディダイオードを用いている点が異なるが、それ以外の点は実施例４と共通である。
各スイッチング素子７０３にＭＯＳＦＥＴを用いているため、その低損失性により、電力変換器の効率を向上できる。
本実施例によれば、本発明の実施例４と同様の効果に加えて、電力変換装置の高効率化を実現できる。
なお、本発明の技術的範囲は上記の各実施例に限定されるものではなく、本発明の技術的思想の範囲内で、種々の変形例が可能であることはいうまでもない。例えば、上述した実施例において各半導体層の導電型を反対にしても良い。また、半導体装置を構成する半導体材料は、上述した実施例におけるＳｉＣに限らず、ＧａＮ（窒化ガリウム）などの他のワイドギャップ半導体やシリコンでも良い。
１００、５００…パワー半導体モジュール、
１０１…フリーホイールダイオード、
１０２、５０２…スイッチング素子、
１０３…下段樹脂層、
１０４…中段樹脂層、
１０５…上段樹脂層、
１０６…ボンディングワイヤ、
１０７、１０８…接合層、
１０９…セラミックス回路基板、
１１０、１１１…配線パターン、
１１２…セラミックス絶縁板、
１１３…金属パターン、
１１４…アノード電極、
１１５…補助電極、
１１６…カソード電極、
１１７…無機層、
１１８、１１９…外部出力端子、
１２０…モジュールケース、
１２１…放熱ベース、
２０１…無機層−下段樹脂層−中段樹脂層−上段樹脂層が積層される領域、
２０２、２０３…無機層−下段樹脂層−上段樹脂層が積層される領域、
２０４…無機層−中段樹脂層−上段樹脂層が積層される領域、
２０５…アノード電極−上段樹脂層が積層される領域、
２０６…ワイヤボンディング領域、
３０１…ｎ領域、
３０２、３０３…ｎ+領域、
３０４…半導体層、
３０５、３０６、３０７、３０８…電界緩和領域、
４０１…直流電源、
４０２…フリーホイールダイオード、
４０３…スイッチング素子、
４０４、４０５…直流端子、
４０６、４０７、４０８…交流端子、
４０９…モータ、６０１…ゲートパッド

Claims (15)

  1. 半導体素子と、
    前記半導体素子の一方の面の主電極を囲う周辺部に第１の樹脂層と第２の樹脂層と第３の樹脂層とがこの順序で積層されて成る積層構造と
    を備えた半導体装置であって、
    前記積層構造は、前記半導体素子の中心部側に、前記第１の樹脂層が前記第２の樹脂層に接する第１の領域と、前記第１の樹脂層が前記第３の樹脂層に接する第２の領域とを有し、
    前記第２の領域の少なくとも一部が、前記第１の領域よりも前記半導体素子の中心部側に配置され、
    前記第１の樹脂層はホトリソグラフィによりパターンニングされており、
    前記第１の領域よりも前記半導体素子の中心部側に配置される前記第２の領域を、実装工程における画像認識パターンとして用いることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の樹脂層が前記第２の樹脂層に接する領域と前記第１の樹脂層が前記第３の樹脂層に接する領域とが分離している
    ことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第３の樹脂層の囲う領域の面積のうち、前記第１の樹脂層が前記第３の樹脂層に接する領域の面積の占める割合が１％以上５０％以下である
    ことを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１の樹脂層の下にＳｉＯ2から成る無機層を有し、前記第３の樹脂層はシリコーンゲルであり、
    前記第１の樹脂層および前記第２の樹脂層の比誘電率はともに、前記無機層の比誘電率以下であり、かつ、前記第３の樹脂層の比誘電率以上である
    ことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１の樹脂層は、ポリイミド樹脂であり、前記第２の樹脂層は、ポリアミドイミド樹脂、ポリエーテルアミドイミド樹脂、ポリエーテルアミド樹脂から選ばれる一種あるいは複数種類で構成されている
    ことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きいことを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、ＳｉＣである
    ことを特徴とする半導体装置。
  8. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記半導体素子はダイオードである
    ことを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きいことを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、ＳｉＣである
    ことを特徴とする半導体装置。
  11. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記半導体素子はＭＯＳＦＥＴである
    ことを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、シリコンよりもバンドギャップが大きいことを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記半導体素子の母材とする半導体材料は、ＳｉＣである
    ことを特徴とする半導体装置。
  14. 一対の直流端子と、
    交流の相数と同数の交流端子と、
    前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と、
    前記複数の半導体スイッチング素子に並列に接続される複数のダイオード素子と
    を備える電力変換装置であって、
    前記半導体スイッチング素子と前記ダイオード素子のいずれか一方もしくは両方の半導体装置が、請求項１乃至５のいずれか１項に記載の半導体装置である
    ことを特徴とする電力変換装置。
  15. 一対の直流端子と、
    交流の相数と同数の交流端子と、
    前記直流端子と前記交流端子の間に接続される複数の半導体スイッチング素子と
    を備える電力変換装置であって、
    前記半導体スイッチング素子が、請求項１１に記載の半導体装置であり、かつ、ボディダイオードを内蔵する
    ことを特徴とする電力変換装置。
JP2016565633A 2014-12-24 2014-12-24 半導体装置およびそれを用いた電力変換装置 Active JP6335331B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/084020 WO2016103335A1 (ja) 2014-12-24 2014-12-24 半導体装置およびそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2016103335A1 JPWO2016103335A1 (ja) 2017-11-09
JP6335331B2 true JP6335331B2 (ja) 2018-05-30

Family

ID=56149437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565633A Active JP6335331B2 (ja) 2014-12-24 2014-12-24 半導体装置およびそれを用いた電力変換装置

Country Status (4)

Country Link
US (1) US10109549B2 (ja)
JP (1) JP6335331B2 (ja)
DE (1) DE112014007279B4 (ja)
WO (1) WO2016103335A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147167A1 (zh) * 2019-01-18 2020-07-23 上海大郡动力控制技术有限公司 功率半导体模块及电机控制器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366880B2 (en) * 2017-01-06 2019-07-30 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6904416B2 (ja) * 2017-06-09 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112018007915T5 (de) * 2018-08-17 2021-04-29 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
US11923716B2 (en) 2019-09-13 2024-03-05 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors
JP7461210B2 (ja) 2020-05-14 2024-04-03 株式会社日立製作所 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893359A (ja) 1981-11-30 1983-06-03 Nec Corp 半導体装置
JPS624364A (ja) * 1985-07-01 1987-01-10 Nec Corp シヨツトキ−バリアダイオ−ド
JPH0526745Y2 (ja) * 1986-12-18 1993-07-07
JPH01278735A (ja) * 1988-04-30 1989-11-09 Matsushita Electron Corp 半導体装置
JPH0888298A (ja) 1994-09-16 1996-04-02 Sanken Electric Co Ltd 樹脂封止型電子回路装置
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP2005057101A (ja) * 2003-08-06 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6972239B1 (en) * 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
DE102006013077A1 (de) 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
JP2013239607A (ja) 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP6305168B2 (ja) * 2014-04-07 2018-04-04 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147167A1 (zh) * 2019-01-18 2020-07-23 上海大郡动力控制技术有限公司 功率半导体模块及电机控制器

Also Published As

Publication number Publication date
JPWO2016103335A1 (ja) 2017-11-09
US20170352604A1 (en) 2017-12-07
DE112014007279B4 (de) 2020-10-01
WO2016103335A1 (ja) 2016-06-30
US10109549B2 (en) 2018-10-23
DE112014007279T5 (de) 2017-10-26

Similar Documents

Publication Publication Date Title
JP6335331B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
JP6277429B2 (ja) 半導体装置
JP5798412B2 (ja) 半導体モジュール
US8854117B2 (en) Semiconductor device
JP6641161B2 (ja) 半導体装置、およびそれを用いたオルタネータ
US9214459B2 (en) Semiconductor device
US11605613B2 (en) Semiconductor device
US8373197B2 (en) Circuit device
JP6750620B2 (ja) 半導体モジュール
CN108336055B (zh) 用于均匀分布的电流流动的引线框架上的交指器件
JP2009071059A (ja) 半導体装置
JP2021034506A (ja) 半導体装置及びインバータ
JP2022050887A (ja) 半導体装置
US11296191B2 (en) Power module and power converter
JP6268038B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP2009164288A (ja) 半導体素子及び半導体装置
US20160285445A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20200111727A1 (en) Semiconductor device
JP6047429B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP2016066701A (ja) 半導体装置およびそれを用いた電力変換装置
JP7334678B2 (ja) 半導体装置
US20240128241A1 (en) Semiconductor device
JP2004228593A (ja) 半導体装置
JP2023044583A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180427

R150 Certificate of patent or registration of utility model

Ref document number: 6335331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350