JPS5893359A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5893359A JPS5893359A JP56192527A JP19252781A JPS5893359A JP S5893359 A JPS5893359 A JP S5893359A JP 56192527 A JP56192527 A JP 56192527A JP 19252781 A JP19252781 A JP 19252781A JP S5893359 A JPS5893359 A JP S5893359A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- resin
- layer
- liquefied
- onto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係９．特に樹脂封止型半導体メモ
リーの構造に関する−ものである。
リーの構造に関する−ものである。
従来メモリー回路が形成された半導体素子はセラミック
パッケージやモールド樹脂等を用いて封止されている。
パッケージやモールド樹脂等を用いて封止されている。
しかしながらセラミックパッケージの構成成分であるア
ルミナ（Ａ／２０３）やモールド樹脂に充填剤として配
合されているシリカ（８１０２，）はウラン（Ｕ）、）
リウム（Ｔｈ）等の放射性元素の不純物を含有しており
、該放射性元素からはα粒子が放射されている。
ルミナ（Ａ／２０３）やモールド樹脂に充填剤として配
合されているシリカ（８１０２，）はウラン（Ｕ）、）
リウム（Ｔｈ）等の放射性元素の不純物を含有しており
、該放射性元素からはα粒子が放射されている。
従うてセラミックパッケージやモールド樹１１％により
封止された半導体素子がダイナミ、りＲＡＭ等の場合に
は、α粒子が骸半導体素子の能動域に当たることが原因
で誤動作することがあり１通常ソフトエラーと呼ばれて
いる。
封止された半導体素子がダイナミ、りＲＡＭ等の場合に
は、α粒子が骸半導体素子の能動域に当たることが原因
で誤動作することがあり１通常ソフトエラーと呼ばれて
いる。
そこでセラミックパッケージを用いた封止の場合は、該
ソフトエラーを防止するために高純度ポリイミド樹脂等
の液状樹脂を半導体メモリー素子上にボッティングして
α線通へい膜を形成する方法が既に用いられている。し
かしながら上記従来技術を樹脂封止型半導体メモリーに
適用した場合には、α線通へい膜とモールド樹脂との熱
膨張係数の違い等により温度サイクルのような環境試験
を行なうと数十サイクル程度からボンディングワイヤー
の破断に至る不良が発生するという欠点があり、実用化
は困難であった。
ソフトエラーを防止するために高純度ポリイミド樹脂等
の液状樹脂を半導体メモリー素子上にボッティングして
α線通へい膜を形成する方法が既に用いられている。し
かしながら上記従来技術を樹脂封止型半導体メモリーに
適用した場合には、α線通へい膜とモールド樹脂との熱
膨張係数の違い等により温度サイクルのような環境試験
を行なうと数十サイクル程度からボンディングワイヤー
の破断に至る不良が発生するという欠点があり、実用化
は困難であった。
また上記欠点を改良する方法としてポリイミド樹脂をウ
ェハー上にスピンナー塗布して焼きしめ後、フォトレジ
ストを利用して能動域以外の不要な部分をエツチングし
てしまうという方法も検討されている。しかしながらこ
の場合にはポリイミド樹脂の硬化収縮による応力が原因
で、ａＳＳへいに必要な膜厚（通常５０μｍと言われて
いる）にすると半導体素子の特性変動や場合によりては
ポリイミド膜が剥離するという欠点があった。
ェハー上にスピンナー塗布して焼きしめ後、フォトレジ
ストを利用して能動域以外の不要な部分をエツチングし
てしまうという方法も検討されている。しかしながらこ
の場合にはポリイミド樹脂の硬化収縮による応力が原因
で、ａＳＳへいに必要な膜厚（通常５０μｍと言われて
いる）にすると半導体素子の特性変動や場合によりては
ポリイミド膜が剥離するという欠点があった。
本発明の目的は上記問題点を解消し、かつα粒子による
ソフトエラーを防止できる高信頼性の樹脂封止型半導体
装置を提供することにある。
ソフトエラーを防止できる高信頼性の樹脂封止型半導体
装置を提供することにある。
上記目的を達成するため本発明は樹脂封止型半導体メモ
リーにおいて半導体素子表面に形成されたメモリー回路
の少なくとも能動域の全表面にポリイミド樹脂層を３〜
３０μｍの厚さで形成し、さらに該樹脂層の直上部全面
に該樹脂層と親和性を異にする低応力の液状樹脂をボッ
ティング法によ抄第２の有機樹脂層として形成したこと
を特徴とする。
リーにおいて半導体素子表面に形成されたメモリー回路
の少なくとも能動域の全表面にポリイミド樹脂層を３〜
３０μｍの厚さで形成し、さらに該樹脂層の直上部全面
に該樹脂層と親和性を異にする低応力の液状樹脂をボッ
ティング法によ抄第２の有機樹脂層として形成したこと
を特徴とする。
本発明によれけ第１のポリイミド樹脂層の膜厚を３〜３
０μにしたこと、及びポリイミド樹脂とは親和性を異に
する低応力の液状樹脂をボッティングによりポリイミド
層上に形成したことにより。
０μにしたこと、及びポリイミド樹脂とは親和性を異に
する低応力の液状樹脂をボッティングによりポリイミド
層上に形成したことにより。
α粒子の遮へいに必要な膜厚５０μｍが確保できるだけ
でなぜ、応力による特性変動も問題ないレベルまで減少
できた。また２つの樹脂の親和性が異なるのでボッティ
ングした際に液の流出によるボンディングワイヤーとの
接触も防止できるので耐温度サイクル性の低下も生じな
い高信頼性の樹脂封止型半導体装置を得ることが可能と
なった。
でなぜ、応力による特性変動も問題ないレベルまで減少
できた。また２つの樹脂の親和性が異なるのでボッティ
ングした際に液の流出によるボンディングワイヤーとの
接触も防止できるので耐温度サイクル性の低下も生じな
い高信頼性の樹脂封止型半導体装置を得ることが可能と
なった。
次に図面を用いて本発明を説明する。
従来の半導体装置の断面図は第１図に示すように金や銀
メッキ等の施された半導体載量部１を有するリードフレ
ームに半導体メモリー素子２を金属四−材等で接着し、
該半導体素子２と外部リード３とをボンディングワイヤ
ー４で接続した後、モールド樹脂５により封止されてい
た。
メッキ等の施された半導体載量部１を有するリードフレ
ームに半導体メモリー素子２を金属四−材等で接着し、
該半導体素子２と外部リード３とをボンディングワイヤ
ー４で接続した後、モールド樹脂５により封止されてい
た。
このような構造の場合、モールド樹脂層のシリカ等から
放射されるα粒子６を遮へいするものが無いため、直接
半導体素子の能動域７に当たり。
放射されるα粒子６を遮へいするものが無いため、直接
半導体素子の能動域７に当たり。
ソフトエラーを生じる事となる。
これに対して本発明による半導体素子の一実施例は第２
図（ａｌ及び第２図（ｂ）に示すように半導体メモリー
素子１２の能動域１７の少なくとも全表面にポリイミド
樹脂層１Ｂ（３〜３０μｍ厚）を形成し、次に該樹脂層
１８の直上部に骸樹脂層とは親和性を異にする低応力の
液状樹脂をボッティングすることにより第２の有機樹脂
層１９、すなわち後にモールド樹脂１５中から放射され
るα粒子の連べい層を形成している。ここで第１の樹脂
層１８と第２の樹脂層１８とは互いに親和性が異なる丸
め液状樹脂をボッティング法により第１の樹脂層上に塗
布した際に流れ落ちることなく第２の樹脂層を形成する
ことができる。したがうてボンディングワイヤーとボッ
ティングした液状樹脂との接触を防止できるため温度サ
イクル等の環境試験の信頼性を向上させることができる
。
図（ａｌ及び第２図（ｂ）に示すように半導体メモリー
素子１２の能動域１７の少なくとも全表面にポリイミド
樹脂層１Ｂ（３〜３０μｍ厚）を形成し、次に該樹脂層
１８の直上部に骸樹脂層とは親和性を異にする低応力の
液状樹脂をボッティングすることにより第２の有機樹脂
層１９、すなわち後にモールド樹脂１５中から放射され
るα粒子の連べい層を形成している。ここで第１の樹脂
層１８と第２の樹脂層１８とは互いに親和性が異なる丸
め液状樹脂をボッティング法により第１の樹脂層上に塗
布した際に流れ落ちることなく第２の樹脂層を形成する
ことができる。したがうてボンディングワイヤーとボッ
ティングした液状樹脂との接触を防止できるため温度サ
イクル等の環境試験の信頼性を向上させることができる
。
尚１本実施例においてはポツティング用樹脂の流出防止
のための第１樹脂層すなわちポリイミド樹脂層は四角形
のシート状であるがボンディング工程に支障が生じ逐け
ればいかなる形状でも限定されるものではない。
のための第１樹脂層すなわちポリイミド樹脂層は四角形
のシート状であるがボンディング工程に支障が生じ逐け
ればいかなる形状でも限定されるものではない。
また第１の樹脂層を形成するにはポリイミド樹脂をウェ
ハー上にスピンナー塗布したものを焼きしめた後に７オ
トレジストを塗布して感光、現儂したものをヒドラジン
系エツチング液を用いてエツチングしえり、感光性ポリ
イミド樹脂を用いて容易に形成することができる。また
スクリーン印刷による方法も利用できる。
ハー上にスピンナー塗布したものを焼きしめた後に７オ
トレジストを塗布して感光、現儂したものをヒドラジン
系エツチング液を用いてエツチングしえり、感光性ポリ
イミド樹脂を用いて容易に形成することができる。また
スクリーン印刷による方法も利用できる。
また第２の樹脂層はポリイミド樹脂と親和性の異なる樹
脂材料を選択すれば、ポリイミド樹脂層から流出させる
ことなくａ粒子遮へいに必要な膜厚を形成することが可
能であるが、検討の結果低応力のゲルタイプシリコーン
樹脂が最も適していたＯ なお上記樹脂層に用いた材料は放射性不純物の含有量が
そ−ルド樹脂よりも低いレーベルにあるものを使用する
ことは言うまでもない。
脂材料を選択すれば、ポリイミド樹脂層から流出させる
ことなくａ粒子遮へいに必要な膜厚を形成することが可
能であるが、検討の結果低応力のゲルタイプシリコーン
樹脂が最も適していたＯ なお上記樹脂層に用いた材料は放射性不純物の含有量が
そ−ルド樹脂よりも低いレーベルにあるものを使用する
ことは言うまでもない。
第１図は従来の半導体装置の断面図であり、第２図（ａ
ｌは本発明による半導体装置の一実施例を示す上面図で
、第２図（ｂ）は第２図（ａ）の断面図である。 なお図において、１．１１・・・・・・半導体装置部、
２．１２．、・・・・半導体メモリー素子％ ３，１３
・・・・・・外部リード％４，１４・・・・・・ボンデ
ィングワイヤー。 ５．１５・・・・・・モールド樹脂、６，１６・・・・
・・α粒子の飛程方向、７．１７・・・・・・メモリー
回路の能動域、１８・・・・・・ボッティング樹脂の流
出防止用ボリイξド樹脂層％ １９・・・・・・ａ粒子
辿へいのためのボッティング樹脂層 を各々示す。
ｌは本発明による半導体装置の一実施例を示す上面図で
、第２図（ｂ）は第２図（ａ）の断面図である。 なお図において、１．１１・・・・・・半導体装置部、
２．１２．、・・・・半導体メモリー素子％ ３，１３
・・・・・・外部リード％４，１４・・・・・・ボンデ
ィングワイヤー。 ５．１５・・・・・・モールド樹脂、６，１６・・・・
・・α粒子の飛程方向、７．１７・・・・・・メモリー
回路の能動域、１８・・・・・・ボッティング樹脂の流
出防止用ボリイξド樹脂層％ １９・・・・・・ａ粒子
辿へいのためのボッティング樹脂層 を各々示す。
Claims (1)
- 半導体素子表面に形成されたメモリー回路の少なくとも
能動域の全表面にポリイミド樹脂層を３〜３０μｍの厚
さで形成し、さらに該樹脂層の直上部全面に該樹脂層と
親和性を異にする低応力の液状樹脂をボッティング法に
て第２の有機樹脂層として形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192527A JPS5893359A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192527A JPS5893359A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893359A true JPS5893359A (ja) | 1983-06-03 |
Family
ID=16292759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192527A Pending JPS5893359A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893359A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045918A (en) * | 1986-12-19 | 1991-09-03 | North American Philips Corp. | Semiconductor device with reduced packaging stress |
| US5144407A (en) * | 1989-07-03 | 1992-09-01 | General Electric Company | Semiconductor chip protection layer and protected chip |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| US10109549B2 (en) | 2014-12-24 | 2018-10-23 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
-
1981
- 1981-11-30 JP JP56192527A patent/JPS5893359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045918A (en) * | 1986-12-19 | 1991-09-03 | North American Philips Corp. | Semiconductor device with reduced packaging stress |
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| US5144407A (en) * | 1989-07-03 | 1992-09-01 | General Electric Company | Semiconductor chip protection layer and protected chip |
| US10109549B2 (en) | 2014-12-24 | 2018-10-23 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JPH08236683A (ja) | リードフレーム | |
| JPS5893359A (ja) | 半導体装置 | |
| GB2432457A (en) | Sensor arrangement and method for fabricating a sensor arrangement | |
| JPS6077446A (ja) | 封止半導体装置 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JPS60178651A (ja) | 半導体装置 | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| JPS5878445A (ja) | 半導体装置 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH0745755A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS6211508B2 (ja) | ||
| JPH05175375A (ja) | 樹脂封止型半導体装置 | |
| JPH0546270Y2 (ja) | ||
| JPS598362A (ja) | 半導体装置 | |
| JPS635251Y2 (ja) | ||
| JPS60194552A (ja) | 混成集積回路装置 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| JPH05166967A (ja) | 半導体装置 | |
| JPH0555412A (ja) | 半導体装置 | |
| JPS58124251A (ja) | 樹脂封止形半導体装置 | |
| JPS6334965A (ja) | 樹脂封止型半導体装置 | |
| JPH04254357A (ja) | 紫外線消去型メモリ集積回路 |