JP2013239607A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013239607A JP2013239607A JP2012112105A JP2012112105A JP2013239607A JP 2013239607 A JP2013239607 A JP 2013239607A JP 2012112105 A JP2012112105 A JP 2012112105A JP 2012112105 A JP2012112105 A JP 2012112105A JP 2013239607 A JP2013239607 A JP 2013239607A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- protective film
- schottky electrode
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体装置の電極の端部近傍に発生する電界により、当該半導体装置を覆う樹脂保護膜やモールド樹脂の絶縁破壊が生じることを防止する。
【解決手段】半導体装置は、n+型のSiC基板1上に形成されたn−型のドリフト層2と、ドリフト層2上に形成されたショットキー電極3と、ショットキー電極3上に形成され、ショットキー電極3よりも幅の狭いアノード電極4とを備える。ドリフト層2の表層部におけるショットキー電極3の端部3a下を含む領域には、p型の終端領域6が形成される。また、ドリフト層2の外周部には、ショットキー電極3の端部3aを覆い、且つ、アノード電極4の上面を露出する開口を有する樹脂保護膜5が形成される。ショットキー電極3の端部3a上における樹脂保護膜5の厚みは、アノード電極4の厚みよりも大きくなっている。
【選択図】図1
【解決手段】半導体装置は、n+型のSiC基板1上に形成されたn−型のドリフト層2と、ドリフト層2上に形成されたショットキー電極3と、ショットキー電極3上に形成され、ショットキー電極3よりも幅の狭いアノード電極4とを備える。ドリフト層2の表層部におけるショットキー電極3の端部3a下を含む領域には、p型の終端領域6が形成される。また、ドリフト層2の外周部には、ショットキー電極3の端部3aを覆い、且つ、アノード電極4の上面を露出する開口を有する樹脂保護膜5が形成される。ショットキー電極3の端部3a上における樹脂保護膜5の厚みは、アノード電極4の厚みよりも大きくなっている。
【選択図】図1
Description
本発明は、半導体装置の構造に関し、特に、電力用半導体装置の素子外周部の終端構造に関するものである。
インバーターなどのパワーエレクトロニクス機器の省エネ化のため、それに使用されるIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)、PNダイオードやショットキーバリアダイオード(Schottky Barrier Diode;SBD)などの電力用半導体装置の低損失化が求められている。そのため、半導体素子材料として炭化珪素(SiC)を用いた半導体装置の開発が進められている。SiCは、従来の半導体素子材料であるシリコン(Si)よりも絶縁破壊電界が高いため、SiC半導体素子はその厚みを薄くでき、損失低減を図ることができる。
一般に、電力用半導体装置は、大電流を流せるように、電極に対して太径ワイヤのボンディングやはんだ接合を行うため、小信号用半導体装置の場合に比べて厚い電極膜が用いられる。また、電極端部での電界集中による耐圧低下を防止するために、電極端部の電界を緩和する終端構造が採用される。例えば、下記の特許文献1,2にSiCを用いて形成された従来のSBDの構造が示されている。
特許文献1のSBDは、n+型のSiC基板上に設けられたn−型のドリフト層の上に、ドリフト層に対してショットキー接合するショットキー電極を形成し、さらにその上にアルミニウムのアノード電極を設けた構造となっている。ドリフト層の表層部(ショットキー電極との界面)には、ショットキー電極の端部下を含む領域にp型の不純物領域である終端領域が設けられている。また、SiC基板の裏面には、SiC基板とオーミック接合するカソード電極が設けられている。
SBDのカソード電極に高電圧が印加されると、ドリフト層とショットキー電極との界面から空乏層が広がり、ドリフト層内のショットキー電極近傍が空乏化する。この空乏層によってSBDの耐圧が確保される。
ショットキー電極の端部下に形成された終端領域は、ショットキー電極端における電界集中を緩和するように働く。例えば、終端領域を有しないSBDでは、ショットキー電極よりも外側のドリフト層からの電気力線がショットキー電極の端部に集中し、その部分に高電界が生じるため、SiCの絶縁破壊電界を超える電界が発生しやすくなり、SBDの耐圧が低下する。
対して、ショットキー電極の端部に終端領域が形成されたSBDでは、空乏層が終端領域を包含するように形成されるため、電気力線が分散されてショットキー電極端部の電界が低減される。これにより、SBDの耐圧を理想的な値に近づけることができる。
終端領域としては、ショットキー電極の外周に沿う1本のリング状の不純物注入領域からなるガードリングの他、外周部に不純物濃度の低い領域を有するリング状の不純物注入領域からなるJTE(Junction Termination Extension)や、同心円状の複数の不純物注入領域からなるFLR(Field Limiting Ring)などが知られている。
また特許文献2には、ドリフト層上に、アノード電極の端部を覆う樹脂保護膜を設けた構造が示されている。樹脂保護膜は、例えばポリイミドからなり、モールド樹脂などに含まれる外部イオンなどの影響による耐圧低下を防ぐ効果がある。
SiCは絶縁破壊電界強度がSiの約10倍であるので、SiC半導体装置ではドリフト層の厚みを1/10程度に薄膜化することが可能であり、それにより、通電抵抗を従来のSi半導体装置の約1/10にできる。しかしそれ故に、SiC半導体装置のドリフト層内部に発生する電界は従来よりも高くなり、応じて、ドリフト層外部に発生する電界も従来より高くなる。
本発明者らの調査により、SiC半導体装置のドリフト層外部に発生する電界は、樹脂保護膜やモールド樹脂の絶縁破壊電界強度を超える場合があることが分かった。実際に、上記の構造を有する従来のSiC半導体装置を樹脂でモールドして種々の信頼性試験を行ったところ、耐圧劣化により故障する不具合が生じた。故障した装置のモールド樹脂を剥がして調べたところ、絶縁破壊はアノード電極の端部、特にその角部付近で起こっていた。この結果から、故障の原因は、終端領域の上部に位置するアノード電極の端部に電界が集中して、樹脂保護膜(ポリイミド)またはモールド樹脂に部分的な絶縁破壊を生じさせ、それにより素子耐圧が低下したことと考えられる。
また、この問題は、SiCと同様に絶縁破壊電界強度が高い半導体素子材料として期待される、ワイドバンドギャップ半導体(例えば窒化ガリウム(GaN)系材料、ダイヤモンドなど)を用いた半導体装置においても懸念される。
本発明は以上のような課題を解決するためになされたものであり、半導体装置の電極の端部近傍(終端領域の近傍)に発生する電界により、当該半導体装置を覆う樹脂保護膜やモールド樹脂の絶縁破壊が生じることを防止することを目的とする。
本発明に係る半導体装置は、第1導電型の半導体層と、前記半導体層上に形成された第1電極と、前記第1電極上に形成され、前記第1電極よりも幅の狭い第2電極と、前記半導体層上に形成され、少なくとも前記第1電極の端部を覆い、且つ、前記第2電極の上面を露出する開口を有する樹脂保護膜と、前記半導体層の表層部における前記第1電極の端部下を含む領域に形成された第2導電型の終端領域と、を備え、前記半導体層と前記第1電極はショットキー接続しており、前記第1電極の端部上における前記樹脂保護膜の厚みが、前記第2電極の厚みよりも大きいものである。
本発明によれば、第1電極および第2電極の端部に発生する電界が低減され、樹脂保護膜やモールド樹脂など部材の絶縁破壊が防止され、半導体装置の信頼性が向上する。
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置であるSBDの外周部近傍の断面図である。また図2は、当該半導体装置の上面図であり、図1は図2に示すA−Bの線に沿った断面に相当する。当該半導体装置は、SiCを用いて形成されたショットキーバリアダイオード(SiC−SBD)である。
図1は、本発明の実施の形態1に係る半導体装置であるSBDの外周部近傍の断面図である。また図2は、当該半導体装置の上面図であり、図1は図2に示すA−Bの線に沿った断面に相当する。当該半導体装置は、SiCを用いて形成されたショットキーバリアダイオード(SiC−SBD)である。
実施の形態1に係る半導体装置は、SiCからなるn型(第1導電型)の半導体基板(SiC基板)1と、その上にエピタキシャル成長させたn型のSiC半導体層であるドリフト層2とで構成されたエピタキシャル基板を用いて形成されている。SiC基板1は、不純物濃度が比較的高いn型(n+型)の領域であり、ドリフト層2は、不純物濃度が比較的低いn型(n−型)の領域である。
SiC基板1上には、ショットキー電極3(第1電極)が形成され、ショットキー電極3上には、当該ショットキー電極3よりも幅の狭いアノード電極4(第2電極)が形成されている。アノード電極4はワイヤボンドを行うボンディングパッドとして用いられる。
また、ドリフト層2の表層部には、ショットキー電極3の端部下を含む領域に、p型(第2導電型)の不純物注入領域である終端領域6が形成されている。上記したように、終端領域6は、ショットキー電極3端部の電界を緩和するように機能する。本実施の形態では、終端領域6を、ショットキー電極3の外周に沿って形成されたリング状のガードリングとした。
ドリフト層2上には樹脂保護膜5が形成される。樹脂保護膜5は、図2のように半導体装置の外周部に形成され、外部との接続(ワイヤボンドやはんだ接合)のためにアノード電極4の上面を露出する開口を有している。また、樹脂保護膜5は、少なくともショットキー電極3の端部3aを覆うように形成される。本実施の形態では、図1のように、樹脂保護膜5が、ショットキー電極3の端部3aよりも内側に位置するアノード電極4の端部4aをも覆うように形成されている。樹脂保護膜5は、その厚みが、ショットキー電極3の端部3a上でアノード電極4の厚みよりも大きくなるように形成される。
ここで、図1に示した半導体装置(SiC−SBD)の製造方法について説明する。まず、n+型の(0001)4H−SiCからなるSiC基板1を準備する。SiC基板1の厚みは、例えば50μm〜500μm程度である。次に、SiC基板1の表面上に、エピタキシャル成長によりn−型のドリフト層2を形成する。ドリフト層2の不純物濃度および厚みは任意でよく、半導体装置の耐圧仕様に応じて適宜設計することができる。
そして、ドリフト層2内にAlやBなどの不純物を選択的にイオン注入し、リング状でp型の導電型を有する終端領域6(ガードリング)を形成する。終端領域6の不純物濃度(イオン注入する不純物のドーズ量)および幅は任意でよく、半導体装置の耐圧仕様に応じて適宜設計することができる。
続いて、終端領域6に注入した不純物を活性化させるためにアニール(熱処理)を行う。このアニールは、例えばRTA(Rapid Thermal Annealing)タイプのアニール炉を用いて高真空中で行う。
次に、SiC基板1の裏面(ドリフト層2とは逆側の面)に、スパッタ法によりNiやAlなどの金属膜を成膜し、カソード電極7を形成する。そして、SiC基板1とカソード電極7との間でオーミック接触を得るためのアニールを行う。本実施の形態では、カソード電極7としてNi膜を用いた。
その後、ドリフト層2の表面にスパッタ法によりTi膜を成膜し、選択的なウェットエッチングによりその外周部を除去してパターニングすることにより、ショットキー電極3を形成する。このときショットキー電極3の端部3aが、終端領域6上に位置するようにする。そして、ショットキー電極3とドリフト層2の間でショットキー接触を得るためのアニールを行う。
ショットキー電極3の厚みは、ショットキー接触を安定して得るため、また、この後の樹脂保護膜5の形成工程で塗布するポリイミドが流動して“だれ”が生じることを防止するために、0.005μmから0.5μmまでの範囲が望ましい。本実施の形態ではショットキー電極3の厚みを0.1μmとした。なお、ショットキー電極3の材料としては、Tiの他、Mo、W、Alやその合金、あるいはこれらの金属および合金の多層膜を用いてもよい。
続いて、ショットキー電極3上を含むドリフト層2上の全面に、スパッタ法によりAl膜を成膜し、選択的なウェットエッチングによりその外周部を除去してパターニングすることにより、ショットキー電極3の上にアノード電極4を形成する。このときアノード電極4はショットキー電極3よりも狭い幅にする。すなわち、アノード電極4の端部4aがショットキー電極3の端部3aよりも内側に位置するようにする。より好ましくは、図1のように、アノード電極4の端部4aを終端領域6の内周よりも内側に位置させる。アノード電極4の厚みは、安定したワイヤボンドを行うために、2μmから20μmの範囲であることが望ましい。本実施の形態では、アノード電極4の厚みを5μmとした。
次に、ショットキー電極3上およびアノード電極4上を含むドリフト層2上の全面に、感光性ポリイミドを塗布して硬化させる。そして硬化したポリイミド膜を溶剤でリング状にパターニングし、その後にキュアすることにより、アノード電極4の上面を露出する開口部を有する樹脂保護膜5を形成する。樹脂保護膜5の厚みは、充分な保護効果を得るために、3μmから300μmの範囲とする。本実施の形態では樹脂保護膜5の厚みを6.5μmとした。また本実施の形態では、ショットキー電極3の端部3aの上部において、樹脂保護膜5の厚みがアノード電極4よりも厚くなるようにする。
以上の工程により、図1に示す構成の半導体装置(SiC−SBD)が得られる。
本発明者らは、本発明の効果を確かめるために、比較例としてのSiC−SBDを作成して、実施の形態1に係るSiC−SBDとの比較試験を行った。
比較例のSiC−SBDは、基本的に上記と同じ手順で作製したものであるが、アノード電極4(Al膜)の厚みを8μmにし、また、アノード電極4の端部4aの位置を、ショットキー電極3の端部3aと同じ位置にしている。つまり比較例のSiC−SBDでは、ショットキー電極3の端部3aにおいて、厚み0.1μmのショットキー電極3の端部3aと、厚み8μmのアノード電極4の端部4aとが重なって、8.1μmの段差が形成されることになる。この8.1μmの段差を、厚み6.5μmの樹脂保護膜5で覆うと、樹脂流動による“だれ”が生じ、ショットキー電極3の端部3a上における樹脂保護膜5の厚みが減り、実質的に5μm程度となった。すなわち比較例のSiC−SBDでは、ショットキー電極3の端部3a上における樹脂保護膜5の厚みはカソード電極7の厚みよりも小さくなっている。
そして、実施の形態1のSiC−SBDと比較例のSiC−SBDを、それぞれ実使用形態を模擬して樹脂封止した。樹脂には電子材料の封止材(モールド樹脂)として一般的なシリコーン、エポキシ、フェノールなどを用いることができるが、ここではシリコーン樹脂で封止した。
比較試験では、樹脂封止した実施の形態1のSiC−SBDおよび比較例のSiC−SBDに対し、周囲温度85℃、相対湿度85%の条件下で、バイアス電圧印加試験を行った。比較例のSiC−SBDは、試験開始50時間後に、終端領域6上に位置するアノード電極4の端部4a付近で絶縁破壊が生じて故障した。一方、実施の形態1のSiC−SBDは、試験開始1000時間を超えても故障しなかった。この結果から、実施の形態1のSiC−SBDでは、ショットキー電極3の端部3aおよびアノード電極4の端部4aに生じる電界が抑制されていることが確かめられた。
実施の形態1のSiC−SBDでは、高電界が発生しやすいショットキー電極3の端部3aにおける段差は0.1μmであり、樹脂保護膜5の幅(例えば100μm)に比べ充分小さい。従って、樹脂保護膜5形成時にその段差で樹脂(ポリイミド)が流動することはなく、ショットキー電極3の端部3a上の樹脂保護膜5は厚く保たれる。特に、ショットキー電極3の端部3a上で樹脂保護膜5をアノード電極4よりも厚くすることにより、樹脂保護膜5にかかる電界を低減できる。さらに、実施の形態1のSiC−SBDでは、アノード電極4が、高電界が発生するショットキー電極3の端部3aよりも内側に形成されているため、アノード電極4の端部4aへの電気力線の流れ込みが低減され、その部分での電界集中が抑制される。
一方、比較例のSiC−SBDでは、ショットキー電極3の端部3aと同じ位置にあるアノード電極4の端部4aに電気力線が集中する。さらに、その付近でショットキー電極3およびアノード電極4が形成する段差が大きいため、樹脂保護膜5が樹脂流動による“だれ”により薄くなっており、アノード電極4の端部4a付近の樹脂保護膜5に大きな電界が加わる。上記のバイアス電圧試験において絶縁破壊が早期に生じたのは、これらが原因であると考えられる。
以上のように、実施の形態1に係る半導体装置によれば、樹脂保護膜5やモールド樹脂など部材の絶縁破壊を防止し、高い信頼性が得られる。
なお、本実施の形態ではアノード電極4の端部4aをショットキー電極3の端部3aよりも内側に位置させているが、アノード電極4の端部4aの位置を終端領域6の内周よりもさらに内側にして、アノード電極4の端部4aと終端領域6との距離を離すと上記の効果はより高くなる。
<実施の形態2>
図3は、本発明の実施の形態2に係る半導体装置であるSiC−SBDの外周部近傍の断面図である。また図4は、当該半導体装置の上面図であり、図1は図2に示すA−Bの線に沿った断面に相当する。なお、図3および図4では、図1および図2に示したものと同様の機能を有する要素には同一符号を付してあるので、ここではそれらの説明は省略する。
図3は、本発明の実施の形態2に係る半導体装置であるSiC−SBDの外周部近傍の断面図である。また図4は、当該半導体装置の上面図であり、図1は図2に示すA−Bの線に沿った断面に相当する。なお、図3および図4では、図1および図2に示したものと同様の機能を有する要素には同一符号を付してあるので、ここではそれらの説明は省略する。
図3および図4に示すように、実施の形態2に係るSiC−SBDでは、アノード電極4は、樹脂保護膜5が有する開口内に、当該開口よりも狭い幅で形成されている。つまり樹脂保護膜5の内周とアノード電極4の端部4aとの間に間隔が設けられている。
実施の形態2のSiC−SBDも、実施の形態1と同様の手順によって形成可能である。但し、金属膜(Al)をパターニングしてアノード電極4を形成する際、その後に形成する樹脂保護膜5の開口の内側にアノード電極4の端部4aが位置するようにする必要がある。
本実施の形態によれば、アノード電極4の端部4aが、高電界が発生する終端領域6の直上から充分に遠ざけられる。また、樹脂保護膜5の形成領域内に、アノード電極4の端部4aによる大きな段差が無いため、樹脂保護膜5の形成領域がほぼ平坦になり、樹脂保護膜5に樹脂流動による“だれ”が発生することを防止でき、樹脂保護膜5全体の厚さを均一にできる。従って、アノード電極4の端部4aにおける電界をさらに低減し、樹脂保護膜5やモールド樹脂など部材の絶縁破壊をより確実に防止し、信頼性の高い半導体装置が得られる。
<実施の形態3>
図5は、本発明の実施の形態3に係る半導体装置であるSiC−SBDの外周部近傍の断面図である。同図においても、図1および図2に示したものと同様の機能を有する要素には同一符号を付してあるので、ここではそれらの説明は省略する。
図5は、本発明の実施の形態3に係る半導体装置であるSiC−SBDの外周部近傍の断面図である。同図においても、図1および図2に示したものと同様の機能を有する要素には同一符号を付してあるので、ここではそれらの説明は省略する。
図5に示すように、実施の形態3に係るSiC−SBDでは、ドリフト層2およびショットキー電極3の外周部上に、誘電体層8が設けられている。またアノード電極4の端部4aと樹脂保護膜5は、誘電体層8上に形成されている。つまり、誘電体層8は、ドリフト層2およびショットキー電極3と樹脂保護膜5との間、並びに、アノード電極4の端部4aとショットキー電極3との間に延在するように形成されている。
誘電体層8の材料としては、酸化ケイ素、酸化アルミ、窒化ケイ素、窒化アルミなどを用いることができ、厚みは0.1μmから10μmが望ましい。これらの誘電体は、樹脂保護膜5を構成するポリイミドやモールド樹脂に比べ大きな絶縁破壊電界強度を持つ。ドリフト層2と樹脂保護膜5との間に誘電体層8が介在することにより、高電界が発生する終端領域6上の樹脂保護膜5に印加される電界が低減される。また、アノード電極4の端部4aの下に誘電体層8が設けられることにより、アノード電極4の端部4aへの電気力線の流れ込みがより低減され、その部分での電界集中がさらに抑制される。また、上記の誘電体層8はポリイミドやモールド樹脂よりも透湿性が低いため、ショットキー電極3を水分による腐食から保護し、半導体装置の信頼性を高めることができる。
実施の形態3のSiC−SBDも、基本的に実施の形態1と同様の手順によって形成可能である。但し、ショットキー電極3の形成工程とアノード電極4の形成工程との間に、誘電体膜の成膜およびそのパターニングにより、誘電体層8を形成する必要がある。
なお、図5においては、実施の形態2のSiC−SBDの構造(アノード電極4と樹脂保護膜5との間に隙間がある構造)に対して誘電体層8を設けた例を示したが、実施の形態2のSiC−SBDの構造(アノード電極4の端部4aが樹脂保護膜5と接する構造)に対して誘電体層8を設けてもよい。
<変形例>
以上の説明においては、第1導電型をn型、第2導電型をp型としたが、それとは逆に、第1導電型をp型、第2導電型をn型としてもよい。また、終端領域6は、ガードリングに限られず、FLRやJTEであってもよい。
以上の説明においては、第1導電型をn型、第2導電型をp型としたが、それとは逆に、第1導電型をp型、第2導電型をn型としてもよい。また、終端領域6は、ガードリングに限られず、FLRやJTEであってもよい。
アノード電極4の上には、はんだ接合用のNi、Cu、Ti、Auやそれらの合金、あるいはそれら金属や合金の多層膜からなるボンディングパッドをさらに設けてもよい。カソード電極7の表面にも、それと同様のボンディングパッドを設けても良い。
上で説明したSiC−SBDの製造方法では、ショットキー電極3とアノード電極4をそれぞれ別の工程でパターニングしたが、それらを1つのエッチングマスクを用いて、1回のウェットエッチングによってパターニングすることもできる。具体的には、ショットキー電極3の金属(Ti等)よりもアノード電極4の金属(Alなど)のエッチング速度が速いエッチャント液を用いて、ショットキー電極3の金属膜とアノード電極4の金属膜との積層膜を同時にエッチングする。その場合、アノード電極4の側面がショットキー電極3よりも大きく後退するため、ショットキー電極3の端部3aがアノード電極4の端部4aよりも内側に位置させることができる。
また、各実施の形態では半導体装置としてSBDを例示したが、第1電極(ショットキー電極3に相当)と接するドリフト層2の表層部にp型の不純物領域を備えるpnダイオードに対しても適用可能であり、同様の効果が期待できる。
また、各実施の形態では、ワイドバンドギャップ半導体の1つであるSiCを用いて形成した半導体装置について説明したが、本発明は他のワイドバンドギャップ半導体(窒化ガリウム(GaN)系材料、ダイヤモンドなど)を用いた半導体装置に対しても適用可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 SiC基板、2 ドリフト層、3 ショットキー電極、4 アノード電極、5 樹脂保護膜、6 終端領域、7 カソード電極、8 誘電体層。
Claims (5)
- 第1導電型の半導体層と、
前記半導体層上に形成された第1電極と、
前記第1電極上に形成され、前記第1電極よりも幅の狭い第2電極と、
前記半導体層上に形成され、少なくとも前記第1電極の端部を覆い、且つ、前記第2電極の上面を露出する開口を有する樹脂保護膜と、
前記半導体層の表層部における前記第1電極の端部下を含む領域に形成された第2導電型の終端領域と、を備え、
前記半導体層と前記第1電極はショットキー接続しており、
前記第1電極の端部上における前記樹脂保護膜の厚みが、前記第2電極の厚みよりも大きい
ことを特徴とする半導体装置。 - 前記第2電極の端部は、前記終端領域の内周よりも内側に位置している
請求項1記載の半導体装置。 - 前記第2電極は、前記樹脂保護膜の前記開口内に、当該開口よりも狭い幅で形成されている
請求項1または請求項2記載の半導体装置。 - 前記樹脂保護膜と前記半導体層および前記第1電極との間、並びに、前記第2電極の端部と前記第1電極との間に延在する誘電体層をさらに備える
請求項1から請求項3のいずれか一項記載の半導体装置。 - 前記半導体層は、ワイドバンドギャップ半導体により形成されている
請求項1から請求項4のいずれか一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112105A JP2013239607A (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112105A JP2013239607A (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013239607A true JP2013239607A (ja) | 2013-11-28 |
Family
ID=49764385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012112105A Pending JP2013239607A (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013239607A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170857A (ja) * | 2014-03-07 | 2015-09-28 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パッシベーション層を有する半導体素子およびその生産方法 |
WO2017119064A1 (ja) * | 2016-01-05 | 2017-07-13 | 株式会社日立製作所 | 半導体装置 |
WO2017216991A1 (ja) * | 2016-06-15 | 2017-12-21 | 株式会社日立パワーデバイス | 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置 |
JP2018133507A (ja) * | 2017-02-17 | 2018-08-23 | 三菱電機株式会社 | ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、半導体装置の製造方法、および電力変換装置 |
US10109549B2 (en) | 2014-12-24 | 2018-10-23 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
US10297666B2 (en) | 2015-04-14 | 2019-05-21 | Mitsubishi Electric Corporation | Semiconductor device with a well region |
WO2020157815A1 (ja) * | 2019-01-29 | 2020-08-06 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
DE112017002564B4 (de) | 2016-05-17 | 2021-12-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges herstellungsverfahren |
WO2022196158A1 (ja) * | 2021-03-18 | 2022-09-22 | ローム株式会社 | ワイドバンドギャップ半導体装置 |
WO2023067925A1 (ja) * | 2021-10-21 | 2023-04-27 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2023080083A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080088A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080084A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080082A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
-
2012
- 2012-05-16 JP JP2012112105A patent/JP2013239607A/ja active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224838A (ja) * | 2014-03-07 | 2017-12-21 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パッシベーション層を有する半導体素子およびその生産方法 |
US11854926B2 (en) | 2014-03-07 | 2023-12-26 | Infineon Technologies Ag | Semiconductor device with a passivation layer and method for producing thereof |
US11158557B2 (en) | 2014-03-07 | 2021-10-26 | Infineon Technologies Ag | Semiconductor device with a passivation layer and method for producing thereof |
JP2015170857A (ja) * | 2014-03-07 | 2015-09-28 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | パッシベーション層を有する半導体素子およびその生産方法 |
US10109549B2 (en) | 2014-12-24 | 2018-10-23 | Hitachi, Ltd. | Semiconductor device and power conversion device using same |
US10847621B2 (en) | 2015-04-14 | 2020-11-24 | Mitsubishi Electric Corporation | Semiconductor device with a well region |
US10297666B2 (en) | 2015-04-14 | 2019-05-21 | Mitsubishi Electric Corporation | Semiconductor device with a well region |
EP3401954A4 (en) * | 2016-01-05 | 2019-12-04 | Hitachi, Ltd. | SEMICONDUCTOR DEVICE |
JPWO2017119064A1 (ja) * | 2016-01-05 | 2018-05-31 | 株式会社日立製作所 | 半導体装置 |
WO2017119064A1 (ja) * | 2016-01-05 | 2017-07-13 | 株式会社日立製作所 | 半導体装置 |
DE112017002564B4 (de) | 2016-05-17 | 2021-12-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges herstellungsverfahren |
JP2017224711A (ja) * | 2016-06-15 | 2017-12-21 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置 |
WO2017216991A1 (ja) * | 2016-06-15 | 2017-12-21 | 株式会社日立パワーデバイス | 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置 |
US10971415B2 (en) | 2016-06-15 | 2021-04-06 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device, manufacturing method for semiconductor device, semiconductor module, and power conversion device |
JP2018133507A (ja) * | 2017-02-17 | 2018-08-23 | 三菱電機株式会社 | ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、半導体装置の製造方法、および電力変換装置 |
JPWO2020157815A1 (ja) * | 2019-01-29 | 2021-09-30 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7105926B2 (ja) | 2019-01-29 | 2022-07-25 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2020157815A1 (ja) * | 2019-01-29 | 2020-08-06 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2022196158A1 (ja) * | 2021-03-18 | 2022-09-22 | ローム株式会社 | ワイドバンドギャップ半導体装置 |
WO2023067925A1 (ja) * | 2021-10-21 | 2023-04-27 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2023080083A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080088A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080084A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
WO2023080082A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013239607A (ja) | 半導体装置 | |
US10847621B2 (en) | Semiconductor device with a well region | |
US10333006B2 (en) | Termination structure for gallium nitride Schottky diode including junction barriar diodes | |
JP5943819B2 (ja) | 半導体素子、半導体装置 | |
US10276470B2 (en) | Semiconductor device having an electric field relaxation structure | |
JP6202944B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US20140273417A1 (en) | Method for forming termination structure for gallium nitride schottky diode | |
JP6561759B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008251772A (ja) | 半導体装置 | |
JP6627359B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006191118A (ja) | 窒化ガリウム半導体素子 | |
JP6111907B2 (ja) | 半導体装置の製造方法 | |
JP6102598B2 (ja) | パワーモジュール | |
JP6110029B2 (ja) | 半導体装置及びその製造方法 | |
US10164083B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP2005286197A (ja) | 半導体装置およびその製造方法 | |
EP4084064A1 (en) | Semiconductor device | |
US10559514B2 (en) | Semiconductor device | |
JP7248138B2 (ja) | 半導体装置および電力変換装置 | |
JP6640131B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US20130069080A1 (en) | Semiconductor device and method for manufacturing same | |
JP6632392B2 (ja) | 炭化珪素半導体装置 |