JPH01278735A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01278735A JPH01278735A JP10839388A JP10839388A JPH01278735A JP H01278735 A JPH01278735 A JP H01278735A JP 10839388 A JP10839388 A JP 10839388A JP 10839388 A JP10839388 A JP 10839388A JP H01278735 A JPH01278735 A JP H01278735A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- area
- space
- identification patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関する。
従来の技術
第2図に従来の縦型MO3電界効果トランジスタ(以下
、パワーMO5FETと称す)の平面図を示す。第2図
において、ソース電極1の下に層間絶縁膜を介して素子
(MOSFET)が形成されている。また、ゲート電極
2の下には素子が形成されていない。そして、パワーM
O3FETは微細加工が施されているため、ワイヤーボ
ンディングの際に認識パターン3が必要であり、この認
識パターン3の一対がソース電極1の領域内に形成され
ている。この構造において、認識パターン3の領域部分
には、素子は形成されていない。
、パワーMO5FETと称す)の平面図を示す。第2図
において、ソース電極1の下に層間絶縁膜を介して素子
(MOSFET)が形成されている。また、ゲート電極
2の下には素子が形成されていない。そして、パワーM
O3FETは微細加工が施されているため、ワイヤーボ
ンディングの際に認識パターン3が必要であり、この認
識パターン3の一対がソース電極1の領域内に形成され
ている。この構造において、認識パターン3の領域部分
には、素子は形成されていない。
発明が解決しようとする課題
しかし、従来の構成では、認識パターン3の領域に素子
が形成されず、素子領域面積の低下による集積度の悪化
やチップ面積の増大という弊害が生じる問題があった。
が形成されず、素子領域面積の低下による集積度の悪化
やチップ面積の増大という弊害が生じる問題があった。
本発明は素子領域面積を減少させることなく、認識パタ
ーンを形成した半導体装置を提供することを目的とする
。
ーンを形成した半導体装置を提供することを目的とする
。
課題を解決するための手段
上記課題を解決するために、本発明は、ゲー1へ電極の
ワイヤーボンディングパット領域に、Ly!P識パター
ンの領域を設けた構成としたものである。
ワイヤーボンディングパット領域に、Ly!P識パター
ンの領域を設けた構成としたものである。
作用
上記構成により、ワイヤーボンディング時において必要
とされる認識パターンの領域を、素子の形成されない、
ゲートボンディングパット上に形成することにより、素
子を形成する領域においてむだなスペースをなくし、効
率のよいパワーM O3FETが構成される。
とされる認識パターンの領域を、素子の形成されない、
ゲートボンディングパット上に形成することにより、素
子を形成する領域においてむだなスペースをなくし、効
率のよいパワーM O3FETが構成される。
実施例
以下、本発明の一実施例を図面に基づいて説明する。第
1図において、ソース電極11の領域の下には、層間絶
縁膜を介してM OS F E T素子が形成されてお
り、ゲート電極12の領域には、MO3FET素子が形
成されていない。そして、ゲート電極12の領域の適当
箇所に一対の認識パターン13が形成されている。また
、この認識パターン13はワイヤーボンドを阻害しない
場所に位置している。
1図において、ソース電極11の領域の下には、層間絶
縁膜を介してM OS F E T素子が形成されてお
り、ゲート電極12の領域には、MO3FET素子が形
成されていない。そして、ゲート電極12の領域の適当
箇所に一対の認識パターン13が形成されている。また
、この認識パターン13はワイヤーボンドを阻害しない
場所に位置している。
以下、上記構成における作用について説明する。
すなわち、MO3FET素子が形成されていないゲート
電極12の領域部分に認識パターン13を、ワイヤーボ
ンドに影響のない位置に形成するので、MO3FET素
子を形成する領域においてむだなスペースが発生せず、
素子領域面積の減少が防止される。
電極12の領域部分に認識パターン13を、ワイヤーボ
ンドに影響のない位置に形成するので、MO3FET素
子を形成する領域においてむだなスペースが発生せず、
素子領域面積の減少が防止される。
発明の効果
以上述へたように、本発明によれば、素子の形成されな
いゲート電極の領域に認識パターンを形成することによ
り、素子を形成する領域において素子がむだなく形成さ
れるため、素子領域面積の減少を防止することができ、
集積度の向上を図れる。
いゲート電極の領域に認識パターンを形成することによ
り、素子を形成する領域において素子がむだなく形成さ
れるため、素子領域面積の減少を防止することができ、
集積度の向上を図れる。
第1図は本発明の一実施例のMOSFETのチップ平面
図、第2図は従来のMOSFETのチップ平面図である
。 11・・ソース電極、 12・・・ゲート電極、13・
・・認識パターン。 代理人 森 本 義 弘
図、第2図は従来のMOSFETのチップ平面図である
。 11・・ソース電極、 12・・・ゲート電極、13・
・・認識パターン。 代理人 森 本 義 弘
Claims (1)
- 1、ゲート電極のワイヤーボンディングパット領域に認
識パターン領域を設けた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10839388A JPH01278735A (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10839388A JPH01278735A (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01278735A true JPH01278735A (ja) | 1989-11-09 |
Family
ID=14483625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10839388A Pending JPH01278735A (ja) | 1988-04-30 | 1988-04-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01278735A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139323A (ja) * | 1994-11-14 | 1996-05-31 | Rohm Co Ltd | 絶縁ゲート型半導体装置 |
US5525841A (en) * | 1994-02-22 | 1996-06-11 | Nec Corporation | Power gaAs fet having internal matching circuit |
JPWO2016103335A1 (ja) * | 2014-12-24 | 2017-11-09 | 株式会社日立製作所 | 半導体装置およびそれを用いた電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52115178A (en) * | 1976-03-24 | 1977-09-27 | Hitachi Ltd | Semiconductor device |
JPS5759445B2 (ja) * | 1975-06-26 | 1982-12-15 | Toshiba Machine Co Ltd | |
JPS637641A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | ワイヤボンデイング装置 |
-
1988
- 1988-04-30 JP JP10839388A patent/JPH01278735A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759445B2 (ja) * | 1975-06-26 | 1982-12-15 | Toshiba Machine Co Ltd | |
JPS52115178A (en) * | 1976-03-24 | 1977-09-27 | Hitachi Ltd | Semiconductor device |
JPS637641A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | ワイヤボンデイング装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525841A (en) * | 1994-02-22 | 1996-06-11 | Nec Corporation | Power gaAs fet having internal matching circuit |
JPH08139323A (ja) * | 1994-11-14 | 1996-05-31 | Rohm Co Ltd | 絶縁ゲート型半導体装置 |
JPWO2016103335A1 (ja) * | 2014-12-24 | 2017-11-09 | 株式会社日立製作所 | 半導体装置およびそれを用いた電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6418246A (en) | Lead frame for semiconductor device | |
JPH01278735A (ja) | 半導体装置 | |
JPS5619639A (en) | Semiconductor device | |
JPH02268467A (ja) | 半導体集積回路 | |
GB1181336A (en) | Strip Mounted Semiconductor Device | |
JPS6012742A (ja) | 半導体装置 | |
JP2946746B2 (ja) | 半導体集積装置 | |
JPH0373438U (ja) | ||
JPH06291251A (ja) | 電力用半導体モジュール | |
JPH0432761Y2 (ja) | ||
JPS5795642A (en) | Semiconductor integrated circuit | |
JPH0218951A (ja) | 混成集積回路 | |
JPH03165520A (ja) | 半導体装置 | |
JPS6180846A (ja) | 半導体装置 | |
JPH0211354U (ja) | ||
JPH03106043A (ja) | 半導体装置 | |
JPS6230349U (ja) | ||
JPH0284757A (ja) | リードフレームの製造方法 | |
JPS6352465A (ja) | 半導体集積回路装置 | |
JPH081912B2 (ja) | 半導体装置 | |
JPH0453244A (ja) | 半導体装置 | |
JPH04206867A (ja) | 半導体ダイナミックram | |
JPH03124662U (ja) | ||
JPH04246849A (ja) | 半導体装置 | |
KR970013262A (ko) | 연장된 내부리드를 갖는 리드프레임 |