JP6273357B2

JP6273357B2 - 配列基板及び表示パネル

Info

Publication number: JP6273357B2
Application number: JP2016526396A
Authority: JP
Inventors: 姜佳麗; 施明宏; 杜鵬
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2013-07-19
Filing date: 2013-07-24
Publication date: 2018-01-31
Anticipated expiration: 2033-07-24
Also published as: GB201522577D0; JP2016528540A; GB2529980B; CN103364987A; CN103364987B; RU2627938C1; GB2529980A; KR20160033212A; KR101894161B1; WO2015006993A1

Description

本発明は、表示技術に関し、特に、配列基板及び表示パネルに関する。

現在の表示パネルは、相対して設けられた配列基板及びカラーフィルタ基板と、両者の間に設けられた液晶層とからなる。このうち、カラーフィルタ基板にはＩＴＯ薄膜が設けられ、配列基板には画像を表示するための画素ユニットが設けられる。画素ユニットにはＩＴＯ薄膜が設けられ、画素ユニットのＩＴＯ薄膜は開孔を通して対応する金属層と電気的に接続される。

カラーフィルタ基板上のＩＴＯ薄膜と画素ユニットのＩＴＯ薄膜は、電場を生じる。ビア孔が設けられているため、辺縁部分において湾曲した電場が形成される。湾曲した電場によって、辺縁側の液晶が中間の垂直電場にある液晶に向かって重なり合わされ、これによりディスクリネーション線（Ｄｉｓｃｌｉｎａｔｉｏｎｌｉｎｅ）が形成される。

ディスクリネーション線は、表示パネルの透過率を低下させて、コストを上昇させる。ディスクリネーション線の面積が大きい時には、表示パネルに各種の表示ムラ（Ｍｕｒａ）が生じることになり、表示品質に影響を与えてしまう。

本発明は、ディスクリネーション線の出現確率を下げて、表示パネルの表示品質を向上させることが可能な、配列基板及び表示パネルを提供することを目的とする。

上述の目的を達成するために、本発明が提供する配列基板は、データ線と、走査線と、データ線と走査線に囲まれた画素構造とからなる。画素構造は、ＩＴＯ薄膜と、ＩＴＯ薄膜下方に設けられた少なくとも一つの金属層とからなる。このうち、ＩＴＯ薄膜は、開孔を通して金属層と電気的に接続されるとともに、ＩＴＯ薄膜にはスリットが設けられる。スリットは、ＩＴＯ薄膜と開孔の接続部分に設けられることにより、ディスクリネーション線の出現確率を減少させる。また、スリットの長さと幅は、それぞれ２．５マイクロメートルよりも大きい。更に、画素構造には、データ線と走査線の交点付近における薄膜トランジスタ、及びＩＴＯ薄膜と金属層の間における不動態化層が設けられる。金属層は、薄膜トランジスタのソース及びドレイン金属層からなる。開孔は、不動態化層を貫いて設けられるとともに薄膜トランジスタのソース或はドレイン金属層を露出させる。ＩＴＯ薄膜は、開孔を通して薄膜トランジスタのソース或はドレイン金属層の上方に設けられる。

このうち、スリットは、薄膜トランジスタのソース或はドレイン金属層の辺縁部分と対応して設けられるとともに、開孔から離れた方へ延伸して設けられる。

また、上述の目的を達成するために、本発明が提供する配列基板は、データ線と、走査線と、データ線と走査線に囲まれた画素構造とからなる。画素構造は、ＩＴＯ薄膜と、ＩＴＯ薄膜下方に設けられた少なくとも一つの金属層とからなる。このうち、ＩＴＯ薄膜は、開孔を通して金属層と電気的に接続されるとともに、ＩＴＯ薄膜にはスリットが設けられる。スリットは、ＩＴＯ薄膜と開孔の接続部分に設けられることにより、ディスクリネーション線の出現確率を減少させる。

このうち、スリットの長さと幅は、それぞれ２．５マイクロメートルよりも大きい。

このうち、更に画素構造には、データ線と走査線の交点付近における薄膜トランジスタと、ＩＴＯ薄膜と金属層の間における不動態化層が設けられる。金属層は、薄膜トランジスタのソース及びドレイン金属層からなる。開孔は、不動態化層を貫いて設けられるとともに薄膜トランジスタのソース或はドレイン金属層を露出させる。ＩＴＯ薄膜は、開孔を通して薄膜トランジスタのソース或はドレイン金属層の上方に設けられる。

このうち、スリットは、薄膜トランジスタのソース或はドレイン金属層の辺縁部分と対応して設けられるとともに、開孔から離れた方向へ延伸して設けられる。

このうち、更に画素構造には、ＩＴＯ薄膜と金属層の間における不動態化層及び絶縁層が設けられる。金属層には、コモン電極金属層が設けられ、開孔が不動態化層と絶縁層を同時に貫いて設けられることによりコモン電極金属層が露出する。ＩＴＯ薄膜は、開孔を通してコモン電極金属層の上方に設けられる。

このうち、スリットは、コモン電極金属層の辺縁部分と対応して設けられるとともに、開孔から離れた方向へ延伸して設けられる。

また更に、上述の目的を達成するために、本発明が提供する表示パネルは、相対して設けられたカラーフィルタ基板及び配列基板からなる。前記配列基板は、データ線と、走査線と、データ線と走査線に囲まれた画素構造とからなる。画素構造は、ＩＴＯ薄膜と、ＩＴＯ薄膜下方に設けられた少なくとも一つの金属層とからなる。このうち、ＩＴＯ薄膜は、開孔を通して金属層と電気的に接続されるとともに、ＩＴＯ薄膜にはスリットが設けられる。スリットは、ＩＴＯ薄膜と開孔の接続部分に設けられることにより、ディスクリネーション線の出現確率を減少させる。

更に、画素構造には、データ線と走査線の交点付近における薄膜トランジスタと、ＩＴＯ薄膜と金属層の間における不動態化層が設けられる。金属層は、薄膜トランジスタのソース及びドレイン金属層からなる。開孔は、不動態化層を貫いて設けられるとともに薄膜トランジスタのソース或はドレイン金属層を露出させる。ＩＴＯ薄膜は、開孔を通して薄膜トランジスタのソース或はドレイン金属層の上方に設けられる。

本発明は、従来技術と比較して、以下の有益な効果を持つ。即ち、本発明の配列基板における画素構造のＩＴＯ薄膜は、開孔を通して下方の金属層と電気的に接続されるとともに、ＩＴＯ薄膜にはスリットが設けられ、前記スリットはＩＴＯ薄膜と開孔の接続部分に設けられ、以上の方法によって、本発明は表示時において、スリット両側にそれぞれ互いに対応する湾曲電場が生じ、これにより、開孔が設けられたことによって生じる湾曲電場を減少させて、ディスクリネーション線の出現確率を減少させることが出来るため、表示パネルの表示品質を向上させることが可能になる。

本発明の実施例１における配列基板を示した概略図である。図１に示した配列基板のＡ−Ａ′線における断面図である。本発明の実施例２における配列基板を示した概略図である。図３に示した配列基板のＢ−Ｂ′線における断面図である。本発明の実施例３における表示パネルを示した概略図である。

以下では、図と実施例を示して、本発明について詳しく説明する。

（実施例１）
図１、図２を合わせて参照する。図１は、本発明の配列基板の実施例１を示した概略図である。図２は、図１に示した配列基板のＡ−Ａ′線における断面図である。配列基板１０は、データ線１１と、走査線１２と、データ線１１と走査線１２に囲まれた画素構造１３とからなる。このうち、画素構造１３は、ＩＴＯ薄膜１４と、ＩＴＯ薄膜１４下方に設けられた少なくとも一つの金属層Ｍとからなる。また、ＩＴＯ薄膜１４は、開孔１５１を通して金属層Ｍと電気的に接続されるとともに、ＩＴＯ薄膜１４には、スリット１６が設けられる。スリット１６は、ＩＴＯ薄膜１４と開孔１５１の接続部分に設けられることにより、ディスクリネーション線の出現確率を減少させる。

具体的に述べると、画素構造１３には、更に、データ線１１と走査線１２の交点付近における薄膜トランジスタＴ、及びコモン電極１１１が設けられる。薄膜トランジスタＴは、ゲートＧと、ソースＳと、ドレインＤとからなる。このうち、ゲートＧと走査線１２は電気的に接続され、ソースＳとデータ線１１は電気的に接続され、ドレインＤは開孔１５１を通してＩＴＯ薄膜１４と電気的に接続される。コモン電極１１１は、走査線１２と平行するように設けられるとともに、コモン電極１１１は開孔１５２を通してＩＴＯ薄膜１４と電気的に接続される。

実施例１において、金属層Ｍは、ゲート金属層Ｍ１１と、ソース金属層Ｍ２１と、ドレイン金属層Ｍ２２とからなる。ゲートＧは、ゲート金属層Ｍ１１によって配列基板１０のガラス基板１７上に形成される。またゲートＧ上には、ゲート絶縁層１８が形成されることにより、ゲートＧとソースＳ及びドレインＤの間における絶縁作用が得られる。ゲート絶縁層１８上には、半導体層１９と不純物半導体層２０が形成される。半導体層１９と不純物半導体層２０上には、溝穴２１が設けられる。溝穴２１は、不純物半導体層２０を貫いて設けられるとともに半導体層１９の一部分を穿つように設けられる。ソースＳはソース金属層Ｍ２１によって形成され、ドレインＤはドレイン金属層Ｍ２２によって形成されるとともに、ソース金属層Ｍ２１とドレイン金属層Ｍ２２は、それぞれ溝穴２１の両側に設けられ、且つ不純物半導体層２０上に設けられる。尚、半導体層１９と不純物半導体層２０は、開閉作用を担う。具体的に述べると、ゲートＧが走査線１２のオン信号を受信して薄膜トランジスタＴをオンにした時、半導体層１９と不純物半導体層２０はソースＳとドレインＤを導通状態にし、これにより、データ線１１から伝送された信号がソースＳを経由してドレインＤまで伝送される。ゲートＧが走査線１２の信号を受信していない時、或は、走査線１２のオフ信号を受信して薄膜トランジスタＴをオフにした時、半導体層１９と不純物半導体層２０はソースＳとドレインＤを非導通状態にする。また、ソース金属層Ｍ２１とドレイン金属層Ｍ２２上には、不動態化層２２が覆設され、不動態化層２２におけるドレイン金属層Ｍ２２と対応する位置には開孔１５１が設けられる。更に、開孔１５１は、不動態化層２２を貫くとともに薄膜トランジスタＴのドレイン金属層Ｍ２２を露出させる。ＩＴＯ薄膜１４は、不動態化層２２上に設けられるとともに、開孔１５１を通してドレイン金属層Ｍ２２と電気的に接続される。

実施例１において、スリット１６は、薄膜トランジスタＴのドレイン金属層Ｍ２２における辺縁部分と対応して設けられるとともに、開孔１５１から離れた方向へ延伸して設けられる。このうち、スリット１６の長さと幅は、それぞれ２．５マイクロメートルよりも大きいことが望ましい。更に、スリット１６は、図１のＰ１或はＰ２の位置に設けられることも可能である。また或は、スリット１６は、環状をなすとともに、開孔１５１を囲むように設けられることも可能である。具体的なスリット１６の位置と形状については、ここでは限定しない。また、注意すべきなのは、スリット１６はＩＴＯ薄膜１４と開孔１５１の接続部分に設けられているものの、ＩＴＯ薄膜１４と開孔１５１にはつながった部分が残されているという点である。

実施例１において、ソース金属層Ｍ２１とドレイン金属層Ｍ２２は、同じ金属素材からなる。

また、その他の実施例において、開孔１５１は、不動態化層２２におけるソース金属層Ｍ２１と対応する位置に設けられることも望ましい。即ち、ＩＴＯ薄膜１４は、開孔１５１を通してソース金属層Ｍ２１と電気的に接続される。この時、スリット１６は、薄膜トランジスタＴのソース金属層Ｍ２１の辺縁部分と対応して設けられるとともに、開孔１５１から離れた方向へ延伸して設けられる。

以上により、本発明は、ＩＴＯ薄膜１４にスリット１６が設けられ、且つスリット１６がＩＴＯ薄膜１４と開孔１５１の接続部分に設けられることにより、表示時において、スリット１６両側にそれぞれ互いに対応する湾曲電場が生じ、これにより、開孔１５１が設けられたことによって生じる湾曲電場を減少させて、ディスクリネーション線の出現確率を下げることが出来る。

（実施例２）
図３を参照する。図３は、本発明の実施例２における配列基板を示した概略図である。図３に示した配列基板３０と図１に示した配列基板１０の差は、以下の点である。即ち、スリット３６は、ＩＴＯ薄膜３４と開孔３５２の接続部分に設けられる。合わせて図４を参照する。図４は、図３に示した配列基板３０のＢ−Ｂ′線における断面図である。実施例２において、金属層には、更にコモン電極金属層Ｍ１２が設けられる。コモン電極３１１は、コモン電極金属層Ｍ１２によって形成される。コモン電極金属層Ｍ１２とゲート金属層Ｍ１１は、同じ金属素材からなるとともに、両者は同一層に設けられる。コモン電極金属層Ｍ１２上には、絶縁層３８と不動態化層４２が順に設けられるとともに、開孔３５２によって絶縁層３８と不動態化層４２が同時に貫かれてコモン電極金属層Ｍ１２が露出する。ＩＴＯ薄膜３４は、開孔３５２を通してコモン電極金属層Ｍ１２と電気的に接続される。スリット３６は、コモン電極層Ｍ１２の辺縁部分を対応して設けられるとともに、開孔３５２から離れた方向へ延伸して設けられる。当然ながら、スリット３６は、その他の位置に設けられることも可能である（例えば、図３のＷ１或はＷ２）。また或は、スリット３６は、環状をなして、開孔３５２を囲むように設けられることも可能である。具体的なスリット３６の位置と形状は、ここでは限定しない。注意すべきなのは、スリット３６はＩＴＯ薄膜３４と開孔３５２の接続部分に設けられるものの、ＩＴＯ薄膜３４と開孔３５２にはつながった部分が残されているという点である。

また、実施例２においても同様に、スリット３６が設けられることにより、表示時において、スリット３６両側にそれぞれ互いに対応する湾曲電場が生じ、これにより、開孔３５２が設けられたことによって生じる湾曲電場を減少させて、ディスクリネーション線の出現確率を下げることが出来る。

（実施例３）
図５を参照する。図５は、本発明の実施例３における表示パネルを示した概略図である。本発明の表示パネル５０は、相対して設けられたカラーフィルタ基板５１及び配列基板５２と、カラーフィルタ基板５１と配列基板５２の間に設けられた液晶層５３とからなる。このうち配列基板５２は、前述した配列基板であるため、ここで重複して述べることはしない。

以上を総じて言えば、本発明の配列基板における画素構造のＩＴＯ薄膜は、開孔を通して下方の金属層と電気的に接続されるとともに、ＩＴＯ薄膜上にはスリットが設けられ、前記スリットはＩＴＯ薄膜と開孔の接続部分に設けられる。以上の方法によって、本発明は表示時において、スリット両側にそれぞれ互いに対応する湾曲電場が生じ、これにより、開孔が設けられたことによって生じる湾曲電場を減少させて、ディスクリネーション線の出現確率を減少させることが出来る。よって、表示パネルの表示品質を向上させることが可能になる。

以上は、本発明の実施例について述べたに過ぎず、これにより本発明の請求範囲を限定するものではない。本発明の明細書及び図の内容を利用してなされた同等の効果を持つ構造や工程についての変更、或は、他の関連技術における直接的・間接的な運用は、いずれも本発明の特許保護の範囲内に含まれる。

１０配列基板
１１データ線
１１１コモン電極
１２走査線
１３画素構造
１４ＩＴＯ薄膜
１５１開孔
１５２開孔
１６スリット
１７ガラス基板
１８ゲート絶縁層
１９半導体層
２０不純物半導体層
２１溝穴
２２不動態化層
Ｍ金属層
Ｔ薄膜トランジスタ
Ｇゲート
Ｓソース
Ｄドレイン
Ｍ１１ゲート金属層
Ｍ１２コモン電極金属層
Ｍ２１ソース金属層
Ｍ２２ドレイン金属層

Claims

データ線と、走査線と、前記データ線と前記走査線に囲まれた画素構造とからなる、配列基板であって、
前記画素構造は、ＩＴＯ薄膜と、前記ＩＴＯ薄膜の下方に設けられた少なくとも一つの金属層とからなり、
前記ＩＴＯ薄膜は、開孔を通して前記金属層と電気的に接続され、
前記ＩＴＯ薄膜には、スリットが設けられ、
前記スリットは、ディスクリネーション線の出現確率を下げるために、前記ＩＴＯ薄膜と前記開孔の接続部分に設けられ、
前記画素構造には、更に前記データ線と前記走査線の交点付近における薄膜トランジスタと、前記ＩＴＯ薄膜と前記金属層の間における不動態化層が設けられ、
前記金属層は、前記薄膜トランジスタのソース及びドレイン金属層からなり、
前記開孔は、前記不動態化層を貫いて設けられるとともに前記薄膜トランジスタの前記ソース或は前記ドレイン金属層を露出させ、
前記ＩＴＯ薄膜は、前記開孔を通して前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の上方に設けられ、
前記スリットは、前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の辺縁部分と対応して設けられるとともに、前記開孔から離れた方向へ延伸して設けられる
ことを特徴とする配列基板。
請求項１に記載の配列基板において、
更に、前記スリットの長さと幅は、それぞれ２．５マイクロメートルよりも大きい
ことを特徴とする配列基板。
データ線と、走査線と、前記データ線と前記走査線に囲まれた画素構造とからなる、配列基板であって、
前記画素構造は、ＩＴＯ薄膜と、前記ＩＴＯ薄膜の下方に設けられた少なくとも一つの金属層とからなり、
このうち、前記ＩＴＯ薄膜は、開孔を通して前記金属層と電気的に接続され、
前記ＩＴＯ薄膜には、スリットが設けられ、
前記スリットは、ディスクリネーション線の出現確率を下げるために、前記ＩＴＯ薄膜と前記開孔の接続部分に設けられ、
前記画素構造には、更に前記データ線と前記走査線の交点付近における薄膜トランジスタと、前記ＩＴＯ薄膜と前記金属層の間における不動態化層が設けられ、
前記金属層は、前記薄膜トランジスタのソース及びドレイン金属層からなり、
前記開孔は、前記不動態化層を貫いて設けられるとともに前記薄膜トランジスタの前記ソース或は前記ドレイン金属層を露出させ、
前記ＩＴＯ薄膜は、前記開孔を通して前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の上方に設けられ、
前記スリットは、前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の辺縁部分と対応して設けられるとともに、前記開孔から離れた方向へ延伸して設けられる
ことを特徴とする配列基板。
請求項３に記載の配列基板において、
更に、前記スリットの長さと幅は、それぞれ２．５マイクロメートルよりも大きい
ことを特徴とする配列基板。
請求項３に記載の配列基板において、
更に、前記画素構造には、前記ＩＴＯ薄膜と前記金属層の間における不動態化層及び絶縁層が設けられ、
前記金属層には、コモン電極金属層が設けられ、
前記開孔は、前記不動態化層と前記絶縁層を同時に貫いて設けられることにより前記コモン電極金属層を露出させ、
前記ＩＴＯ薄膜は、前記開孔を通して前記コモン電極金属層の上方に設けられる
ことを特徴とする配列基板。
請求項５に記載の配列基板において、
前記スリットは、前記コモン電極金属層の辺縁部分と対応して設けられるとともに、前記開孔から離れた方向へ延伸して設けられる
ことを特徴とする配列基板。
相対して設けられたカラーフィルタ基板及び配列基板からなる、表示パネルであって、
前記配列基板は、データ線と、走査線と、前記データ線と前記走査線に囲まれた画素構造とからなり、
前記画素構造は、ＩＴＯ薄膜と、前記ＩＴＯ薄膜の下方に設けられた少なくとも一つの金属層とからなり、
このうち、前記ＩＴＯ薄膜は、開孔を通して前記金属層と電気的に接続され、
前記ＩＴＯ薄膜には、スリットが設けられ、
前記スリットは、ディスクリネーション線の出現確率を下げるために、前記ＩＴＯ薄膜と前記開孔の接続部分に設けられ、
前記画素構造には、更に前記データ線と前記走査線の交点付近における薄膜トランジスタと、前記ＩＴＯ薄膜と前記金属層の間における不動態化層が設けられ、
前記金属層は、前記薄膜トランジスタのソース及びドレイン金属層からなり、
前記開孔は、前記不動態化層を貫いて設けられるとともに前記薄膜トランジスタの前記ソース或は前記ドレイン金属層を露出させ、
前記ＩＴＯ薄膜は、前記開孔を通して前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の上方に設けられ、
前記スリットは、前記薄膜トランジスタの前記ソース或は前記ドレイン金属層の辺縁部分と対応して設けられるとともに、前記開孔から離れた方向へ延伸して設けられる
ことを特徴とする表示パネル。
請求項７に記載の表示パネルにおいて、
前記スリットの長さと幅は、それぞれ２．５マイクロメートルよりも大きい
ことを特徴とする表示パネル。
請求項７に記載の表示パネルにおいて、
更に、前記画素構造には、前記ＩＴＯ薄膜と前記金属層の間における不動態化層及び絶縁層が設けられ、
前記金属層には、コモン電極金属層が設けられ、
前記開孔は、前記不動態化層と前記絶縁層を同時に貫いて設けられることにより前記コモン電極金属層を露出させ、
前記ＩＴＯ薄膜は、前記開孔を通して前記コモン電極金属層の上方に設けられる
ことを特徴とする表示パネル。
請求項９に記載の表示パネルにおいて、
前記スリットは、前記コモン電極金属層の辺縁部分と対応して設けられるとともに、前記開孔から離れた方向へ延伸して設けられる
ことを特徴とする表示パネル。