JP6232232B2 - 半導体装置及び電流量制御方法 - Google Patents
半導体装置及び電流量制御方法 Download PDFInfo
- Publication number
- JP6232232B2 JP6232232B2 JP2013182503A JP2013182503A JP6232232B2 JP 6232232 B2 JP6232232 B2 JP 6232232B2 JP 2013182503 A JP2013182503 A JP 2013182503A JP 2013182503 A JP2013182503 A JP 2013182503A JP 6232232 B2 JP6232232 B2 JP 6232232B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- generation circuit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/563—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including two stages of regulation at least one of which is output level responsive, e.g. coarse and fine regulation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Engineering (AREA)
Description
[第1の実施の形態]
まず、本実施の形態の半導体装置としての定電圧装置の構成について説明する。図1には、本実施の形態の定電圧装置の一例の構成を表す回路図を示す。図1に示すように、本実施の形態の定電圧装置10は、ロジック回路16、容量接続端子18、及び容量素子C1と共に、マイクロコントローラ(半導体集積回路)1上に搭載されている。すなわち、定電圧装置10、ロジック回路16、容量接続端子18、及び容量素子C1は、同一の半導体チップ上に搭載されている。
ここで、従来の定電圧装置を備えたマイクロコントローラを比較例として挙げて説明する。図9には、従来の定電圧装置110を備えたマイクロコントローラ100の一例の回路図を示す。また、図10には、図9に示した従来のマイクロコントローラ100における負荷電流、PMOS42のゲートの電位(PG電位)、及び出力VDDLの電位(VDDL電位)のタイムチャートを示す。
[第2の実施の形態]
本実施の形態の定電圧装置は、第1の実施の形態の定電圧装置10と同様の構成及び動作を含むため、同様の構成及び動作についてはその旨を記し、詳細な説明を省略する。
10 定電圧装置
14 定電流切替信号生成回路
15 メモリ
16 ロジック回路
18 容量接続端子
20 定電流生成回路
22、24、32、34、42、52 PMOS
26、27、28、29、36、38、40、41、43、44、45、46 NMOS
30 ボルテージフォロアアンプ
50 定電流回路
54 基準電圧生成回路
56 比較回路
58 インバータ
60、62 RSラッチ
64 論理和回路
66 制御回路
C1、C2 容量素子
R1、R2 抵抗素子
Claims (8)
- ソースが電源電圧部に接続された第1PMOSトランジスタ、
ソースが電源電圧部に接続され、ゲートが前記第1PMOSトランジスタのゲートに接続された第2PMOSトランジスタ、
ドレインが前記第1PMOSトランジスタのドレイン及びゲートに接続され、ゲートが前記第2PMOSトランジスタのドレインに接続された第1NMOSトランジスタ、
ドレインが前記第2PMOSトランジスタのドレインに接続され、ソースが所定の電位を有する部位に接続され、ゲートが前記第1NMOSトランジスタのゲートに接続された第2NMOSトランジスタ、
一端が前記第1NMOSトランジスタのソースに接続された第1抵抗素子、
一端が前記第1抵抗素子の他端に接続され、他端が所定の電位を有する部位に接続された第2抵抗素子、
及びドレインが前記第1抵抗素子の他端に接続され、ソースが所定の電位を有する部位に接続された第3NMOSトランジスタを備え、電流を生成する電流生成回路と、
前記電流生成回路で生成された電流を用いて基準電圧から所定の電圧を生成して出力し、かつ出力に自装置が搭載された集積回路の内部に設けられた内部容量素子が接続された電圧生成回路と、
前記電圧生成回路の出力と前記集積回路の外部に設けられた外部容量素子との接続状態を示すフラグを記憶する記憶部と、
前記第3NMOSトランジスタのゲートに接続され、前記フラグに基づいて、前記電圧生成回路の出力と前記外部容量素子とが接続されている接続状態を前記フラグが示す場合は、前記第3NMOSトランジスタをオフ状態にし、前記電圧生成回路の出力と前記外部容量素子とが非接続である接続状態を前記フラグが示す場合は、前記第3NMOSトランジスタをオン状態にして、前記電圧生成回路が前記所定の電圧を生成するのに用いる電流の電流量を制御する制御部と、
を備えた半導体装置。 - 前記制御部は、
前記フラグが示す接続状態が、前記電圧生成回路の出力と前記外部容量素子とが接続されていることを示す場合は、第1の電流量に制御し、
前記フラグが示す接続状態が、前記電圧生成回路の出力と前記外部容量素子とが非接続であることを示す場合は、前記第1の電流量よりも電流量が多い第2の電流量に制御する、
請求項1に記載の半導体装置。 - 前記制御部は、前記フラグに基づいて前記電流生成回路が生成する電流の電流量を制御する、
請求項1または請求項2に記載の半導体装置。 - ソースが電源電圧部に接続された第1PMOSトランジスタ、
ソースが電源電圧部に接続され、ゲートが前記第1PMOSトランジスタのゲートに接続された第2PMOSトランジスタ、
ドレインが前記第1PMOSトランジスタのドレイン及びゲートに接続され、ゲートが前記第2PMOSトランジスタのドレインに接続された第1NMOSトランジスタ、
ドレインが前記第2PMOSトランジスタのドレインに接続され、ソースが所定の電位を有する部位に接続され、ゲートが前記第1NMOSトランジスタのゲートに接続された第2NMOSトランジスタ、
一端が前記第1NMOSトランジスタのソースに接続された第1抵抗素子、
一端が前記第1抵抗素子の他端に接続され、他端が所定の電位を有する部位に接続された第2抵抗素子、
及びドレインが前記第1抵抗素子の他端に接続され、ソースが所定の電位を有する部位に接続された第3NMOSトランジスタを備え、
電流を生成する電流生成回路と、
前記電流生成回路で生成された電流を用いて基準電圧から所定の電圧を生成して出力する、自装置が搭載された集積回路の内部に設けられた内部容量素子が出力に接続された電圧生成回路と、
前記第3NMOSトランジスタのゲートに接続され、前記電圧生成回路から出力された出力電圧が、所定の時間内に前記基準電圧の電圧値よりも高い制御用基準電圧値に到達した場合に、前記第3NMOSトランジスタをオン状態にして、前記電圧生成回路の出力と前記集積回路の外部に設けられた外部容量素子との接続状態を判断し、接続状態に基づいて前記電圧生成回路が前記所定の電圧を生成するのに用いる電流の電流量を制御する制御部と、
を備えた半導体装置。 - 前記制御部は、前記電圧生成回路から出力された出力電圧の単位時間当たりの変化量に基づいて、前記接続状態を判断する、
請求項4に記載の半導体装置。 - 前記制御部は、
前記電圧生成回路の出力に所定の電流を供給する定電流回路と、
前記基準電圧よりも電圧値が高い制御用基準電圧を生成する制御用基準電圧生成回路と、
前記制御用基準電圧と前記電圧生成回路の出力の電圧とを比較する比較回路と、を備え、
前記比較回路の比較結果に基づいて前記電圧生成回路が前記所定の電圧を生成するのに用いる電流の電流量を制御する、
請求項4または請求項5に記載の半導体装置。 - 前記制御部は、
スタート信号とストップ信号とを出力する制御回路と、
前記スタート信号に応じたレベルの信号がセットされて出力され、かつ、前記比較回路の比較結果と前記ストップ信号との組み合わせに対応する信号に応じてリセットされる第1のRSラッチと、
前記第1のRSラッチの出力のレベルに応じて、前記定電流回路から前記電圧生成回路の出力に電流を供給させる制御を行うスイッチング素子と、
前記比較回路の比較結果に応じたレベルの信号がセットされて出力され、かつ、前記スタート信号に応じたレベルの信号に応じてリセットされる第2のRSラッチと、
を備え、前記第2のRSラッチから出力された信号に基づいて電流量を制御する請求項6に記載の半導体装置。 - 請求項1から請求項3のいずれか1項に記載の半導体装置における電流量制御方法であって、
電流生成回路により、電流を生成する工程と、
出力に自装置が搭載された集積回路の内部に設けられた内部容量素子が接続された電圧生成回路により、前記電流生成回路で生成された電流を用いて基準電圧から所定の電圧を生成して出力する工程と、
制御部により、記憶部に記憶された前記電圧生成回路の出力と前記集積回路の外部に設けられた外部容量素子との接続状態を示すフラグに基づいて前記電圧生成回路が前記所定の電圧を生成するのに用いる電流の電流量を制御する工程と、
を備えた電流量制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013182503A JP6232232B2 (ja) | 2013-09-03 | 2013-09-03 | 半導体装置及び電流量制御方法 |
CN201410418218.9A CN104426507B (zh) | 2013-09-03 | 2014-08-22 | 半导体装置以及电流量控制方法 |
US14/471,685 US9454165B2 (en) | 2013-09-03 | 2014-08-28 | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013182503A JP6232232B2 (ja) | 2013-09-03 | 2013-09-03 | 半導体装置及び電流量制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015049812A JP2015049812A (ja) | 2015-03-16 |
JP6232232B2 true JP6232232B2 (ja) | 2017-11-15 |
Family
ID=52582296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013182503A Active JP6232232B2 (ja) | 2013-09-03 | 2013-09-03 | 半導体装置及び電流量制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9454165B2 (ja) |
JP (1) | JP6232232B2 (ja) |
CN (1) | CN104426507B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9874893B2 (en) * | 2015-05-27 | 2018-01-23 | Analog Devices, Inc. | Self-biased multiple cascode current mirror circuit |
CN106647922B (zh) * | 2016-11-18 | 2018-07-20 | 中国电子科技集团公司第四十一研究所 | 一种电压跟踪和嵌位电路 |
JP6957919B2 (ja) * | 2017-03-23 | 2021-11-02 | セイコーエプソン株式会社 | 駆動回路及び電子機器 |
MX2019011232A (es) | 2017-03-24 | 2019-11-18 | Guangdong Oppo Mobile Telecommunications Corp Ltd | Metodo de indicacion de recursos, aparato, dispositivo de red de acceso, terminal y sistema. |
JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
CN110780098A (zh) * | 2019-10-21 | 2020-02-11 | 深圳市亿普赛电子科技有限公司 | 一种直流大电流标准源 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686823A (en) * | 1996-08-07 | 1997-11-11 | National Semiconductor Corporation | Bandgap voltage reference circuit |
US6188211B1 (en) * | 1998-05-13 | 2001-02-13 | Texas Instruments Incorporated | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response |
JP4731745B2 (ja) * | 2000-08-31 | 2011-07-27 | 日本電産サーボ株式会社 | ステッピングモータの制御装置 |
JP4217497B2 (ja) * | 2003-02-05 | 2009-02-04 | 株式会社リコー | 定電圧回路 |
JP3561716B1 (ja) * | 2003-05-30 | 2004-09-02 | 沖電気工業株式会社 | 定電圧回路 |
JP4445780B2 (ja) * | 2004-03-02 | 2010-04-07 | Okiセミコンダクタ株式会社 | 電圧レギュレータ |
JP2007159226A (ja) * | 2005-12-02 | 2007-06-21 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
JP2007228357A (ja) | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 電流スイッチ回路 |
JP2008017566A (ja) | 2006-07-04 | 2008-01-24 | Oki Electric Ind Co Ltd | 電源発生回路 |
JP2008042815A (ja) * | 2006-08-10 | 2008-02-21 | Oki Electric Ind Co Ltd | 基準電圧発生回路及びそれを用いたパイプライン型アナログ/ディジタル変換器 |
JP5054441B2 (ja) * | 2007-06-15 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | レギュレータ回路 |
EP2223421B1 (en) * | 2007-12-21 | 2015-01-21 | SanDisk Technologies Inc. | Self-configurable multi-regulator asic core power delivery |
US8040143B2 (en) * | 2009-09-30 | 2011-10-18 | Freescale Semiconductor, Inc. | Capacitance sensing with mismatch compensation |
US20140029308A1 (en) * | 2011-03-09 | 2014-01-30 | Solantro Semiconductor Corp. | Inverter having extended lifetime dc-link capacitors |
CN202435328U (zh) * | 2011-10-18 | 2012-09-12 | Abb技术有限公司 | 自动电压调节器及具有此类自动电压调节器的*** |
CN102969765B (zh) * | 2012-11-13 | 2015-06-17 | 深圳鼎信芯微电子有限公司 | 一种恒流恒压充电控制电路 |
-
2013
- 2013-09-03 JP JP2013182503A patent/JP6232232B2/ja active Active
-
2014
- 2014-08-22 CN CN201410418218.9A patent/CN104426507B/zh active Active
- 2014-08-28 US US14/471,685 patent/US9454165B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9454165B2 (en) | 2016-09-27 |
JP2015049812A (ja) | 2015-03-16 |
CN104426507B (zh) | 2019-04-30 |
US20150061631A1 (en) | 2015-03-05 |
CN104426507A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6232232B2 (ja) | 半導体装置及び電流量制御方法 | |
US7397298B2 (en) | Semiconductor device having internal power supply voltage generation circuit | |
US8754628B2 (en) | Voltage regulator for high speed switching of voltages | |
JPH0962380A (ja) | 内部降圧回路 | |
JP2011193579A (ja) | 半導体装置 | |
WO2015026503A1 (en) | Active regulator wake-up time improvement by capacitive regulation | |
JP5361614B2 (ja) | 降圧回路 | |
US8994410B2 (en) | Semiconductor device with power supply circuit | |
TWI672572B (zh) | 電壓調節器 | |
JP4377274B2 (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
KR100803363B1 (ko) | 반도체 메모리 장치의 전압 생성 회로 | |
JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
US7928777B2 (en) | Semiconductor device and method of supplying internal power to semiconductor device | |
JP4077429B2 (ja) | 昇圧回路 | |
JP5426357B2 (ja) | 昇圧回路、昇圧方法、半導体装置 | |
JP2005122837A (ja) | 半導体集積回路装置 | |
JP5572283B2 (ja) | 電圧検知回路 | |
JP5173310B2 (ja) | 半導体集積回路 | |
JP2010098804A (ja) | 昇圧回路 | |
JP2014134862A (ja) | 半導体装置 | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2002258956A (ja) | 電圧制御回路 | |
KR101026380B1 (ko) | 전압레벨 검출회로 | |
KR101184805B1 (ko) | 전압 다운 컨버터 | |
JP2006094334A (ja) | 発振器及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6232232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |