JP6141645B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、さらに具体的に、本発明は、ゲート駆動部を含む表示装置に関する。

一般に、表示装置は、映像を表示する単位である複数の画素と駆動部を含む。駆動部は、画素にデータ電圧を印加するデータ駆動部、及びデータ電圧の伝達を制御するゲート信号を印加するゲート駆動部を含む。従来は、ゲート駆動部及びデータ駆動部をチップ（Ｃｈｉｐ）形態で印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄｄ、ＰＣＢ）に実装して表示板と接続するか、または駆動部チップを表示板に直接実装する方式が主に使用された。しかし、最近は薄膜トランジスタチャネルの高い移動度を要しないゲート駆動部の場合、これを別途のチップに形成せず、表示板に集積する構造が開発されている。

このようなゲート駆動部は、従属的に接続した複数のステージからなるシフトレジスタと、これに駆動信号を伝達する複数の信号線とを含む。複数のステージはそれぞれ一つのゲート線に接続しており、複数のステージは定められた順に順次に各ゲート線にゲート信号を出力する。

最近、表示板の映像が表示される表示領域の周辺に位置する周辺領域が小さい表示装置に対する要求が大きくなっている。周辺領域が大きくなれば、映像を表示する表示領域が相対的に小さく見え、タイルド表示装置（ｔｉｌｅｄ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）の製造において制約になる場合がある。

特開２００２−１８２２３２号公報

本発明の目的は、表示装置の周辺領域を小さくすることにある。

本発明の一実施形態による表示板は、第１方向に延在する第１周縁、及び前記第１方向と異なる第２方向に沿って延在する第２周縁を含み、前記第１方向と前記第２方向を長方形の主要軸にして、表示領域と周辺領域に分れる長方形表示板であって、前記表示領域で前記第２方向に沿って延在する複数のゲート線、及び順次に接続している複数のメインステージを含んで、前記複数のゲート線それぞれに、それぞれのゲート信号を出力するゲート駆動部を含み、前記複数のステージは、前記表示領域の前記ゲート線と接続していない一つ以上のダミーステージをさらに含み、前記複数のメインステージは前記第１周縁に沿って一列に配列されており、前記複数のメインステージのうちの一つ以上は、前記第２周縁に沿って一列に配列されている一つ以上のダミーステージと接続し、前記一つ以上のダミーステージは前記第２方向に延在する長いレイアウトを有し、前記一つ以上のダミーステージのレイアウトは前記一つ以上のメインステージの一般的なレイアウトと異なる。

前記一つ以上のダミーステージの長いレイアウトと、前記一つ以上のメインステージの一般的なレイアウトそれぞれは、複数の薄膜トランジスタの配置を含み、前記一つ以上のメインステージ及び前記一つ以上のダミーステージが含む前記複数の薄膜トランジスタの配置、及び前記それぞれの薄膜トランジスタのうちの少なくとも一つは互いに異なってもよい。

前記一つ以上のダミーステージと接続しており、前記第２周縁に沿って位置して、前記一つ以上のダミーステージと隣接するダミーパターンをさらに含んでもよい。

前記一つ以上のダミーステージは、ダミーゲート信号を出力する出力端子を含み、前記のダミーパターンは、前記出力端子と接続している一つ以上の電気素子を含んでもよい。

前記一つ以上のメインステージの複数の薄膜トランジスタのうちの第１薄膜トランジスタは、複数の第１単位トランジスタを含み、前記一つ以上のダミーステージの複数の薄膜トランジスタのうちの前記第１薄膜トランジスタと同一の機能を行う第２薄膜トランジスタは、複数の第２単位トランジスタを含み、前記複数の第１単位トランジスタの数は、前記複数の第２単位トランジスタの数と異なってもよい。

前記複数の第１単位トランジスタのうちの一つのチャネル幅の方向は、前記複数の第２単位トランジスタのうちの一つのチャネル幅の方向と異なってもよい。

前記複数の第２単位トランジスタのうちの一つのチャネル幅の方向は、前記第２方向であってもよい。

前記一つ以上のダミーステージの前記第２方向の長さは、前記一つ以上のメインステージの前記第２方向の長さ及び前記第１方向の長さより長くてもよい。

前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さと異なってもよい。

前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さより短くてもよい。

前記複数のメインステージ及び前記一つ以上のダミーステージに制御信号を伝達する制御信号線をさらに含み、前記制御信号線は、前記第１周縁に沿って延在する第１部分、前記第２周縁に沿って延在する第２部分、及び前記第１部分と前記第２部分を接続するコーナー部を含み、前記コーナー部は、前記第１方向及び前記第２方向と斜角をなしてもよい。

前記制御信号線は、クロック信号線、走査開始信号線、及び低電圧線のうちの少なくとも一つを含んでもよい。

前記一つの以上のダミーステージは、前記複数のメインステージのうちの少なくとも一つのメインステージとコーナー配線によって接続し、前記コーナー配線は、前記第１方向及び前記第２方向と斜角をなしてもよい。

前記制御信号線の前記コーナー部と前記第１周縁または前記第２周縁との間に位置する整列キーをさらに含んでもよい。

前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、前記一つ以上のメインステージが含む複数の薄膜トランジスタのうちの少なくとも一部は、前記表示領域に配置してもよい。

前記表示板は、前記第１周縁と対向する第３周縁をさらに含み、前記ゲート駆動部の前記複数のステージは、前記第３周縁に沿って一列に配列されており、前記複数のゲート線と接続している複数のメインステージ、及び前記第３周縁に沿って配列される前記複数のメインステージと接続している一つ以上のダミーステージをさらに含んでもよい。

前記第３周縁に沿って配列された前記複数のメインステージと接続している前記一つ以上のダミーステージの出力端子と接続しているダミーパターンをさらに含んでもよい。

前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、前記ゲート駆動部は、前記周辺領域に位置する第３部分、及び前記表示領域に位置する第４部分を含んでもよい。

前記第４部分は、少なくとも一つの能動素子を含んでもよい。

前記一つ以上のダミーステージのうちの一つのダミーステージの前記第１方向の長さは、前記複数のメインステージのうちの一つのメインステージの前記第１方向の長さより短くてもよい。

前記ダミーステージの面積は、前記メインステージの面積と互いに異なってもよい。

前記一つ以上のダミーステージは、互いに異なる面積を有する少なくとも二つのダミーステージを含んでもよい。

前記一つ以上のダミーステージのうちの一つのダミーステージの前記第１方向の長さは、前記第２方向の長さより短くてもよい。

本発明の実施形態によれば、表示装置の周辺領域を小さくすることができる。

本発明の一実施形態による表示装置のブロック図である。 本発明の一実施形態による表示装置の一画素に対する概略的な回路図である。 本発明の一実施形態による表示装置が含む表示板の一部の配置図である。 本発明の一実施形態による表示装置が含む表示板の一部の配置図である。 本発明の一実施形態によるゲート駆動部のメインステージ及びダミーステージがそれぞれ含む一つの薄膜トランジスタの配置図である。 本発明の一実施形態による表示装置のブロック図である。 本発明の一実施形態によるゲート駆動部のブロック図である。 本発明の一実施形態によるゲート駆動部の一つのステージの回路図である。 本発明の一実施形態によるゲート駆動部のメインステージ及びダミーステージの概略的な構造を示した平面図である。 本発明の実施形態による表示板の概略的なブロック図である。 本発明の一実施形態によるゲート駆動部の一つのステージの回路図である。 本発明の一実施形態による表示装置が含む表示板の配置図である。 本発明の一実施形態による表示装置が含む表示板の一部の配置図である。 本発明の一実施形態による表示装置が含む表示板の配置図である。

以下、添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。

図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという時には、中間に他の部分がないことを意味する。

まず、図１、図２、図３Ａ、図３Ｂ、図４、及び図５を参照して、本発明の一実施形態による表示装置について説明する。

図１は、本発明の一実施形態による表示装置のブロック図であり、図２は、本発明の一実施形態による表示装置の一画素に対する概略的な回路図であり、図３Ａ及び図３Ｂは、本発明の一実施形態による表示装置が含む表示板一部の配置図であり、図４は、本発明の一実施形態によるゲート駆動部のメインステージ及びダミーステージがそれぞれ含む一つの薄膜トランジスタの配置図である。図５は、本発明の一実施形態による表示装置のブロック図である。

図１を参照すれば、本発明の一実施形態による表示装置は、表示板３００、ゲート駆動部４００、データ駆動部５００、及び信号制御部６００を含む。

表示板３００は、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ、ＯＬＥＤ）、及び電気湿潤装置（ｅｌｅｃｔｒｏｗｅｔｔｉｎｇ ｄｉｓｐｌａｙ、ＥＷＤ）など多様な平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ、ＦＰＤ）に含まれている表示板であってもよい。

表示板３００は、映像を表示する表示領域（ｄｉｓｐｌａｙ ａｒｅａ）ＤＡと、それ以外の領域である非表示領域（ｎｏｎ−ｄｉｓｐｌａｙ ａｒｅａ）とを含む。

表示領域ＤＡには、複数のゲート線Ｇ１−Ｇｎ、複数のデータ線Ｄ１−Ｄｍ、及び複数のゲート線Ｇ１−Ｇｎと複数のデータ線Ｄ１−Ｄｍに接続している複数の画素ＰＸが位置する。

ゲート線Ｇ１−Ｇｎは、ゲート信号を伝達し、ほぼ行方向（第１方向Ｄ１という）に延在して、互いにほぼ平行であってもよい。データ線Ｄ１−Ｄｍは、映像信号に対応するデータ電圧を伝達し、ほぼ列方向（第２方向Ｄ２という）に延在して、互いにほぼ平行であってもよい。

複数の画素ＰＸは、ほぼ行列状に配列されている。図２を参照すれば、各画素ＰＸは、当該ゲート線Ｇｉ及び当該データ線Ｄｊと接続したスイッチング素子Ｑ、及びこれに接続した画素電極１９１を含んでもよい。スイッチング素子Ｑは、表示板３００に集積されている薄膜トランジスタなどの三端子素子であってもよい。スイッチング素子Ｑは、ゲート線Ｇｉのゲート信号によってターンオンまたはターンオフされて、データ線Ｄｊからのデータ信号を選択的に画素電極１９１に伝達することができる。スイッチング素子Ｑは、一つ以上の薄膜トランジスタを含んでもよい。画素電極１９１に印加されたデータ電圧によって、画素ＰＸは当該映像を表示することができる。

本発明の他の実施形態によれば、一画素ＰＸは、互いに異なるガンマ曲線による映像を表示できる複数の副画素、及び少なくとも一つのスイッチング素子を含んでもよい。複数の副画素には例えば異なる電圧が印加される。このとき、各副画素ごとにスイッチング素子が設けられてもよい。また、各副画素は容量結合により異なる電圧が印加されてもよい。
一画素ＰＸが含む他の二つの副画素の面積は、互いに同一であってもよく、異なってもよい。

本発明の他の実施形態によれば、表示領域ＤＡは複数の小領域に分れてもよく、隣接する小領域の間には非表示領域の一部が存在してもよい。

表示板３００の非表示領域は、図１に示したように、表示領域ＤＡの周辺に位置する周辺領域ＰＡを含む。周辺領域ＰＡは、ベーゼル（bezel）などの遮光部材によって覆われてもよい。周辺領域ＰＡは、表示領域ＤＡを取り囲むか、または表示板３００の周縁に位置してもよい。

周辺領域ＰＡの周縁、つまり、表示板３００の周縁Ａ１、Ａ２、Ａ３、Ａ４は複数の周縁を含み、隣接する周縁Ａ１、Ａ２、Ａ３、Ａ４は互いに異なる方向に延在してもよい。例えば、隣接する周縁Ａ１、Ａ２、Ａ３、Ａ４は互いに直交して延在してもよい。さらに具体的に、図１を参照すれば、表示板３００の周縁のうちのデータ駆動部５００が位置する方の周縁を第１周縁Ａ１とし、第１周縁Ａ１と対向して、ほぼ平行な周縁を第３周縁Ａ３とし、第１周縁Ａ１及び第３周縁Ａ３を接続する両側の二つの周縁を第２周縁Ａ２及び第４周縁Ａ４という。

周辺領域ＰＡにはゲート駆動部４００及び複数の制御信号線ＳＬが位置する。データ駆動部５００も、表示板３００の周辺領域ＰＡに集積されるか、または複数の駆動チップ形態で表示板３００の周辺領域ＰＡに装着されてもよい。また、周辺領域ＰＡには表示領域ＤＡのゲート線Ｇ１−Ｇｎ及びデータ線Ｄ１−Ｄｍが延在して位置してもよい。

信号制御部６００は、データ駆動部５００及びゲート駆動部４００を制御する。

信号制御部６００は、外部のグラフィック制御器（図示せず）から入力映像信号及びその表示を制御する入力制御信号を受信する。入力制御信号の例としては、垂直同期信号ＶＳｙｎｃ、水平同期信号ＨＳｙｎｃ、メインクロック信号、データイネーブル信号などがある。信号制御部６００は、入力映像信号と入力制御信号に基づいて入力映像信号を適切に処理してデジタル映像信号ＤＡＴに変換し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成する。ゲート制御信号ＣＯＮＴ１は、走査開始を指示する走査開始信号ＳＴＶ、ゲートオン電圧Ｖｏｎの出力周期を制御する少なくとも一つのクロック信号、及び少なくとも一つの低電圧などを含む。データ制御信号ＣＯＮＴ２は、一行の画素ＰＸに対するデジタル映像信号ＤＡＴの伝送開始を知らせる水平同期開始信号、ロッド信号、及びデータクロック信号などを含む。

信号制御部６００は、印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）の上に装着されてもよく、フレキシブル印刷回路膜などのフィルム（図示せず）によってデータ制御信号ＣＯＮＴ２、ゲート制御信号ＣＯＮＴ１、及びデジタル映像信号ＤＡＴなどを表示板３００に伝達することができる。

データ駆動部５００は、表示板３００のデータ線Ｄ１−Ｄｍと接続して、データ線Ｄ１−Ｄｍにデータ電圧を伝達する。データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２及び一つのデジタル映像信号ＤＡＴを受信して、各デジタル映像信号ＤＡＴに対応する階調電圧を選択することによって、デジタル映像信号ＤＡＴをアナログデータ信号に変換した後、これを当該データ線Ｄ１−Ｄｍに印加する。データ駆動部５００は、複数のデータ駆動チップを含んでもよく、表示板３００に表示領域ＤＡの他の薄膜トランジスタと共に同一の工程で集積されてもよい。

ゲート駆動部４００は、データ駆動部５００と接続した複数の制御信号線ＳＬを通して、データ駆動部５００からゲート制御信号ＣＯＮＴ１などの制御信号の伝達を受けて、ゲートオン電圧及びゲートオフ電圧からなるゲート信号を生成し、ゲート線Ｇ１−Ｇｎにゲート信号を印加する。ゲートオン電圧は、薄膜トランジスタをターンオンさせることができる電圧であり、ゲートオフ電圧は、薄膜トランジスタをターンオフさせることができる電圧である。

複数の制御信号線ＳＬは、ゲート駆動部４００が位置する表示板３００の周辺領域ＰＡから第２方向Ｄ２に沿って延在しており、表示板３００の第２周縁Ａ２または第４周縁Ａ４と第３周縁Ａ３とが相接するコーナーで屈曲して、表示板３００の第３周縁Ａ３に沿ってさらに延在してもよい。なお、図１では、制御信号線ＳＬは、第１周縁Ａ１においてデータ駆動部５００と接続されており、第１周縁Ａ１と第２周縁Ａ２との隣接するコーナーで屈曲して第２周縁Ａ２に沿って延在し、さらに、第２周縁Ａ２と第３周縁Ａ３とが隣接するコーナーにおいて屈曲して第３周縁Ａ３に沿って延在する。

ゲート駆動部４００は、互いに従属的に接続して、順次に配列された複数のステージを含み、複数のステージは、ゲート線Ｇ１−Ｇｎにそれぞれ接続している複数のメインステージＳＴ１−ＳＴｎ（ｎは、自然数）、及び一つ以上のダミーステージＳＴｄ１−ＳＴｄｐ（ｐは、自然数）を含む。

複数のメインステージＳＴ１−ＳＴｎは、互いに従属的に接続しており、ゲート信号を生成してゲート線Ｇ１−Ｇｎにゲート信号を順次に伝達することができる。各メインステージＳＴ１−ＳＴｎは、それぞれのゲート線Ｇ１−Ｇｎに接続して、ゲート信号を出力するゲート信号出力端子（図示せず）を有してもよい。

複数のメインステージＳＴ１−ＳＴｎは、表示領域ＤＡの左側または右側、つまり、表示板３００の第２周縁Ａ２または第４周縁Ａ４に沿って第２方向Ｄ２に一列に配列されている。図１において、複数のメインステージＳＴ１−ＳＴｎが、表示領域ＤＡの左側に位置する第２周縁Ａ２側の周辺領域ＰＡに位置しているが、これに限定されず、表示領域ＤＡの右側、上側、下側の周辺領域ＰＡの少なくとも一箇所に位置してもよい。

本発明の一実施形態によれば、各メインステージＳＴ１−ＳＴｎは、前段のステージＳＴ１−ＳＴｎまたは後段ステージＳＴ１−ＳＴｎの出力端子と接続してもよい。前段のステージがない第１メインステージＳＴ１は、一つのフレームの開始を知らせる走査開始信号ＳＴＶを受信してもよい。後段ステージがない最後のメインステージＳＴｎは、後段ステージの出力端子に接続する代わりに他の信号を受信してもよい。

各メインステージＳＴ１−ＳＴｎは、複数の制御信号線ＳＬを通してゲートオフ電圧に準ずる低電圧と接続する。また、各メインステージＳＴ１−ＳＴｎは、複数の制御信号線ＳＬを通してゲートオフ電圧より低い他の低電圧に接続してもよい。

各メインステージＳＴ１−ＳＴｎは、複数の制御信号線ＳＬを通してクロック信号を受信する。クロック信号は、互いに異なる第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢを含んでもよく、奇数番目のメインステージＳＴ１、ＳＴ３は第１クロック信号ＣＬＫと接続し、偶数番目のメインステージＳＴ２、ＳＴ４は第２クロック信号ＣＬＫＢと接続してもよい。第２クロック信号ＣＬＫＢの位相は、第１クロック信号ＣＬＫの位相と反対であってもよい。

ダミーステージＳＴｄ１−ＳＴｄｐは、表示領域ＤＡのゲート線Ｇ１−Ｇｎと接続していないステージであって、表示板３００の周縁Ａ１、Ａ２、Ａ３、Ａ４のうちのメインステージＳＴ１−ＳＴｎが位置する方の周縁と隣接する周縁に沿って配置される。ダミーステージＳＴｄ１−ＳＴｄｐは、表示領域ＤＡのゲート線Ｇ１−Ｇｎと接続しているメインステージＳＴ１−ＳＴｎのうちの最後の少なくとも一つのメインステージＳＴ１−ＳＴｎに入力される伝達信号を生成することができる。

具体的に、ダミーステージＳＴｄ２−ＳＴｄｐは、表示領域ＤＡの下側、つまり、表示板３００の第３周縁Ａ３側の周辺領域ＰＡに位置してもよい。ダミーステージＳＴｄ２−ＳＴｄｐは、第３周縁Ａ３に沿って第１方向Ｄ１に一列に配列されている。ダミーステージＳＴｄ２−ＳＴｄｐの個数は１つ以上であり、ゲート駆動部４００の駆動方法及びゲート制御信号ＣＯＮＴ１によってその個数を変更してもよい。図１では、ダミーステージＳＴｄ２はメインステージＳＴｎに接続され、ダミーステージＳＴｄ３−ＳＴｄｐはそれぞれ順次的に接続されている。

ダミーステージＳＴｄ１−ＳＴｄｐは、最後のメインステージＳＴｎなどメインステージＳＴ１−ＳＴｎの一部、または前段のダミーステージＳＴｄ１−ＳＴｄｐ及び後段のダミーステージＳＴｄ１−ＳＴｄｐの出力端子と接続している。ダミーステージＳＴｄ１−ＳＴｄｐは、メインステージＳＴ１−ＳＴｎと同様に、制御信号線ＳＬを通して伝達されるクロック信号、低電圧などのゲート制御信号ＣＯＮＴ１を受信して、ダミーゲート信号を生成することができる。ダミーステージＳＴｄ１−ＳＴｄｐは、メインステージＳＴ１−ＳＴｎのゲート信号出力端子に対応するダミーゲート信号出力端子を含んでもよく、ダミーゲート信号出力端子を通してダミーゲート信号を出力することができる。

各メインステージＳＴ１−ＳＴｎ及び各ダミーステージＳＴｄ１−ＳＴｄｐは、表示板３００の周辺領域ＰＡに集積されている複数の薄膜トランジスタ、またはダイオードなどの能動素子、及びキャパシタなどの受動素子を含んでもよい。ゲート駆動部４００が含む能動素子または受動素子は、表示領域ＤＡの画素ＰＸが含む薄膜トランジスタなどと同一の製造段階で形成してもよい。

各メインステージＳＴ１−ＳＴｎの回路と各ダミーステージＳＴｄ１−ＳＴｄｐの回路は実質的に同一であってもよい。各メインステージＳＴ１−ＳＴｎが占める領域の大きさまたは形状は一定であってもよく、各ダミーステージＳＴｄ２−ＳＴｄｐが占める領域の大きさまたは形状も一定であってもよい。

本発明の一実施形態によれば、ダミーステージＳＴｄ２−ＳＴｄｐを、メインステージＳＴ１−ＳＴｎの下側に第２方向Ｄ２に一列に配置せずに、メインステージＳＴ１−ＳＴｎが位置する第２周縁Ａ２または第４周縁Ａ４の終端部分に隣接して接続された第３周縁Ａ３に第１方向Ｄ１に沿って一列に配置している。これによって、表示板３００の下側の周辺領域ＰＡの大きさを小さくすることができる。

図３Ａ及び図３Ｂを参照すれば、表示板３００の下側の第３周縁Ａ３と隣接した周辺領域ＰＡは、検査パッド領域ＯＳ、ダミーステージ領域ＳＴｄＡ、信号配線領域ＳＬＡ、及び空白領域ＯＡを含んでもよい。

検査パッド領域ＯＳは、表示領域ＤＡのデータ線Ｄｊと接続している検査パッドＰＤが位置する領域であって、表示板３００の製造工程中、検査パッド領域ＯＳの検査パッドＰＤを通してデータ線Ｄｊに検査信号を入力することができる。検査パッド領域ＯＳの第２方向Ｄ２の幅は、ほぼ０．３ｍｍ乃至ほぼ０．６ｍｍであってもよいが、これに限定されることではない。また、検査パッド領域ＯＳは省略してもよい。

ダミーステージ領域ＳＴｄＡは、上述した複数のダミーステージＳＴｄ１−ＳＴｄｐが位置する領域である。ダミーステージ領域ＳＴｄＡは検査パッド領域ＯＳの下側に位置してもよい。ダミーステージ領域ＳＴｄＡの第２方向Ｄ２の幅は、各ダミーステージＳＴｄ１−ＳＴｄｐが占める領域の第２方向Ｄ２の長さによって変更してもよい。ダミーステージ領域ＳＴｄＡの第２方向Ｄ２の幅は、ほぼ０．４ｍｍ乃至ほぼ０．７ｍｍであってもよいが、これに限定されることではない。

信号配線領域ＳＬＡは、複数の制御信号線ＳＬが配置される領域であって、ダミーステージ領域ＳＴｄＡの下側に配置してもよい。しかし、複数の制御信号線ＳＬの少なくとも一部は、ダミーステージ領域ＳＴｄＡの上側に配置してもよい。信号配線領域ＳＬＡの第２方向Ｄ２の幅は、ほぼ０．２ｍｍ乃至ほぼ０．４ｍｍであってもよいが、これも限定されることではない。

空白領域ＯＡは、信号配線領域ＳＬＡと表示板３００の第３周縁Ａ３との間の領域であって、信号配線や電気素子が形成されていなくてもよい。空白領域ＯＡの第２方向Ｄ２の幅は、複数の制御信号線ＳＬが外部の影響によって損傷しないほど適切に決めてもよい。例えば、空白領域ＯＡの第２方向Ｄ２の幅は、ほぼ０．４ｍｍ乃至ほぼ０．７ｍｍであってもよい。

図３Ａ及び図３Ｂを参照すれば、少なくとも一つのダミーステージＳＴｄ１−ＳＴｄｐは、コーナー配線ＣＯＮＯを通して最後のメインステージＳＴｎなど少なくとも一つのメインステージＳＴ１−ＳＴｎと接続して、出力信号を送受信することができる。コーナー配線ＣＯＮＯは、表示板３００の第２周縁Ａ２または第４周縁Ａ４が第３周縁Ａ３と接続するコーナーの周辺領域ＰＡに位置する。コーナー配線ＣＯＮＯは、第１方向Ｄ１及び第２方向Ｄ２と斜角をなしてもよく、さらに具体的に第１方向Ｄ１と、０度より大きくて、９０度より小さい角をなしてもよい。

同様に、複数の制御信号線ＳＬのうちの少なくとも一つの制御信号線も、表示板３００の第２周縁Ａ２または第４周縁Ａ４が第３周縁Ａ３と相接するコーナー周辺で、第１方向Ｄ１及び第２方向Ｄ２と斜角をなすコーナー部ＳＬＯを含んでもよい。コーナー部ＳＬＯ以外の複数の制御信号線ＳＬは、第１方向Ｄ１または第２方向Ｄ２に実質的に平行に延在する部分を含む。

本発明の一実施形態によれば、表示板３００の第２周縁Ａ２または第４周縁Ａ４が第３周縁Ａ３と接続するコーナー周辺で、複数の制御信号線ＳＬのコーナー部ＳＬＯとコーナー配線ＣＯＮＯが第１方向Ｄ１と斜角をなすので、表示板３００のコーナーに余裕空間が生じうる。このような表示板３００の余裕空間には、図１及び図３Ａまたは図３Ｂに示したように整列キーＡＫを形成することができる。整列キーＡＫは、制御信号線ＳＬのコーナー部ＳＬＯの外側、つまり、コーナー部ＳＬＯと第１乃至第４周縁Ａ１、Ａ２、Ａ３、Ａ４の少なくとも一つの周縁の間に位置してもよい。整列キーＡＫは、表示板３００の製造工程で信号配線、偏光板などの構成要素を基板上に整列するために使用してもよい。

本発明の一実施形態によれば、複数の制御信号線ＳＬは、表示板３００の周縁とメインステージＳＴ１−ＳＴｎまたはダミーステージＳＴｄ１−ＳＴｄｐの間に配置してもよい。しかし、これとは異なって複数の制御信号線ＳＬのうちの少なくとも一部が、メインステージＳＴ１−ＳＴｎまたはダミーステージＳＴｄ１−ＳＴｄｐと表示領域ＤＡの間に配置してもよい。

図３Ａ及び図３Ｂを参照すれば、一つのメインステージＳＴ１−ＳＴｎが占める領域の形状は、一つのダミーステージＳＴｄ１−ＳＴｄｐが占める領域の形状と異なる。また、一つのメインステージＳＴ１−ＳＴｎが占める領域の大きさは、一つのダミーステージＳＴｄ１−ＳＴｄｐが占める領域の大きさと異なってもよい。

一つのメインステージＳＴ１−ＳＴｎの第１方向Ｄ１の長さを第１長さＬ１とし、第２方向Ｄ２の長さを第２長さＬ２とし、一つのダミーステージＳＴｄ１−ＳＴｄｐの第１方向Ｄ１の長さを第３長さＬ３とし、第２方向Ｄ２の長さを第４長さＬ４とする時、第１長さＬ１及び第２長さＬ２の比は、第３長さＬ３及び第４長さＬ４の比と異なってもよい。第３長さＬ３は、第１長さＬ１及び第２長さＬ２より長くてもよい。例えば、第３周縁Ａ３の長さと第２周縁Ａ２の長さとの関係に応じて、ダミーステージＳＴｄ１−ＳＴｄｐの第３長さＬ３とメインステージＳＴ１−ＳＴｎの第１長さＬ１及び第２長さＬ２とを調整しても良い。

本発明の他の実施形態によれば、複数のメインステージＳＴ１−ＳＴｎのうちの二つのメインステージＳＴ１−ＳＴｎの面積または大きさが互いに異なってもよい。例えば、図３Ｂに示したように、一つのメインステージＳＴ（ｎ−１）の第１方向Ｄ１の第１長さＬ１は、他のメインステージＳＴｎの第１方向Ｄ１の長さＬ１’と異なってもよく、一つのメインステージＳＴ（ｎ−１）の第２方向Ｄ２の第２長さＬ２は、他のメインステージＳＴｎの第２方向Ｄ２の長さＬ２’と異なってもよい。

また、複数のダミーステージＳＴｄ１−ＳＴｄｐのうちの二つのダミーステージＳＴｄ１−ＳＴｄｐの面積または大きさが互いに異なってもよい。例えば、図３Ｂに示したように、一つのダミーステージＳＴｄ１の第１方向Ｄ１の第３長さＬ３は、他のダミーステージＳＴｄ２の第１方向Ｄ１の長さＬ３’と異なってもよく、一つのダミーステージＳＴｄ１の第２方向Ｄ２の第４長さＬ４は、他のダミーステージＳＴｄ２の第２方向Ｄ２の長さＬ４’と異なってもよい。また、他の例を挙げれば、複数のダミーステージＳＴｄ１−ＳＴｄｐのうちの最後のダミーステージＳＴｄｐを除いた残りのダミーステージＳＴｄ１−ＳＴｄ（ｐ−１）の面積または大きさは実質的に同一であってもよく、最後のダミーステージＳＴｄｐの面積または大きさは、残りのダミーステージＳＴｄ１−ＳＴｄ（ｐ−１）の面積または大きさと異なってもよい。

本発明の一実施形態において、ダミーステージＳＴｄ１−ＳＴｄｐをメインステージＳＴ１−ＳＴｎと一列に配置せずに、表示板３００の下部の第３周縁Ａ３に沿って配置することによって、第３長さＬ３を長くすることができる余地が多くなる。したがって、ダミーステージＳＴｄ１−ＳＴｄｐの第４長さＬ４をさらに減らせて、第４長さＬ４を第１長さＬ１よりも小さくすることができる。そのために表示板３００の第３周縁Ａ３側の周辺領域ＰＡの面積をさらに減らすことができる。

このように、各メインステージＳＴ１−ＳＴｎが占める領域の大きさ及び形状が、各ダミーステージＳＴｄ１−ＳＴｄｐが占める領域の大きさ及び形状と異なるので、各メインステージＳＴ１−ＳＴｎが含む複数の薄膜トランジスタの配置は、各ダミーステージＳＴｄ１−ＳＴｄｐが含む複数の薄膜トランジスタの配置と異なる。ここで、配置というのは、複数の薄膜トランジスタの相互間の配置関係だけでなく、各対応する薄膜トランジスタが含む単位トランジスタの配置関係、またはチャネル幅の方向またはチャネル幅の長さも含む。

また、各メインステージＳＴ１−ＳＴｎが含む複数の薄膜トランジスタと、各ダミーステージＳＴｄ１−ＳＴｄｐが含む複数の薄膜トランジスタの配置のうち、互いに対応する薄膜トランジスタの形状、大きさまたは単位トランジスタの形状などの構造も互いに異なってもよい。ここで、互いに対応する薄膜トランジスタは同じ機能を行う薄膜トランジスタであってもよい。

図４Ａ及び図４Ｂは、メインステージＳＴ１−ＳＴｎのうちの一つのメインステージＳＴｉ、及びダミーステージＳＴｄ１−ＳＴｄｐのうちの一つのダミーステージＳＴｄｋの互いに対応する薄膜トランジスタＴｒｆの形状を例として示す。

メインステージＳＴｉ及びダミーステージＳＴｄｋに含まれている互いに対応する一つの薄膜トランジスタＴｒｆは、複数の単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０、Ｕｔｒｄ１、Ｕｔｒｄ２、Ｕｔｒｄ３）を含み、各単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０、Ｕｔｒｄ１、Ｕｔｒｄ２、Ｕｔｒｄ３）は一つのチャネル領域を含む。メインステージＳＴｉが含む一つの薄膜トランジスタＴｒｆに含まれている複数の単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）は、一つのソース電極１７３、一つのドレイン電極１７５、一つのゲート電極１２４、及び一つの半導体１５４を含んでもよい。同様に、ダミーステージＳＴｄｋが含む対応する薄膜トランジスタＴｒｆに含まれている複数の単位トランジスタも、一つのソース電極１７３ｄ、一つのドレイン電極１７５ｄ、一つのゲート電極１２４ｄ、及び一つの半導体１５４ｄを含んでもよい。ソース電極１７３、１７３ｄとドレイン電極１７５、１７５ｄは、それぞれ互いに交互に配置されて、噛み合っている複数の枝を含み、複数の単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０、Ｕｔｒｄ１、Ｕｔｒｄ２、Ｕｔｒｄ３）を形成することができる。

本発明の一実施形態によれば、メインステージＳＴｉの一つの薄膜トランジスタＴｒｆが含む単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）の個数は、ダミーステージＳＴｄｋの対応する薄膜トランジスタＴｒｆが含む単位トランジスタＵｔｒ１、Ｕｔｒ２、Ｕｔｒ３の個数と異なってもよい。

また、メインステージＳＴｉの一つの薄膜トランジスタＴｒｆが含む単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）それぞれの大きさは、ダミーステージＳＴｄｋが含む薄膜トランジスタＴｒｆが含む単位トランジスタＵｔｒ１、Ｕｔｒ２、Ｕｔｒ３それぞれの大きさと異なってもよい。

さらに具体的に、メインステージＳＴｉの一つの薄膜トランジスタＴｒｆが含む各単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）のチャネル幅（ｃｈａｎｎｅｌ ｗｉｄｔｈ）の方向Ｄ２及びチャネル幅の長さＵＬ１と、ダミーステージＳＴｄｋの各単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、Ｕｔｒ３）のチャネル幅の方向Ｄ１及びチャネル幅の長さＵＬ２とが互いに異なってもよい。例えば、ダミーステージＳＴｄｋの各単位トランジスタＵｔｒ１、Ｕｔｒ２、Ｕｔｒ３のチャネル幅の方向の長さＵＬ２がメインステージＳＴｉの各単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）のチャネル幅の方向の長さＵＬ１より長くてもよい。

ここで、メインステージＳＴｉの単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０）のチャネル幅の方向の長さＵＬ１は、図３Ａ及び図３Ｂに示された第２方向Ｄ２の長さであってもよく、ダミーステージＳＴｄｋの単位トランジスタＵｔｒｄ１、Ｕｔｒｄ２、Ｕｔｒｄ３のチャネル幅の方向の長さＵＬ２は、図３Ａ及び図３Ｂに示された第１方向Ｄ１の長さであってもよい。これによれば、メインステージＳＴｉが含む薄膜トランジスタＴｒｆの第２方向Ｄ２の長さＵＬ１より、ダミーステージＳＴｄｋが含む薄膜トランジスタＴｒｆの第１方向Ｄ１の長さＵＬ２がさらに長くなる代わりに、ダミーステージＳＴｄｋの薄膜トランジスタＴｒｆの第２方向Ｄ２の長さが、メインステージＳＴｉの薄膜トランジスタＴｒｆの第１方向Ｄ１の長さより短くなることができるので、表示板３００の第３周縁Ａ３側の周辺領域ＰＡの大きさをさらに減らすことができる。

図４に示された単位トランジスタ（Ｕｔｒ１、Ｕｔｒ２、．．．、Ｕｔｒ１０、Ｕｔｒｄ１、Ｕｔｒｄ２、Ｕｔｒｄ３）の個数は、図示したものに制限されない。

次に、図５を参照すれば、本発明の他の実施形態による表示装置は、上述した図１乃至図３に示した表示装置と大部分同一であるが、表示板３００の左右の周辺領域ＰＡに第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂが配置されてもよい。第１ゲート駆動部４００ａは、複数の第１制御信号線ＳＬ１と接続して、ゲート制御信号ＣＯＮＴ１などの制御信号を受信し、第２ゲート駆動部４００ｂは、複数の第２制御信号線ＳＬ２と接続して、ゲート制御信号ＣＯＮＴ１などの制御信号を受信する。

第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂそれぞれは、上述したゲート駆動部４００と実質的に同一の構造及び特徴を有してもよい。第１ゲート駆動部４００ａは、表示板３００の左側領域から第２方向Ｄ２に沿って一列に配列された複数のメインステージＳＴ１−ＳＴｎ、及び第１方向Ｄ１に沿って一列に配列された少なくとも一つのダミーステージＳＴｄ１−ＳＴｄｐを含み、第２ゲート駆動部４００ｂは、表示板３００の右側領域から第２方向Ｄ２に沿って一列に配列された複数のメインステージＳＴＲ１−ＳＴＲｎ、及び第１方向Ｄ１に沿って一列に配列された少なくとも一つのダミーステージＳＴＲｄ１−ＳＴＲｄｐを含む。第１ゲート駆動部４００ａと第２ゲート駆動部４００ｂの互いに対応するメインステージは、同じゲート線Ｇ１−Ｇｎに接続して、ゲート信号を印加することができる。このように、表示板３００の両側でゲート線Ｇ１−Ｇｎにゲート信号を印加すれば、表示板３００が大型化してもゲート信号の遅延による表示不良を防止することができる。

本発明の他の実施形態によれば、図５の第１ゲート駆動部４００ａ及び第２ゲート駆動部４００ｂにおいて、第１ゲート駆動部４００ａのメインステージＳＴ１−ＳＴｎは、奇数番目ゲート線Ｇ１、Ｇ３・・・（Ｇ２ｎ−１）に接続し、第２ゲート駆動部４００ｂのメインステージＳＴＲ１−ＳＴＲｎは、偶数番目ゲート線Ｇ２、Ｇ４・・・（Ｇ２ｎ）に接続してもよい。また、これと反対の接続関係に配置されてもよい。

この以外に、図１乃至図４に示した実施形態の種々の特徴及び効果が、図５に示した実施形態にも同一に適用できる。例えば、複数の第１制御信号線ＳＬ１及び第２制御信号線ＳＬ２は、それぞれ上述した複数の制御信号線ＳＬと同一の特徴を有してもよい。また、表示板３００の左側下段のコーナー周辺だけでなく、表示板３００の右側下段のコーナー周辺にも整列キーＡＫを形成してよい。

それでは、図６を参照して、上述した図１乃至図５に示したゲート駆動部の具体的な構造の一例について説明する。

図６は、本発明の一実施形態によるゲート駆動部のブロック図である。

図６を参照すれば、本発明の一実施形態によるゲート駆動部４００、４００ａ、４００ｂは互いに従属的に接続しており、順次にゲート信号（Ｇｏｕｔ１、．．．、Ｇｏｕｔ（ｉ）、Ｇｏｕｔ（ｉ＋１）、Ｇｏｕｔ（ｉ＋２）、．．．、Ｇｏｕｔ（ｎ））を出力する複数のステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）と、これらステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）に入力される各種ゲート制御信号ＣＬＫ、ＣＬＫＢ、ＶＳＳ１、ＶＳＳ２、ＳＴＶを伝達する複数の制御信号線ＳＬとを含む。ここで説明される複数のステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）は、上述したダミーステージＳＴｄ１−ＳＴｄｐ、ＳＴＲｄ１−ＳＴＲｄｐも含む。

ここで、各制御信号線ＳＬは、その制御信号線ＳＬが伝達する制御信号ＣＬＫ、ＣＬＫＢ、ＶＳＳ１、ＶＳＳ２、ＳＴＶと同一の記号で表わすことにする。

複数の制御信号線ＳＬは、例えば、第１クロック信号ＣＬＫを伝達する第１クロック信号線ＣＬＫ、第１クロック信号ＣＬＫと異なるクロック信号である第２クロック信号ＣＬＫＢを伝達する第２クロック信号線ＣＬＫＢ、第１低電圧ＶＳＳ１及び第２低電圧ＶＳＳ２をそれぞれ伝達する第１低電圧線ＶＳＳ１及び第２低電圧線ＶＳＳ２、そして走査開始信号ＳＴＶを伝達する走査開始信号線ＳＴＶなどを含んでもよい。

各ステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）は、クロック端子ＣＫ、第１低電圧入力端子ＶＳ１、第２低電圧入力端子ＶＳ２、第１出力端子ＯＵＴ１、第２出力端子ＯＵＴ２、第１信号入力端子ＩＮ１、第２信号入力端子ＩＮ２、及び第３信号入力端子ＩＮ３を含む。

各ステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）のクロック端子ＣＫには、第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢのうちの一つが入力されてもよい。例えば、奇数番目ステージ（ＳＴ１、ＳＴ３、．．．）のクロック端子ＣＫには第１クロック信号ＣＬＫが印加され、偶数番目ステージ（ＳＴ２、ＳＴ４、．．．）のクロック端子ＣＫには第２クロック信号ＣＬＫＢが印加されてもよい。

第１低電圧入力端子ＶＳ１と第２低電圧入力端子ＶＳ２には、それぞれ互いに異なる大きさの低電圧である第１低電圧ＶＳＳ１と第２低電圧ＶＳＳ２が入力される。本発明の一実施形態によれば、第２低電圧ＶＳＳ２は第１低電圧ＶＳＳ１より低くてもよい。第１低電圧ＶＳＳ１及び第２低電圧ＶＳＳ２の値は場合によって変化してもよく、約−５Ｖ以下であってもよい。

第１出力端子ＯＵＴ１は、各ステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）が生成したゲート信号（Ｇｏｕｔ１、．．．、Ｇｏｕｔ（ｉ）、Ｇｏｕｔ（ｉ＋１）、Ｇｏｕｔ（ｉ＋２）、．．．）を出力し、第２出力端子ＯＵＴ２は、各ステージ（ＳＴ１、．．．、ＳＴｉ、ＳＴ（ｉ＋１）、ＳＴ（ｉ＋２）、．．．）が生成した伝達信号（Ｃｏｕｔ１、．．．、Ｃｏｕｔ（ｉ）、Ｃｏｕｔ（ｉ＋１）、Ｃｏｕｔ（ｉ＋２）、．．．）を出力する。

第１信号入力端子（ＩＮ１）は、前段のステージのゲート信号（Ｇｏｕｔ１、．．．、Ｇｏｕｔ（ｉ）、Ｇｏｕｔ（ｉ＋１）、Ｇｏｕｔ（ｉ＋２）、．．．）を受信してもよい。前段のステージがない第１メインステージＳＴ１の場合、第１信号入力端子ＩＮ１に走査開始信号ＳＴＶが入力されてもよい。

第２信号入力端子ＩＮ２には後段ステージの伝達信号（Ｃｏｕｔ１、．．．、Ｃｏｕｔ（ｉ）、Ｃｏｕｔ（ｉ＋１）、Ｃｏｕｔ（ｉ＋２）、．．．）、特に、直ちに次の段のステージの伝達信号（Ｃｏｕｔ１、．．．、Ｃｏｕｔ（ｉ）、Ｃｏｕｔ（ｉ＋１）、Ｃｏｕｔ（ｉ＋２）、．．．）が入力されてもよい。

第３信号入力端子ＩＮ３には、後段ステージの伝達信号（Ｃｏｕｔ１、．．．、Ｃｏｕｔ（ｉ）、Ｃｏｕｔ（ｉ＋１）、Ｃｏｕｔ（ｉ＋２）、．．．）、特に、次の次の段のステージの伝達信号（Ｃｏｕｔ１、．．．、Ｃｏｕｔ（ｉ）、Ｃｏｕｔ（ｉ＋１）、Ｃｏｕｔ（ｉ＋２）、．．．）が入力されてもよい。

図６に示されたステージ（ＳＴ（ｉ＋２）が、本発明の一実施形態によるメインステージＳＴ１−ＳＴｎの最後のステージＳＴｎである場合、最後のステージＳＴ（ｉ＋２）の第２信号入力端子ＩＮ２、及びその前のステージＳＴ（ｉ＋１）の第３信号入力端子ＩＮ３に入力される伝達信号を生成する第１ダミーステージＳＴｄ１が必要である。また、本実施形態において、最後のステージＳＴ（ｉ＋２）の第３信号入力端子ＩＮ３に入力される伝達信号を生成する第２のダミーステージＳＴｄ２がさらに必要であってもよい。

それでは、図７を参照して、上述した図６に示したゲート駆動部の各ステージの具体的な構造について説明する。

図７は、本発明の一実施形態によるゲート駆動部の一つのステージの回路図である。

本発明の一実施形態によるゲート駆動部の一つのステージは、上述したメインステージＳＴ１−ＳＴｎのうちの一つであって、ｉ番目ステージＳＴｉと表わす。上述したダミーステージＳＴｄ１−ＳＴｄｐも、本実施形態によるメインステージＳＴｉの構造と同一の構造を有してもよい。

本発明の一実施形態によるステージＳＴｉは、上述したクロック端子ＣＫ、第１低電圧入力端子ＶＳ１、第２低電圧入力端子ＶＳ２、第１出力端子ＯＵＴ１、第２出力端子ＯＵＴ２、第１信号入力端子ＩＮ１、第２信号入力端子ＩＮ２、及び第３信号入力端子ＩＮ３と共に、複数の薄膜トランジスタ（Ｔｒ１、．．．、Ｔｒ１３、Ｔｒ１５、Ｔｒ１６、Ｔｒ１７）を含む。

薄膜トランジスタＴｒ１−Ｔｒ１７は、機能によって入力部４５１、インバータ部４５３、伝達信号部４５５、プルアップ部４５７、及びプルダウン部４５９に分類することができる。

入力部４５１は、第１信号入力端子ＩＮ１と接続して、前段のステージのゲート信号Ｇｏｕｔ（ｉ−１）［但し、最初のメインステージの場合、走査開始信号ＳＴＶ］を受信する。前段のステージのゲート信号Ｇｏｕｔ（ｉ−１）がゲートオン電圧になれば、入力端と出力端を互いに接続してゲートオン電圧をそのまま出力し、前段のステージのゲート信号Ｇｏｕｔ（ｉ−１）がゲートオフ電圧になれば、入力端と出力端を分離させる。本発明の一実施形態によれば、入力部４５１は第４薄膜トランジスタＴｒ４を含む。第４薄膜トランジスタＴｒ４の入力端子及び制御端子は、第１信号入力端子ＩＮ１に共通接続（ダイオード接続）されており、出力端子は接続点Ｑ１と接続する。

インバータ部４５３は、クロック端子ＣＫ及び接続点Ｑ２、Ｑ４と接続しており、ゲート信号Ｇｏｕｔ（ｉ）と反対位相の信号を出力する。換言すれば、インバータ部４５３の出力と接続する接続点Ｑ２における信号の位相は、第１出力端子ＯＵＴ１に接続した接続点Ｑ３における信号の位相と反対である。そのため、インバータ部４５３の出力信号または接続点Ｑ２における信号をインバータ信号ともいう。本発明の一実施形態によれば、インバータ部４５３は、第７薄膜トランジスタＴｒ７及び第１２薄膜トランジスタＴｒ１２を含んでもよい。第１２薄膜トランジスタＴｒ１２の制御端子と入力端子はクロック端子ＣＫと共通接続し、出力端子は接続点Ｑ４と接続する。第７薄膜トランジスタＴｒ７の制御端子は接続点Ｑ４と接続し、入力端子はクロック端子ＣＫと接続し、出力端子は接続点Ｑ２と接続する。第７薄膜トランジスタＴｒ７の入力端子と制御端子の間、及び制御端子と出力端子の間に、それぞれ寄生キャパシタ（図示せず）が形成されていてもよい。クロック端子ＣＫからのクロック信号（ＣＬＫ／ＣＬＫＢ）がハイ（ｈｉｇｈ）であれば、第１２薄膜トランジスタＴｒ１２がターンオンされて、第７薄膜トランジスタＴｒ７もターンオンし、そのために接続点Ｑ２の電圧がハイとなる。クロック端子ＣＫからのクロック信号（ＣＬＫ／ＣＬＫＢ）がロー（Ｌｏｗ）であれば、第１２薄膜トランジスタＴｒ１２がターンオフされて、接続点Ｑ４の電圧によって第７薄膜トランジスタＴｒ７の動作が変化する。接続点Ｑ４の電圧がハイとなれば、第７薄膜トランジスタＴｒ７はターンオンされて低い電圧を接続点Ｑ２に伝達し、接続点Ｑ４の電圧がローであれば、第７薄膜トランジスタＴｒ７がターンオフされる。

伝達信号部４５５は、クロック端子ＣＫ、接続点Ｑ１、及び第２出力端子ＯＵＴ２と接続しており、第２出力端子ＯＵＴ２を通じて伝達信号Ｃｏｕｔ（ｉ）を出力する。一実施形態によれば、伝達信号部４５５は第１５薄膜トランジスタＴｒ１５を含んでもよい。第１５薄膜トランジスタＴｒ１５の入力端子にはクロック端子ＣＫが接続し、制御端子は接続点Ｑ１に接続し、出力端子は第２出力端子ＯＵＴ２及び接続点Ｑ３と接続する。接続点Ｑ１の電圧がハイであれば、クロック端子ＣＫからのクロック信号（ＣＬＫ／ＣＬＫＢ）が第２出力端子ＯＵＴ２に出力され、接続点Ｑ１の電圧がローであれば、接続点Ｑ３の電圧が第２出力端子ＯＵＴ２に出力される。第１５薄膜トランジスタＴｒ１５の制御端子と出力端子の間には寄生キャパシタ（図示せず）が形成されていてもよい。

プルアップ部４５７は、クロック端子ＣＫ、接続点Ｑ１、及び第１出力端子ＯＵＴ１と接続しており、第１出力端子ＯＵＴ１を通じてゲート信号Ｇｏｕｔ（ｉ）を出力する。一実施形態によれば、プルアップ部４５７は第１薄膜トランジスタＴｒ１及びキャパシタＣ１を含む。第１薄膜トランジスタＴｒ１の制御端子は接続点Ｑ１に接続し、入力端子はクロック端子ＣＫと接続し、出力端子は第１出力端子ＯＵＴ１と接続する。キャパシタＣ１は第１薄膜トランジスタＴｒ１の制御端子と出力端子の間に接続している。接続点Ｑ１の電圧がハイであれば、クロック端子ＣＫからのクロック信号（ＣＬＫ／ＣＬＫＢ）が第１出力端子ＯＵＴ１に出力される。接続点Ｑ１の電圧がローに下りれば、第１薄膜トランジスタＴｒ１はターンオフされ、他のところから受けた低い電圧が第１出力端子ＯＵＴ１に出力される。

プルダウン部４５９は、接続点Ｑ１、Ｑ２、伝達信号Ｃｏｕｔ（ｉ）、またはゲート信号Ｇｏｕｔ（ｉ）の電位を低くして、安定的にゲート信号Ｇｏｕｔ（ｉ）と伝達信号Ｃｏｕｔ（ｉ）が出力されるようにする。プルダウン部４５９は、第２薄膜トランジスタＴｒ２、第３薄膜トランジスタＴｒ３、第５薄膜トランジスタＴｒ５、第６薄膜トランジスタＴｒ６、第８薄膜トランジスタＴｒ８乃至第１１薄膜トランジスタＴｒ１１、第１３薄膜トランジスタＴｒ１３、第１６薄膜トランジスタＴｒ１６、及び第１７薄膜トランジスタＴｒ１７を含む。

接続点Ｑ１をプルダウンさせる回路について説明する。第６薄膜トランジスタＴｒ６、第９薄膜トランジスタＴｒ９、第１０薄膜トランジスタＴｒ１０、及び第１６薄膜トランジスタＴｒ１６は、接続点Ｑ１をプルダウンさせる。

第６薄膜トランジスタＴｒ６は、次の次の段のステージの伝達信号Ｃｏｕｔ（ｉ＋２）によってターンオンされて、接続点Ｑ１の電圧を第２低電圧ＶＳＳ２に低くする。第６薄膜トランジスタＴｒ６の制御端子は第３信号入力端子ＩＮ３と接続し、出力端子は第２低電圧入力端子ＶＳ２と接続し、入力端子は接続点Ｑ１と接続する。最後のメインステージＳＴｎの場合、第３信号入力端子ＩＮ３を通じて次の次の段のステージの伝達信号（Ｃｏｕｔ（ｉ＋２）を受信するために、少なくとも二つのダミーステージＳＴｄ１−ＳＰｄｐがさらに必要である。

第９薄膜トランジスタＴｒ９及び第１６薄膜トランジスタＴｒ１６は、次の段のステージの伝達信号Ｃｏｕｔ（ｉ＋１）によってターンオンされて接続点Ｑ１をプルダウンさせ、例えば、第２低電圧ＶＳＳ２に低くする。第９薄膜トランジスタＴｒ９の制御端子は第２信号入力端子ＩＮ２と接続し、第１入出力端子は接続点Ｑ１と接続し、第２入出力端子は第１６薄膜トランジスタＴｒ１６と接続する。第１６薄膜トランジスタＴｒ１６の制御端子及び出力端子が、第９薄膜トランジスタＴｒ９の第２入出力端子と共通接続（ダイオード接続）し、入力端子は第２低電圧入力端子ＶＳ２と接続する。

第１０薄膜トランジスタＴｒ１０は、接続点Ｑ２の信号がハイの時に接続点Ｑ１の電圧を第２低電圧ＶＳＳ２に低くする。第１０薄膜トランジスタＴｒ１０の制御端子は接続点Ｑ２と接続し、入力端子は第２低電圧入力端子ＶＳ２と接続し、出力端子は接続点Ｑ１と接続する。

次に、接続点Ｑ２をプルダウンさせる回路について説明する。接続点Ｑ２をプルダウンさせる薄膜トランジスタは、第５薄膜トランジスタＴｒ５、第８薄膜トランジスタＴｒ８、及び第１３薄膜トランジスタＴｒ１３である。

第５薄膜トランジスタＴｒ５は、前段のステージのゲート信号Ｇｏｕｔ（ｉ−１）によって接続点Ｑ２の電圧を第２低電圧ＶＳＳ２に低くする。第５薄膜トランジスタＴｒ５の制御端子は第１信号入力端子ＩＮ１と接続しており、入力端子は第２低電圧入力端子ＶＳ２と接続し、出力端子は接続点Ｑ２と接続する。

第８薄膜トランジスタＴｒ８及び第１３薄膜トランジスタＴｒ１３は、接続点Ｑ３の電圧または伝達信号Ｃｏｕｔ（ｉ）によって接続点Ｑ２の電圧を第１低電圧ＶＳＳ１に低くする。第８薄膜トランジスタＴｒ８の制御端子は第２出力端子ＯＵＴ２または接続点Ｑ３と接続し、入力端子は第１低電圧入力端子ＶＳ１と接続し、出力端子は接続点Ｑ２と接続する。第１３薄膜トランジスタＴｒ１３の制御端子は第２出力端子ＯＵＴ２または接続点Ｑ３と接続し、入力端子は第１低電圧入力端子ＶＳ１と接続し、出力端子は接続点Ｑ４と接続する。第１３薄膜トランジスタＴｒ１３は、接続点Ｑ３の電圧または伝達信号Ｃｏｕｔ（ｉ）によって接続点Ｑ４の電位を第１低電圧ＶＳＳ１に低くして、第７薄膜トランジスタＴｒ７をターンオフさせる。このことによって接続点Ｑ２に入るクロック信号ＣＬＫ／ＣＬＫＢ）を遮断して、接続点Ｑ２の電圧が第８薄膜トランジスタＴｒ８を通じて入る第１低電圧ＶＳＳ１に維持されるようにする。

次に、伝達信号Ｃｏｕｔ（ｉ）の電圧を下げる回路について説明する。伝達信号Ｃｏｕｔ（ｉ）の電圧を下げる薄膜トランジスタは、第１１薄膜トランジスタＴｒ１１及び第１７薄膜トランジスタＴｒ１７である。

第１１薄膜トランジスタＴｒ１１は、接続点Ｑ２の電圧がハイの場合に伝達信号Ｃｏｕｔ（ｉ）の電圧を第２低電圧ＶＳＳ２に低くする。第１１薄膜トランジスタＴｒ１１の制御端子は接続点Ｑ２と接続し、入力端子は第２低電圧入力端子ＶＳ２と接続し、出力端子は第２出力端子ＯＵＴ２と接続する。

第１７薄膜トランジスタＴｒ１７は、次の段のステージの伝達信号Ｃｏｕｔ（ｉ＋１）によって第２出力端子ＯＵＴ２の電圧を第２低電圧ＶＳＳ２に低くする。第１７薄膜トランジスタＴｒ１７は、第１１薄膜トランジスタＴｒ１１の動作を補助する。第１７薄膜トランジスタＴｒ１７の制御端子は第２信号入力端子ＩＮ２と接続し、入力端子は第２低電圧入力端子ＶＳ２と接続し、出力端子は第２出力端子ＯＵＴ２と接続する。

次に、ゲート信号Ｇｏｕｔ（ｉ）の電圧を安定化させる回路について説明する。ゲート信号Ｇｏｕｔ（ｉ）の電圧を下げる薄膜トランジスタは、第２薄膜トランジスタＴｒ２及び第３薄膜トランジスタＴｒ３である。

第２薄膜トランジスタＴｒ２は、次の段のステージの伝達信号Ｃｏｕｔ（ｉ＋１）によって本段のゲート信号Ｇｏｕｔ（ｉ）を第１低電圧ＶＳＳ１に変換する。第２薄膜トランジスタＴｒ２の制御端子は第２信号入力端子ＩＮ２と接続し、入力端子は第１低電圧入力端子ＶＳ１と接続し、出力端子は第１出力端子ＯＵＴ１と接続する。本発明の他の実施形態によれば、第２薄膜トランジスタＴｒ２の入力端子は第２低電圧入力端子ＶＳ２と接続してもよい。

第３薄膜トランジスタＴｒ３は、接続点Ｑ２の電圧がハイの場合に本段のゲート信号Ｇｏｕｔ（ｉ）を第１低電圧ＶＳＳ１に変換する。第３薄膜トランジスタＴｒ３の制御端子は接続点Ｑ２と接続し、入力端子は第１低電圧入力端子ＶＳ１と接続し、出力端子は第１出力端子ＯＵＴ１と接続する。

次に、図８を参照して、本発明の一実施形態による表示装置のゲート駆動部が含むメインステージ及びダミーステージの構造について説明する。

図８は、本発明の一実施形態によるゲート駆動部のメインステージ及びダミーステージの概略的な構造を示した平面図である。

図８を参照すれば、本発明の一実施形態による複数のメインステージＳＴ１−ＳＴｎのうちの一つのメインステージＳＴｉ、及び少なくとも一つのダミーステージＳＴｄ１−ＳＴｄｐのうちの一つのダミーステージＳＴｄｋは、互いに同一の回路構造を有してもよいが、そのうちに含まれているの種々の薄膜トランジスタの配置は互いに異なってもよい。例えば、図８の（ａ）は、上述した図７に示した実施形態によるステージの構造を有するダミーステージＳＴｄｋの概略的な構造を示す。また、図８の（ｂ）は、上述した図７に示した実施形態によるステージの構造を有するメインステージＳＴｉの概略的な構造を示す。図８の（ａ）においては、図示の便宜のために一部薄膜トランジスタＴｒ１、Ｔｒ３−Ｔｒ１３、Ｔｒ１７の配置だけを示しており、図８の（ｂ）でも一部の薄膜トランジスタＴｒ１、Ｔｒ３−Ｔｒ１３、Ｔｒ１６、Ｔｒ１７の配置だけを示す。

上述した通り、ゲート線Ｇｉと接続したメインステージＳＴ１−ＳＴｎそれぞれの形状または大きさが、ダミーステージＳＴｄ１−ＳＴｄｐそれぞれの形状または大きさと異なり、そのために図８に示したようにダミーステージＳＴｄｋ及びメインステージＳＴｉが含む複数の薄膜トランジスタＴｒ１−Ｔｒ１７の配置は互いに異なってもよい。

本発明の一実施形態による一つのダミーステージＳＴｄｋの第１方向Ｄ１の第３長さＬ３は、一つのメインステージＳＴｉの第１方向Ｄ１の第１長さＬ１より長くてもよい。一つのダミーステージＳＴｄｋの第２方向Ｄ２の第４長さＬ４は、一つのメインステージＳＴｉの第２方向Ｄ２の第２長さＬ２より短くてもよい。また、一つのメインステージＳＴｉの面積は一つのダミーステージＳＴｄｋの面積と異なってもよい。

次に、図９を参照して、本発明の一実施形態による表示装置について説明する。

図９は、本発明の実施形態による表示板の概略的なブロック図である。

図９を参照すれば、一実施形態による表示装置の表示板３００は、上述した種々の実施形態と同一であるが、ゲート駆動部４００が周辺領域ＰＡに位置する第１部分４１０と、表示領域ＤＡに位置する第２部分４２０とを含んでもよい。第１部分４１０と第２部分４２０とは互いに電気的に接続しており、第１部分４１０と第２部分４２０のうちの少なくとも一つは画素ＰＸと電気的に接続する。第２部分４２０は、隣接する画素ＰＸの間に配置されてもよい。

本発明の一実施形態によれば、第１部分４１０と第２部分４２０はそれぞれ一つ以上の能動素子を含んでもよい。本発明の他の実施形態によれば、一つの能動素子が第１部分４１０と第２部分４２０に分れて含まれてもよい。言い換えると、ゲート駆動部４００に属する一つの能動素子の一部は表示領域ＤＡに配置し、それ以外の部分は周辺領域ＰＡに配置してもよい。本発明の他の実施形態によれば、第２部分４２０は少なくとも一つの受動素子（ｐａｓｓｉｖｅ ｅｌｅｍｅｎｔ）、例えば、キャパシタ（ｃａｐａｃｉｔｏｒ）を含んでもよい。

図９において、ゲート駆動部４００の第１部分４１０は表示領域ＤＡの左側に位置しているが、これに限られない。例えば、第１部分４１０は表示領域ＤＡの右側、上側、下側のいずれか一方に配置してもよい。第１部分４１０は、表示領域ＤＡの上下左右のうちの二ケ所以上の位置に配置してもよい。

このように、ゲート駆動部４００の少なくとも一部を表示領域ＤＡに配置すれば、周辺領域ＰＡの面積をさらに減らすことができる。

次に、図９に示した実施形態による表示装置の一例について、図１０を参照して説明する。

図１０は、本発明の一実施形態によるゲート駆動部の一つのステージの回路図である。

図１０を参照すれば、本発明の一実施形態による表示装置は液晶表示装置であって、表示板３００は、表示領域ＤＡと、その周辺の周辺領域ＰＡとを含む。

表示領域ＤＡには、複数の画素ＰＸ、ゲート線Ｇｉ、及びデータ線Ｄｊを配置する。

各画素ＰＸは、第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、及び第３スイッチング素子Ｑｃと、第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂを含む。第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、及び第３スイッチング素子Ｑｃは、薄膜トランジスタなどの三端子素子であってもよい。第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂの制御端子はゲート線Ｇｉに接続し、入力端子はデータ線Ｄｊと接続し、第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣｌｃａに接続し、第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣｌｃｂに接続する。第３スイッチング素子Ｑｃの制御端子はゲート線Ｇｉと接続し、入力端子は基準電圧Ｖｒｅｆと接続し、出力端子は第２液晶キャパシタＣｌｃｂの出力端子と接続する。第１液晶キャパシタＣｌｃａは、第１スイッチング素子Ｑａと共通電圧Ｖｃｏｍの間に接続する。第２液晶キャパシタＣｌｃｂの一端子は、第２スイッチング素子Ｑｂ及び第３スイッチング素子Ｑｃと接続し、他側の端子は共通電圧Ｖｃｏｍと接続する。

本実施形態によるゲート駆動部４００が含む一つのステージＳＴｉは、ゲート線Ｇｉと接続しているメインステージであって、上述した図７に示した実施形態と実質的に同一の構造を有する。但し、図１０において、ゲート信号Ｇｏｕｔ（ｉ）を出力する第１出力端子ＯＵＴ１は別に図示せず、当該地点がゲート線Ｇｉと直ちに接続するようにした。

本実施形態において、ステージＳＴｉの第２薄膜トランジスタＴｒ２は表示領域ＤＡに配置し、他の薄膜トランジスタ（Ｔｒ１、Ｔｒ３、．．．、Ｔｒ１７）は周辺領域ＰＡに配置してもよい。本発明の一実施形態によれば、第２薄膜トランジスタＴｒ２は画素ＰＸの下側に配置してもよい。第２薄膜トランジスタＴｒ２のチャネル幅Ｗとチャネル長さＬの比（Ｗ／Ｌ）は、第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、及び第３スイッチング素子Ｑｃより大きくてもよい。

ステージＳＴｉに接続したゲート線Ｇｉに印加されるゲート信号がゲートオン電圧になれば、これに接続した第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、及び第３スイッチング素子Ｑｃがターンオンされる。これによってデータ線Ｄｊに印加されたデータ電圧は、ターンオンされた第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂを通じて、それぞれ第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂに印加される。この時、第１スイッチング素子Ｑａの出力端子電圧はデータ電圧と同一であるが、第２スイッチング素子Ｑｂの出力端子電圧はデータ電圧と異なる。これは、直列に接続した第２スイッチング素子Ｑｂと第３スイッチング素子Ｑｃが、データ電圧と基準電圧Ｖｒｅｆの間に接続して抵抗として作用し、データ電圧を分圧するためである。したがって、第２液晶キャパシタＣｌｃｂに印加される電圧は、第１液晶キャパシタＣｌｃａに印加される電圧よりさらに小さくなる。そのために、第１液晶キャパシタＣｌｃａに充電された電圧と第２液晶キャパシタＣｌｃｂに充電された電圧は互いに異なる。第１液晶キャパシタＣｌｃａに充電された電圧と第２液晶キャパシタＣｌｃｂに充電された電圧が互いに異なるため、第１液晶キャパシタＣｌｃａに該当する第１副画素ＰＸａと第２液晶キャパシタＣｌｃｂに該当する第２副画素ＰＸｂにおける液晶分子が傾く角度が異なるようになり、そのために二つの副画素ＰＸａ、ＰＸｂの輝度が異なる。したがって、このように作動した画素ＰＸを有する液晶表示装置は、側面視認性が向上する。

図７乃至図１０に示した実施形態による表示装置のゲート駆動部４００は、二つ以上のダミーステージＳＴｄ１、ＳＴｄ２を必要とすることがある。また、ゲート駆動部４００の駆動方式によってダミーステージＳＴｄ１−ＳＴｄｐの数は変化してもよい。例えば、二行以上の隣接する画素行の充電時間を重ねて画素ＰＸを先充電（プリチャージ）する駆動方式の場合、二対以上のクロック信号を必要とすることがあり、この場合、四つ以上のダミーステージを必要とすることがある。

次に、図１１、図１２及び図１３を参照して、本発明の一実施形態による表示装置について説明する。

図１１は、本発明の一実施形態による表示装置が含む表示板の配置図であり、図１２は、本発明の一実施形態による表示装置が含む表示板の一部の配置図であり、図１３は、本発明の一実施形態による表示装置が含む表示板の配置図である。

本実施形態による表示装置は、上述した種々の実施形態による表示装置と大部分同一である。

図１１を参照すれば、本発明の一実施形態による表示装置は、表示板３００の第３周縁Ａ３側の周辺領域ＰＡに位置して、各ダミーステージＳＴｄ１−ＳＴｄｐと接続しているダミーパターンＤｕｍｐをさらに含む。ダミーパターンＤｕｍｐは、最後のダミーステージＳＴｄｐと隣接してもよい。

各ダミーステージＳＴｄ１−ＳＴｄｐは、各ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）を通じてダミーパターンＤｕｍｐと接続してもよい。さらに具体的に、各ダミーステージＳＴｄ１−ＳＴｄｐは、上述したようにダミーゲート信号を出力する第１出力端子を含み、各第１出力端子は、ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）を通じてダミーパターンＤｕｍｐと接続する。

図１２は、ダミーステージＳＴｄ１−ＳＴｄｐが６個である一例を示す。図１２を参照すれば、ダミーパターンＤｕｍｐは、各ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）と接続した複数のダミーキャパシタＣｄ及び複数のダミー薄膜トランジスタＴｒｄなどの電気素子を含み、ダミーキャパシタＣｄ及びダミー薄膜トランジスタＴｒｄと接続した第１ダミー配線５及び第２のダミー配線７をさらに含んでもよい。

各ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）は、ダミーキャパシタＣｄの一つの端子を形成する拡張部８を含む。

第１ダミー配線５は、ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）と平行に延在してもよく、それぞれのダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）の下に配置してもよい。第１ダミー配線５は複数の拡張部６を含んでもよい。ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）と第１ダミー配線５は同一層に形成された共通薄膜を含んでもよい。

第２ダミー配線７は、ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）及び第１ダミー配線５と異なる層に配置してもよい。第２ダミー配線７は第１ダミー配線５の拡張部６に向かって延在した部分、各拡張部６と重なる複数の入出力電極１０、及びダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）の各拡張部８と重なってダミーキャパシタＣｄを形成する拡張部１１を含む。入出力電極１０は、第１ダミー配線５の各拡張部６の上で島状電極９と対向する。島状電極９は、コンタクトホールＣｎｔで接続部材１３を通じてダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）の拡張部８と電気的に接続してもよい。

一つの第１ダミー配線５の拡張部６及びこれと重なる入出力電極１０と島状電極９は、共に一つのダミー薄膜トランジスタＴｒｄを形成することができる。例えば、島状電極９と入出力電極１０とは同一層に形成されており、ソース電極及びドレイン電極となり得、また、拡張部６がゲート電極となり得る。また、拡張部６の共通薄膜が半導体薄膜となり得、これによりダミー薄膜トランジスタＴｒｄが形成され得る。各ダミー薄膜トランジスタＴｒｄは互いに接続しており、それぞれのチャネル領域を含む複数の単位薄膜トランジスタを含んでもよい。

このようにダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）がダミーパターンＤｕｍｐの複数のダミー薄膜トランジスタＴｒｄ及びダミーキャパシタＣｄと接続すれば、ダミーステージＳＴｄ１−ＳＴｄｐの伝達信号またはゲート信号のような出力信号がメインステージＳＴ１−ＳＴｎの出力信号と実質的に同等な負荷（ロード：Ｌｏａｄ）を有することができるので、メインステージＳＴ１−ＳＴｎが正常に動作することができる。ダミーパターンＤｕｍｐによって、ダミーステージＳＴｄ１−ＳＴｄｐの伝達信号またはゲート信号のような出力信号が調整され、ダミーステージＳＴｄ１−ＳＴｄｐからの信号を受けたメインステージＳＴ１−ＳＴｎは正常に動作可能である。このためにダミーステージＳＴｄ１−ＳＴｄｐの出力信号に適切な抵抗が加われるように、ダミーパターンＤｕｍｐが含む複数のダミー薄膜トランジスタＴｒｄ及びダミーキャパシタＣｄの個数、大きさ、及び密度などを適切に調節してもよい。

図１３を参照すれば、本実施形態による表示装置は、上述した図５に示した実施形態による表示装置と大部分同一であるが、表示板３００の第３周縁Ａ３側の周辺領域ＰＡに位置する第１ダミーパターンＤｕｍｐ１及び第２のダミーパターンＤｕｍｐ２をさらに含む。第１ダミーパターンＤｕｍｐ１は、第１ゲート駆動部４００ａの各ダミーステージＳＴｄ１−ＳＴｄｐと接続しており、第２のダミーパターンＤｕｍｐ２は、第２ゲート駆動部４００ｂの各ダミーステージＳＴＲｄ１−ＳＴＲｄｐと接続している。各ダミーステージＳＴｄ１−ＳＴｄｐのダミーゲート信号を出力する第１出力端子は、各ダミーゲート線（Ｇｄ１、Ｇｄ２、．．．、Ｇｄｐ）を通じて第１ダミーパターンＤｕｍｐ１と接続してもよく、各ダミーステージＳＴＲｄ１−ＳＴＲｄｐのダミーゲート信号を出力する第１出力端子は、各ダミーゲート線（ＧＲｄ１、ＧＲｄ２、．．．、ＧＲｄｐ）を通じて第２ダミーパターンＤｕｍｐ２と接続してもよい。

第１ダミーパターンＤｕｍｐ１は最後のダミーステージＳＴｄｐと隣接し、第２のダミーパターンＤｕｍｐ２は最後のダミーステージＳＴＲｄｐと隣接してもよい。第１ダミーパターンＤｕｍｐ１及び第２のダミーパターンＤｕｍｐ２は、表示板３００の第３周縁Ａ３の周辺領域ＰＡで互いに隣接してもよい。

図１３に示した実施形態によるダミーステージＳＴｄ１−ＳＴｄｐ及び第１ダミーパターンＤｕｍｐ１と、ダミーステージＳＴＲｄ１−ＳＴＲｄｐ及び第２ダミーパターンＤｕｍｐ２は、上述した図１２に示した実施形態と実質的に同一の構造を有してもよい。

以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されることではなく、請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。

１９１ 画素電極
３００ 表示板
４００、４００ａ、４００ｂ ゲート駆動部
４５１ 入力部
４５３ インバータ部
４５５ 伝達信号部
４５７ プルアップ部
４５９ プルダウン部
５００ データ駆動部
６００ 信号制御部
ＡＫ 整列キー
Ｃｄ ダミーキャパシタ
ＤＡ 表示領域
Ｄｕｍｐ、Ｄｕｍｐ１、Ｄｕｍｐ２ ダミーパターン
ＯＡ 空白領域
ＯＳ 検査パッド領域
ＰＡ 周辺領域
ＰＸ 画素
ＳＬ 制御信号線
ＳＬＡ 信号配線領域
ＳＬＯ コーナー部
ＳＴｄＡ ダミーステージ領域
Ｔｒｄ ダミー薄膜トランジスタ

Claims (29)

1. 第１方向に延在する第１周縁、及び前記第１方向と異なる第２方向に沿って延在する第２周縁を含み、前記第１方向と前記第２方向を長方形の主要軸にして、表示領域と周辺領域に分れる表示板であって、
   前記表示領域で前記第２方向に沿って延在する複数のゲート線、及び
   前記第１周縁に沿って一列に配列されている複数のメインステージを含んで、前記複数のゲート線それぞれに、それぞれのゲート信号を出力するゲート駆動部を含み、
   前記ゲート駆動部は、前記表示領域の前記ゲート線と接続していない一つ以上のダミーステージをさらに含み、
   前記複数のメインステージのうちの一つ以上のメインステージは、前記第２周縁に沿って一列に配列されている前記一つ以上のダミーステージと接続し、
   前記一つ以上のダミーステージそれぞれの前記第２方向の長さは前記第１方向の長さよりも長い、表示板。
2. 前記一つ以上のダミーステージそれぞれが含む複数の薄膜トランジスタの配置は、
   前記複数のメインステージそれぞれが含む複数の薄膜トランジスタの配置と異なる、請求項１に記載の表示板。
3. 前記一つ以上のダミーステージと接続していて、前記第２周縁に沿って位置して、前記一つ以上のダミーステージと隣接するダミーパターンをさらに含む、請求項２に記載の表示板。
4. 前記一つ以上のダミーステージそれぞれは、ダミーゲート信号を出力する出力端子を含み、
   前記のダミーパターンは、前記出力端子と接続している一つ以上の電気素子を含む、請求項３に記載の表示板。
5. 前記一つ以上のメインステージの複数の薄膜トランジスタのうちの第１薄膜トランジスタは、複数の第１単位トランジスタを含み、
   前記一つ以上のダミーステージの複数の薄膜トランジスタのうちの前記第１薄膜トランジスタと同一の機能を行う第２薄膜トランジスタは、複数の第２単位トランジスタを含み、
   前記複数の第１単位トランジスタの数は前記複数の第２単位トランジスタの数と異なる、請求項４に記載の表示板。
6. 前記複数の第１単位トランジスタのうちの一つのチャネル幅の方向は、前記複数の第２単位トランジスタのうちの一つのチャネル幅の方向と異なる、請求項５に記載の表示板。
7. 前記複数の第２単位トランジスタのうちの一つのチャネル幅の方向は前記第２方向である、請求項６に記載の表示板。
8. 前記一つ以上のダミーステージそれぞれの前記第２方向の長さは、前記一つ以上のメインステージそれぞれの前記第２方向の長さ及び前記第１方向の長さより長い、請求項７に記載の表示板。
9. 前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さと異なる、請求項８に記載の表示板。
10. 前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さより短い、請求項９に記載の表示板。
11. 前記複数のメインステージ及び前記一つ以上のダミーステージに制御信号を伝達する制御信号線をさらに含み、
    前記制御信号線は、前記第１周縁に沿って延在する第１部分、前記第２周縁に沿って延在する第２部分、及び前記第１部分と前記第２部分を接続するコーナー部を含み、
    前記コーナー部は、前記第１方向及び前記第２方向と斜角をなす、請求項１０に記載の表示板。
12. 前記制御信号線は、クロック信号線、走査開始信号線、及び低電圧線のうちの少なくとも一つを含む、請求項１１に記載の表示板。
13. 前記一つ以上のダミーステージは、前記複数のメインステージのうちの少なくとも一つのメインステージとコーナー配線によって接続し、
    前記コーナー配線は、前記第１方向及び前記第２方向と斜角をなす、請求項１２に記載の表示板。
14. 前記制御信号線の前記コーナー部と前記第１周縁または前記第２周縁との間に配置する整列キーをさらに含む、請求項１３に記載の表示板。
15. 前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、
    前記一つ以上のメインステージが含む複数の薄膜トランジスタのうちの少なくとも一部は前記表示領域に位置する、請求項１４に記載の表示板。
16. 前記一つ以上のダミーステージそれぞれの前記第２方向の長さは、前記一つ以上のメインステージそれぞれの前記第２方向の長さ及び前記第１方向の長さより長い、請求項５に記載の表示板。
17. 前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さと異なる、請求項１６に記載の表示板。
18. 前記複数の第１単位トランジスタのうちの一つのチャネル幅の長さは、前記複数の第２単位トランジスタのうちの一つのチャネル幅の長さより短い、請求項１７に記載の表示板。
19. 前記複数のメインステージ及び前記一つ以上のダミーステージに制御信号を伝達する制御信号線をさらに含み、
    前記制御信号線は、前記第１周縁に沿って延在する第１部分、前記第２周縁に沿って延在する第２部分、及び前記第１部分と前記第２部分を接続するコーナー部を含み、
    前記コーナー部は、前記第１方向及び前記第２方向と斜角をなす、請求項２に記載の表示板。
20. 前記一つの以上のダミーステージは、前記複数のメインステージのうちの少なくとも一つのメインステージとコーナー配線によって接続し、
    前記コーナー配線は、前記第１方向及び前記第２方向と斜角をなす、請求項１に記載の表示板。
21. 前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、
    前記一つ以上のメインステージが含む複数の薄膜トランジスタのうちの少なくとも一部は前記表示領域に位置する、請求項１に記載の表示板。
22. 前記表示板は、前記第１周縁と対向する第３周縁をさらに含み、
    前記ゲート駆動部は、前記第３周縁に沿って一列に配列されており、前記複数のゲート線と接続している複数のメインステージ、及び前記第３周縁に沿って配列された前記複数のメインステージと接続している一つ以上のダミーステージをさらに含む、請求項１に記載の表示板。
23. 前記第３周縁に沿って配列された前記複数のメインステージと接続している前記一つ以上のダミーステージの出力端子と接続しているダミーパターンをさらに含む、請求項２２に記載の表示板。
24. 前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、
    前記ゲート駆動部は、前記周辺領域に位置する第３部分、及び前記表示領域に位置する第４部分を含む、請求項１に記載の表示板。
25. 前記第４部分は、少なくとも一つの能動素子を含む、請求項２４に記載の表示板。
26. 前記表示板は、映像を表示する表示領域、及びその周辺の周辺領域を含み、
    前記一つ以上のメインステージが含む複数の薄膜トランジスタのうちの少なくとも一部は前記表示領域に位置する、請求項１に記載の表示板。
27. 前記一つ以上のダミーステージのうちの一つのダミーステージの前記第１方向の長さは、前記複数のメインステージのうちの一つのメインステージの前記第１方向の長さより短い、請求項１に記載の表示板。
28. 前記のダミーステージそれぞれの面積は、前記メインステージそれぞれの面積と互いに異なる、請求項２７に記載の表示板。
29. 前記一つ以上のダミーステージは、互いに異なる面積を有する少なくとも二つのダミーステージを含む、請求項２７に記載の表示板。

Images