JP2007193340A - 液晶表示装置 - Google Patents

Abstract

【課題】表示パネルに集積されたゲート駆動部を外部環境から効果的に保護することのできる液晶表示装置を提供する。
【解決手段】本発明による液晶表示装置は、基板、前記基板上に行列形態に配列されていて、スイッチング素子を各々含む複数の画素、前記スイッチング素子に接続されていて、行方向にのびている複数のゲート線、そして前記ゲート線に各々接続されていて、前記基板上に集積されて形成されているゲート駆動部を含み、前記ゲート駆動部は、整列されている第１領域、及び前記第１領域と交差している第２領域を含む。
【選択図】 図６

Description

本発明は、液晶表示装置に関し、特に、表示パネルに集積されたゲート駆動部を外部環境から効果的に保護することのできる液晶表示装置に関する。

液晶表示装置は、現在最も一般的に使用されている平板表示装置のうちの１つであって、画素電極及び共通電極などの電場生成電極が形成されている二枚の表示板、及びその間に注入されている液晶層を含む。液晶表示装置は、電場生成電極に電圧を印加して液晶層に電場を生成し、これによって液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって、画像を表示する。

液晶表示装置は、また、各画素電極に接続されているスイッチング素子、及びスイッチング素子を制御して、画素電極に電圧を印加するためのゲート線及びデータ線などの複数の信号線を含む。ゲート線は、ゲート駆動回路が生成したゲート信号を伝達し、データ線は、データ駆動回路が生成したデータ電圧を伝達し、スイッチング素子は、ゲート信号によってデータ電圧を画素電極に伝達する。

ゲート駆動部及びデータ駆動部は、チップ形態に構成されて、表示パネルに実装される。しかし、近年では、表示装置の全体的なサイズを縮小して生産性を増大させるために、ゲート駆動部を直接表示パネルに集積する構造のものが開発されてきている。

そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、表示パネルに集積されたゲート駆動部を外部環境から効果的に保護することのできる液晶表示装置を提供することにある。

上記目的を達成するためになされた本発明による液晶表示装置は、基板と、前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、前記ゲート線に各々接続され、前記基板上に集積されて形成されるゲート駆動部とを有し、前記ゲート駆動部は、個々の回路が整列して並ぶ第１領域と、該第１領域の整列方向と交差した方向に個々の回路が並ぶ第２領域とを含むことを特徴とする。

前記第２領域は、前記第１領域を間において分割される第３領域と第４領域とを含むことを特徴とする。
前記第１領域と前記表示領域との間の距離は、前記第２領域と前記表示領域との間の距離より長いことを特徴とする。
前記ゲート駆動部は、前記ゲート線に接続される複数の回路部と、該回路部に接続され、信号を伝達する複数の配線からなる配線部とを含むことを特徴とする。
前記複数の回路部のうちの少なくとも２つ以上の回路部は一列に配列され、少なくとも１つ以上の回路部は前記少なくとも２つ以上の回路部の整列方向と交差した方向に配列されることを特徴とする。
前記配線は、前記第１領域と前記第２領域との間で屈曲していることを特徴とする。
前記表示領域を囲うように形成される密封材をさらに有することを特徴とする。
前記密封材は、前記ゲート駆動部を覆うことを特徴とする。
前記密封材は、前記ゲート駆動部の複数の配線の全てを覆うことを特徴とする。
前記第１領域の配線部と前記第２領域の配線部との間の距離は、３００μｍ以下であることを特徴とする。
前記ゲート駆動部は、前記ゲート線のうちの奇数番目のゲート線に接続される第１ゲート駆動部と、前記ゲート線のうちの偶数番目のゲート線に接続される第２ゲート駆動部とを含むことを特徴とする。
前記第１ゲート駆動部と前記第２ゲート駆動部は、前記表示領域を間において互いに反対側に位置することを特徴とする。

また、上記目的を達成するためになされた本発明による液晶表示装置は、基板と、前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、前記ゲート線に各々接続され、前記基板上に集積されて形成されるゲート駆動部と、前記表示領域を囲み、前記ゲート駆動部を覆う密封材とを有し、前記ゲート駆動部は、個々の回路が整列して並ぶ第１領域と、該第１領域の整列方向と交差した方向に個々の回路が並ぶ第２領域とを含むことを特徴とする。

また、上記目的を達成するためになされた本発明による液晶表示装置は、基板と、前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、前記表示領域を囲うように形成され、少なくとも１つの角部を含む密封材と、前記基板上に集積されて形成され、前記密封材によって覆われているゲート駆動部とを有し、前記ゲート駆動部は、前記密封材の角部以外の部分にだけ形成されることを特徴とする。

前記ゲート駆動部は、前記ゲート線にゲート信号を伝達する複数の主ゲート駆動回路と、該主ゲート駆動回路の動作を補助する複数の副ゲート駆動回路とを含むことを特徴とする。
主ゲート駆動回路は、前記表示領域の側部に位置し、前記副ゲート駆動回路は、前記表示領域の上部または下部に位置することを特徴とする。
前記主ゲート駆動回路及び前記副ゲート駆動回路は、各々前記ゲート線に接続される回路部と、該回路部に接続される配線部とを含み、前記主ゲート駆動回路の配線部と前記副ゲート駆動回路の配線部とは接続されていることを特徴とする。
前記主ゲート駆動回路は、前記ゲート線のうちの奇数番目のゲート線に接続される第１部分と、前記ゲート線のうちの偶数番目のゲート線に接続される第２部分とを含むことを特徴とする。
前記第１部分と前記第２部分は、前記表示領域を間において互いに反対側に位置することを特徴とする。

本発明に係る液晶表示装置によれば、密封材の角部でも表示パネルに集積されたゲート駆動部を密封材で覆うことができる。したがって、ゲート駆動部を外部環境から効果的に保護することができるという効果がある。

次に、本発明に係る液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。

しかし、本発明は多様な相違した形態で実現でき、ここで説明する実施形態に限定されない。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるとする時、これは他の部分の「真上」にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の「真上」にあるとする時、これはその中間に他の部分がない場合を意味する。

まず、図１及び図２を参照して、本発明の一実施形態による液晶表示装置について説明する。
図１は、本発明の一実施形態による液晶表示装置のブロック図であり、図２は、本発明の一実施形態による液晶表示装置の１つの画素に対する等価回路図である。

図１及び図２を参照すると、本発明の一実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）３００、これに接続されている一対のゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続されている階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は、等価回路で見る時、複数の信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）、及びこれらに接続され、ほぼ行列形態に配列されている複数の画素（ｐｉｘｅｌ、ＰＸ）を含む。また、液晶表示組立体３００は、図２に示すような構造で見る時、互いに対向する下部表示板１００及び上部表示板２００、及びその間に注入されている液晶層３を含む。

信号線は、ゲート信号（走査信号ともいう）を伝達する複数のゲート線（Ｇ_１〜Ｇ_ｎ）及びデータ信号を伝達する複数のデータ線（Ｄ_１〜Ｄ_ｍ）を含む。ゲート線（Ｇ_１〜Ｇ_ｎ）は、ほぼ行方向にのびて、互いにほぼ平行であり、データ線（Ｄ_１〜Ｄ_ｍ）は、ほぼ列方向にのびて、互いにほぼ平行である。

各画素（ＰＸ）は、信号線に接続されているスイッチング素子（Ｑ）、これに接続されている液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）及びストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）（Ｃｓｔ）を含む。ストレージキャパシタ（Ｃｓｔ）は、必要に応じて省略することができる。

スイッチング素子（Ｑ）は、下部表示板１００に形成されている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線（Ｇ_ｉ）に接続されており、入力端子はデータ線（Ｄ_ｊ）に接続されており、出力端子は液晶キャパシタ（Ｃｌｃ）及びストレージキャパシタ（Ｃｓｔ）に接続されている。

液晶キャパシタ（Ｃｌｃ）は、下部表示板１００の画素電極１９１及び上部表示板２００の共通電極２７０を２つの端子とし、２つの電極（１９１、２７０）の間の液晶層３は、誘電体として機能する。画素電極１９１は、スイッチング素子（Ｑ）に接続されており、共通電極２７０は、上部表示板２００の全面に形成されていて、共通電圧（Ｖｃｏｍ）の印加を受ける。図２とは異なって、共通電極２７０は、下部表示板１００に形成することもでき、この時には、２つの電極（１９１、２７０）のうちの少なくとも１つが線形状または棒形状に形成される。

液晶キャパシタ（Ｃｌｃ）の補助的な機能をするストレージキャパシタ（Ｃｓｔ）は、下部表示板１００に形成された別個の信号線（図示せず）及び画素電極１９１が絶縁体を間においてオーバーラップして形成され、別個の信号線には、共通電圧（Ｖｃｏｍ）などの電圧が印加される。しかし、ストレージキャパシタ（Ｃｓｔ）は、画素電極１９１及び真上の前段ゲート線が絶縁体を間においてオーバーラップして形成されてもよい。

一方、色表示を実現するためには、各画素（ＰＸ）が基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するようにして（時間分割）、これら基本色の空間的、時間的合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色などの三原色がある。図２は空間分割の一例として、各画素（ＰＸ）が画素電極１９１に対応する上部表示板２００の領域に基本色のうちの１つを表示するカラーフィルタ２３０が形成されることを示している。図２とは異なって、カラーフィルタ２３０は、下部表示板１００の画素電極１９１上または下に形成してもよい。
液晶表示板組立体３００の外側面には、光を偏光させる少なくとも１つの偏光パネル（フィルム）（図示せず）が装着されている。

再び図１を参照すると、階調電圧生成部８００は、画素（ＰＸ）の透過率に関する二組の階調電圧の集合（または基準階調電圧の集合）を生成する。二組のうちの一組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の一組は負の値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ_１〜Ｇ_ｎ）に接続されていて、ゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線（Ｇ_１〜Ｇ_ｎ）に印加する。ゲート駆動部４００は、実質的にシフトレジスタであって、一列に配列された複数のステージ（ｓｔａｇｅ）を含み、信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に同一の工程で液晶表示板組立体３００上に形成されて集積されている。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１〜Ｄ_ｍ）に接続されていて、階調電圧生成部８００からの階調電圧を選択し、これをデータ信号としてデータ線（Ｄ_１〜Ｄ_ｍ）に印加する。しかし、階調電圧生成部８００が全ての階調に対する階調電圧を提供せずに、決められた数の基準階調電圧のみを提供する場合には、データ駆動部５００は、基準階調電圧を分圧して全ての階調に対する階調電圧を生成し、この中からデータ信号を選択する。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。

このような駆動装置（５００、６００、８００）の各々は、少なくとも１つの集積回路チップ形態で液晶表示板組立体３００上に直接集積させたり、フレキシブル印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着してＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）形態で液晶表示板組立体３００に集積させたり、別途の印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）（図示せず）上に集積させることができる。これとは異なって、これら駆動装置（５００、６００、８００）が信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）及び薄膜トランジスタスイッチング素子（Ｑ）などと共に液晶表示板組立体３００に集積させることもある。また、駆動装置（５００、６００、８００）は、単一チップに集積されることもあり、この場合には、これらのうちの少なくとも１つまたはこれらを構成する少なくとも１つの回路素子が単一チップの外側に位置してもよい。

次に、図３を参照して、本発明の他の実施形態による液晶表示装置について説明する。
図３は本発明の他の実施形態による液晶表示装置のブロック図である。
図３を参照すると、本実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）３００、及びこれに接続されているゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続されている階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

しかし、図３の液晶表示装置は、図１の液晶表示装置とは異なって、１つ行の画素ごとに一対のゲート線（Ｇ_１〜Ｇ_２ｎ）が各々配列されている。
また、ゲート駆動部４００は、液晶表示板３００の左側及び右側に位置する第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒに分割される。第１ゲート駆動部４００Ｌは、奇数番目のゲート線（Ｇ_１、Ｇ_３、・・・、Ｇ_２ｎ−１）に接続されており、第２ゲート駆動部４００Ｒは、偶数番目のゲート線（Ｇ_２、Ｇ_４、・・・、Ｇ_２ｎ）に接続されている。しかし、このような構造に限定されず、第２ゲート駆動部４００Ｒが奇数番目のゲート線（Ｇ_１、Ｇ_３、・・・、Ｇ_２ｎ−１）に接続されており、第１ゲート駆動部４００Ｌが偶数番目のゲート線（Ｇ_２、Ｇ_４、・・・、Ｇ_２ｎ）に接続されていてもよい。

このように、第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒは、各々液晶表示板組立体３００のゲート線（Ｇ_１〜Ｇ_２ｎ）に接続されて、ゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組合わせからなるゲート信号を各々のゲート線（Ｇ_１〜Ｇ_２ｎ）に印加する。
これによって、液晶表示板組立体３００の両側面からゲート線（Ｇ_１〜Ｇ_２ｎ）にゲート信号を印加することができ、ゲート信号がゲート線（Ｇ_１〜Ｇ_２ｎ）の一方で遅延するのを防止することができる。したがって、ゲート線（Ｇ_１〜Ｇ_２ｎ）の全体にゲート信号をより効果的に伝達することができる。

それでは、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号の入力を受ける。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。

信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて入力画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理して、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に出力し、データ制御信号（ＣＯＮＴ２）及び処理したデジタル画像信号（ＤＡＴ）をデータ駆動部５００に出力する。

ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）、及びゲートオン電圧（Ｖｏｎ）の出力周期を制御する少なくとも１つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）は、また、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）をさらに含むことができる。

データ制御信号（ＣＯＮＴ２）は、１つの行［束］の画素（ＰＸ）に対する画像データの伝送開始を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ_１〜Ｄ_ｍ）にデータ信号の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧（Ｖｃｏｍ）に対するデータ信号の電圧極性（以下、「共通電圧に対するデータ信号の電圧極性」を略して「データ信号の極性」とする）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。

データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、１つの行［束］の画素（ＰＸ）に対するデジタル画像信号（ＤＡＴ）の入力を受けて、各デジタル画像信号（ＤＡＴ）に対応する階調電圧を選択することによって、デジタル画像信号（ＤＡＴ）をアナログデータ信号に変換した後、これを当該データ線（Ｄ_１〜Ｄ_ｍ）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によって、ゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１〜Ｇ_２ｎ）に印加して、ゲート線（Ｇ_１〜Ｇ_２ｎ）に接続されたスイッチング素子（Ｑ）を導通させる。そうすると、データ線（Ｄ_１〜Ｄ_ｍ）に印加されたデータ信号が導通したスイッチング素子（Ｑ）を通じて当該画素（ＰＸ）に印加される。

画素（ＰＸ）に印加されたデータ信号の電圧及び共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃｌｃ）の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配向が異なり、それによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板組立体３００に装着された偏光フィルムによって光の透過率の変化として現れる。

１水平周期［１Ｈともいい、水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一である］を単位にしてこのような過程を繰り返すことによって、全てのゲート線（Ｇ_１〜Ｇ_２ｎ）に順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素（ＰＸ）にデータ信号を印加して、１つのフレーム（ｆｒａｍｅ）の画像を表示する。

１つのフレームが終わると次のフレームが始まって、各画素（ＰＸ）に印加されるデータ信号の極性が直前のフレームで印加されるデータ信号の極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１つのフレーム内でも反転信号（ＲＶＳ）の特性によって１つのデータ線を通じて流れるデータ信号の極性が反転したり（例：行反転、点反転）、１つの行の画素に印加されるデータ信号の極性が互いに反転することがある（例：列反転、点反転）。

それでは、本発明の一実施形態による液晶表示板組立体、及び液晶表示板組立体に形成されるゲート駆動部について、図４〜図９を参照して詳細に説明する。
図４は、本発明の一実施形態による液晶表示板組立体を示した平面図であり、図５は図４の液晶表示板組立体のＶ−Ｖ線に沿って見た断面図であり、図６は図４の液晶表示板組立体の１つの角部を拡大して詳細に示した平面図である。

図４〜図６を参照すると、本発明の一実施形態による液晶表示板組立体は、薄膜トランジスタ表示板１００、共通電極表示板２００、これら２つの表示板（１００、２００）の間に注入されている液晶層３、及び液晶層３を密封する密封材３１０を含む。
液晶表示板組立体３００は、画像を表示する表示領域（ＤＡ）、及び表示領域（ＤＡ）の一側面の周辺領域（ＰＡ）に分割される。
周辺領域（ＰＡ）の基板１１０には、データ線（Ｄ_１〜Ｄ_ｍ）に接続されるデータ駆動部（図示せず）が装着される。

表示領域（ＤＡ）の基板１１０には、ゲート線（Ｇ_１〜Ｇ_ｎ）、ゲート線（Ｇ_１〜Ｇ_ｎ）と交差するデータ線（Ｄ_１〜Ｄ_ｍ）、ゲート線（Ｇ_１〜Ｇ_ｎ）及びデータ線（Ｄ_１〜Ｄ_ｍ）に接続されている薄膜トランジスタ（図示せず）、薄膜トランジスタに接続されている画素電極１９１などが形成される。
表示領域（ＤＡ）の両側周辺には、ゲート駆動部４００（４００Ｌ、４００Ｒ）が集積されて形成されている。ゲート駆動部４００は、複数のゲート駆動回路４１０からなる。また、ゲート駆動部４００は、ゲート駆動回路４１０が一列に整列している第１領域４００ａ、及び第１領域４００ａの整列方向と交差した方向にゲート駆動回路４１０が並ぶ第２領域４００ｂを含む。第２領域４００ｂは、第１領域４００ａを間において上下２つの部分に分割されている。

第２領域４００ｂには、少なくとも１つのゲート駆動回路４１０が、第１領域４００ａのゲート駆動回路４１０より表示領域（ＤＡ）側に近く位置している。第２領域４００ｂで最も上に位置しているゲート駆動回路４１０と第１領域４００ａのゲート駆動回路４１０との間の距離（Ｄ）は、３００μｍ以下であるのが好ましい。
表示領域（ＤＡ）の周囲には、密封材３１０が形成されており、密封材３１０の角部３１１は、工程上丸く処理されたり面取りされて形成される。

ゲート駆動部４００の第２領域４００ｂの位置は、密封材３１０の角部３１１の位置とほぼ一致する。したがって、ゲート駆動部４００は、密封材３１０によって覆われる。それによって、ゲート駆動部４００が外部環境に露出して腐蝕が発生するのを防止することができる。
特に、ゲート駆動部４００のうちの表示領域（ＤＡ）と反対側の部分４１０ａは、密封材３１０の角部３１１を含む全ての部分が密封材３１０で完全に覆われている。

共通電極表示板２００は、密封材３１０によって薄膜トランジスタ表示板１００と合着されている。共通電極表示板２００の基板２１０には、遮光層２２０が形成されており、遮光層２２０上（図５上では下に）には、共通電極２７０が形成されている。基板２１０及び共通電極２７０の間にカラーフィルタ（図示せず）が形成されている。しかし、カラーフィルタは、薄膜トランジスタ表示板１００に形成されていてもよい。

次に、図７及び図８を参照して、本発明の他の実施形態による液晶表示板組立体について詳細に説明する。
図７は本発明の他の実施形態による液晶表示板組立体を示した平面図であり、図８は図７の液晶表示板組立体の１つの角部を拡大して詳細に示した平面図である。
図７の断面の形態は図５の形態とほぼ同一であるので、同一の図面符号を使用して説明する。

図７及び図５、図８を参照すると、本発明の他の実施形態による液晶表示板組立体は、薄膜トランジスタ表示板１００、共通電極表示板２００、これら２つの表示板（１００、２００）の間に注入されている液晶層３、及び液晶層３を密封する密封材３１０を含む。
液晶表示板組立体３００は、画像を表示する表示領域（ＤＡ）、及び表示領域（ＤＡ）の一側面の周辺領域（ＰＡ）に分割される。
周辺領域（ＰＡ）の基板１１０には、データ線（Ｄ_１〜Ｄ_ｍ）に接続されるデータ駆動部５００が装着される。

表示領域（ＤＡ）の基板１１０には、ゲート線（Ｇ_１〜Ｇ_ｎ）、ゲート線（Ｇ_１〜Ｇ_ｎ）と交差するデータ線（Ｄ_１〜Ｄ_ｍ）、ゲート線（Ｇ_１〜Ｇ_ｎ）及びデータ線（Ｄ_１〜Ｄ_ｍ）に接続されている薄膜トランジスタ（図示せず）、薄膜トランジスタに接続されている画素電極（図示せず）などが形成される。
周辺領域（ＰＡ）には、ゲート駆動部（４００Ｌ、４００Ｒ、４００Ｄ）が集積されて形成されている。ゲート駆動部（４００Ｌ、４００Ｒ、４００Ｄ）は、複数のゲート駆動回路４１０からなる。

より具体的に説明すれば、表示領域（ＤＡ）の両側の周辺領域（ＰＡ）には、第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒが形成されており、表示領域（ＤＡ）の下部の周辺領域（ＰＡ）には、第３ゲート駆動部４００Ｄが形成されている。表示領域（ＤＡ）の上部の周辺領域（ＰＡ）には、データ駆動部５００及び表示領域（ＤＡ）を接続する信号線（ＳＬ）が形成されている。

第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒは、表示領域（ＤＡ）に形成されているゲート線（Ｇ_１〜Ｇ_ｎ）に接続されて、ゲート線（Ｇ_１〜Ｇ_ｎ）にゲート信号を実質的に印加する部分である。第３ゲート駆動部４００Ｄは、第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒが形成されている周辺領域（ＰＡ）との段差を補償するためのダミー（ｄｕｍｍｙ）駆動部である。したがって、第３ゲート駆動部４００Ｄは、表示領域（ＤＡ）のゲート線（Ｇ_１〜Ｇ_ｎ）に接続されていない。
表示領域（ＤＡ）の上部の周辺領域（ＰＡ）には、データ線（Ｄ_１〜Ｄ_ｍ）及びデータ駆動部５００を接続する信号線（ＳＬ）が形成されているので、段差を補償する必要がない。

図７では、データ駆動部５００が表示領域（ＤＡ）の上部の周辺領域（ＰＡ）に位置し、第３ゲート駆動部４００Ｄが表示領域（ＤＡ）の下部の周辺領域（ＰＡ）に位置することを示したが、これらの上下関係は互いに変更されてもよい。
一方、第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒは、各々第３ゲート駆動部４００Ｄに接続されている。

表示領域（ＤＡ）の周囲には、密封材３１０が形成されており、密封材３１０の角部３１１は、工程上丸く処理されたり面取りされて形成される。密封材３１０の角部３１１には、ゲート駆動部４００が形成されていない。つまり、密封材３１０のうちの表示領域（ＤＡ）の直線部分に平行な部分３１２に沿って第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒが形成されており、密封材３１０のうちの表示領域（ＤＡ）の直線部分に平行な部分３１２から屈曲した角部３１１には、ゲート駆動部４００が形成されていない。したがって、密封材３１０全体でゲート駆動部４００の全部分が完全に覆われる。それにより、ゲート駆動部４００が外部環境に露出されて腐蝕が発生するのを防止することができる。

共通電極表示板２００は、密封材３１０によって薄膜トランジスタ表示板１００と合着されている。共通電極表示板２００の基板２１０には、遮光層２２０が形成されており、遮光層２２０上には、共通電極２７０が形成されている。基板２１０及び共通電極２７０の間にカラーフィルタ（図示せず）が形成されている。しかし、カラーフィルタは、薄膜トランジスタ表示板１００に形成されていてもよい。

次に、図９及び図１０を参照して、本発明の一実施形態による液晶表示板組立体のゲート駆動部４００について詳細に説明する。
図９は本発明の一実施形態によるゲート駆動部のブロック図であり、図１０は本発明の一実施形態によるゲート駆動部用シフトレジスタのｊ番目のステージの回路図である。

図９及び図１０を参照すると、ゲート駆動部４００であるシフトレジスタ４００Ｌ、４００Ｒには、第１及び第２走査開始信号（ＬＳＴＶ、ＲＳＴＶ）、第１〜第４クロック信号（ＬＣＬＫ１、ＲＣＬＫ１、ＬＣＬＫ２、ＲＣＬＫ２）が入力される。各シフトレジスタ４００Ｌ、４００Ｒは、ゲート線に各々接続されている複数のステージ［ＳＴ１〜ＳＴ（ｊ＋３）］を含む。複数のステージ［ＳＴ１〜ＳＴ（ｊ＋３）］は、互いに従属的に接続されていて、第１及び第２走査開始信号（ＬＳＴＶ、ＲＳＴＶ）、第１〜第４クロック信号（ＬＣＬＫ１、ＲＣＬＫ１、ＬＣＬＫ２、ＲＣＬＫ２）の入力を受ける。

左側のシフトレジスタ４００Ｌに入力される第１走査開始信号（ＬＳＴＶ）及び右側のシフトレジスタ４００Ｒに入力される第２走査開始信号（ＲＳＴＶ）は、幅が１Ｈである複数のパルスを１つのフレームに１つ含む、１つのフレーム周期の信号である。
各シフトレジスタ４００Ｌ、４００Ｒで隣接する２つのステージ［ＳＴ１、ＳＴ２〜ＳＴ（ｊ＋２）、ＳＴ（ｊ＋３）］には、互いに異なるクロック信号（ＬＣＬＫ１、ＲＣＬＫ１、ＬＣＬＫ２、ＲＣＬＫ２）が入力される。、例えば、左側のシフトレジスター４００Ｌの第１ステージ（ＳＴ１）には第１クロック信号（ＬＣＬＫ１）が入力され、第２ステージ（ＳＴ３）には第３クロック信号（ＬＣＬＫ２）が入力され、右側のシフトレジスタ４００Ｒの第１ステージ（ＳＴ２）には第２クロック信号（ＲＣＬＫ１）、第２ステージ（ＳＴ４）には第４クロック信号（ＲＣＬＫ２）が入力される。

各クロック信号（ＬＣＬＫ１、ＲＣＬＫ１、ＬＣＬＫ２、ＲＣＬＫ２）は、ハイレベルである場合には画素のスイッチング素子（Ｑ）を駆動することができるゲートオン電圧（Ｖｏｎ）であり、ローレベルである場合にはゲートオフ電圧（Ｖｏｆｆ）であるのが好ましい。
各ステージ［ＳＴ１、ＳＴ２〜ＳＴ（ｊ＋２）、ＳＴ（ｊ＋３）］は、セット端子（Ｓ）、ゲート電圧端子（ＧＶ）、一対のクロック端子（ＣＫ１、ＣＫ２）、リセット端子（Ｒ）、フレームリセット端子（ＦＲ）、そしてゲート出力端子（ＯＵＴ１）及びキャリー出力端子（ＯＵＴ２）を有している。

各ステージ、例えばｊ番目のステージ（ＳＴｊ）のセット端子（Ｓ）には、前段ステージ［ＳＴ（ｊ−２）］のキャリー信号、つまり前段キャリー信号［Ｃｏｕｔ（ｊ−２）］が入力され、リセット端子（Ｒ）には、後段ステージ［ＳＴ（ｊ＋２）］のゲート信号、つまり後段ゲート信号［Ｇｏｕｔ（ｊ＋２）」が入力され、クロック端子（ＣＫ１、ＣＫ２）には、クロック信号（ＬＣＬＫ１、ＬＣＬＫ２）が入力され、ゲート電圧端子（ＧＶ）には、ゲートオフ電圧（Ｖｏｆｆ）が入力される。ゲート出力端子（ＯＵＴ１）は、ゲート信号［Ｇｏｕｔ（ｊ）］を出力し、キャリー出力端子（ＯＵＴ２）は、キャリー信号［Ｃｏｕｔ（ｊ）］を出力する。

但し、各シフトレジスタ４００Ｌ、４００Ｒの第１ステージのセット端子（Ｓ）には、前段キャリー信号の代わりに、走査開始信号（ＬＳＴＶ、ＲＳＴＶ）が入力される。また、ｊ番目のステージ（ＳＴｊ）のクロック端子（ＣＫ１）にクロック信号（ＬＣＬＫ１）が入力され、クロック端子（ＣＫ２）にクロック信号（ＬＣＬＫ２）が入力される場合、これに隣接する（ｊ−２）番目及び（ｊ＋２）番目のステージ［ＳＴ（ｊ−２）、ＳＴ（ｊ＋２）］のクロック端子（ＣＫ１）には、クロック信号（ＬＣＬＫ２）が入力され、クロック端子（ＣＫ２）には、クロック信号（ＬＣＬＫ１）が入力される。

図１０を参照すると、本発明の一実施形態によるゲート駆動部４００の各ステージ、例えばｊ番目のステージは、入力部４２０、プルアップ駆動部４３０、プルダウン駆動部４４０、及び出力部４５０を含む。これらは、少なくとも１つ以上のＮＭＯＳトランジスタ（Ｔ１〜Ｔ１４）を含み、プルアップ駆動部４３０及び出力部４５０は、キャパシタ（Ｃ１〜Ｃ３）をさらに含む。しかし、ＮＭＯＳトランジスタの代わりに、ＰＭＯＳトランジスタを含むこともできる。また、キャパシタ（Ｃ１〜Ｃ３）は、実際に工程時に形成されるゲート及びドレイン／ソースの間の寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）でありうる。

入力部４２０は、セット端子（Ｓ）及びゲート電圧端子（ＧＶ）に順次に直列に接続されている３つのトランジスタ（Ｔ１１、Ｔ１０、Ｔ５）を含む。トランジスタ（Ｔ１１、Ｔ５）のゲートはクロック端子（ＣＫ２）に接続されており、トランジスタ（Ｔ１０）のゲートはクロック端子（ＣＫ１）に接続されている。トランジスタ（Ｔ１１）及びトランジスタ（Ｔ１０）の間の接続点は接続点（Ｊ１）に接続されており、トランジスタ（Ｔ１０）及びトランジスタ（Ｔ５）の間の接続点は接続点（Ｊ２）に接続されている。

プルアップ駆動部４３０は、セット端子（Ｓ）及び接続点（Ｊ１）の間に接続されているトランジスタ（Ｔ４）、クロック端子（ＣＫ１）及び接続点（Ｊ３）の間に接続されているトランジスタ（Ｔ１２）、そしてクロック端子（ＣＫ１）及び接続点（Ｊ４）の間に接続されているトランジスタ（Ｔ７）を含む。トランジスタ（Ｔ４）のゲート及びドレインはセット端子（Ｓ）に共通で接続されており、ソースは接続点（Ｊ１）に接続されており、トランジスタ（Ｔ１２）のゲート及びドレインはクロック端子（ＣＫ１）に共通で接続されており、ソースは接続点（Ｊ３）に接続されている。トランジスタ（Ｔ７）のゲートは接続点（Ｊ３）に接続されると同時にキャパシタ（Ｃ１）を通じてクロック端子（ＣＫ１）に接続されており、ドレインはクロック端子（ＣＫ１）に接続されており、ソースは接続点（Ｊ４）に接続されており、接続点（Ｊ３）及び接続点（Ｊ４）の間にキャパシタ（Ｃ２）が接続されている。

プルダウン駆動部４４０は、ソースを通じてゲートオフ電圧（Ｖｏｆｆ）の入力を受けて、ドレインを通じて接続点（Ｊ１、Ｊ２、Ｊ３、Ｊ４）に出力する複数のトランジスタ（Ｔ６、Ｔ９、Ｔ１３、Ｔ８、Ｔ３、Ｔ２）を含む。トランジスタ（Ｔ６）のゲートはフレームリセット端子（ＦＲ）に接続されており、ドレインは接続点（Ｊ１）に接続されており、トランジスタ（Ｔ９）のゲートはリセット端子（Ｒ）に接続されており、ドレインは接続点（Ｊ１）に接続されており、トランジスタ（Ｔ１３、Ｔ８）のゲートは接続点（Ｊ２）に共通で接続されており、ドレインは各々接続点（Ｊ３、Ｊ４）に接続されている。また、トランジスタ（Ｔ３）のゲートは接続点（Ｊ４）に接続されており、トランジスタ（Ｔ２）のゲートはリセット端子（Ｒ）に接続されており、２つのトランジスタ（Ｔ３、Ｔ２）のドレインは接続点（Ｊ２）に接続されている。

出力部４５０は、ドレイン及びソースが各々クロック端子（ＣＫ１）及び出力端子（ＯＵＴ１、ＯＵＴ２）の間に接続されており、ゲートが接続点（Ｊ１）に接続されている一対のトランジスタ（Ｔ１、Ｔ１４）、及びトランジスタ（Ｔ１）のゲート及びドレインの間、つまり接続点（Ｊ１）及び接続点（Ｊ２）の間に接続されているキャパシタ（Ｃ３）を含む。トランジスタ（Ｔ１）のソースも接続点（Ｊ２）に接続されている。

それでは、このようなステージの動作について説明する。
説明の便宜上、クロック信号（ＬＣＬＫ１、ＬＣＫＬ２、ＲＣＬＫ１、ＲＣＬＫ２）のハイレベルに相当する電圧を高電圧とし、クロック信号（ＬＣＬＫ１、ＬＣＬＫ２、ＲＣＬＫ１、ＲＣＬＫ２）のローレベルに相当する電圧はゲートオフ電圧（Ｖｏｆｆ）と同一で、これを低電圧とする。

まず、クロック信号（ＬＣＬＫ２）及び前段キャリー信号［Ｃｏｕｔ（ｊ−２）］がハイレベルになると、トランジスタ（Ｔ１１、Ｔ５）及びトランジスタ（Ｔ４）が導通する。そうすると、２つのトランジスタ（Ｔ１１、Ｔ４）は高電圧を接続点（Ｊ１）に伝達し、トランジスタ（Ｔ５）は低電圧を接続点（Ｊ２）に伝達する。これによって、トランジスタ（Ｔ１、Ｔ１４）が導通して、クロック信号（ＣＬＫ１）が出力端子（ＯＵＴ１、ＯＵＴ２）に出力されるが、この時、接続点（Ｊ２）の電圧及びクロック信号（ＬＣＬＫ１）が全て低電圧であるので、出力電圧［Ｇｏｕｔ（ｊ）、Ｃｏｕｔ（ｊ）］は低電圧になる。これと同時に、キャパシタ（Ｃ３）は、高電圧及び低電圧の差に相当する大きさの電圧を充電する。

この時、クロック信号（ＬＣＬＫ１）及び後段ゲート信号［Ｇｏｕｔ（ｊ＋２）］はローレベルであり、接続点（Ｊ２）もローレベルであるので、これにゲートが接続されているトランジスタ（Ｔ１０、Ｔ９、Ｔ１２、Ｔ１３、Ｔ８、Ｔ２）は、全て遮断された状態である。

次に、クロック信号（ＬＣＬＫ２）がローレベルになると、トランジスタ（Ｔ１１、Ｔ５）が遮断され、これと同時に、クロック信号（ＬＣＬＫ１）がハイレベルになると、トランジスタ（Ｔ１）の出力電圧及び接続点（Ｊ２）の電圧が高電圧になる。この時、トランジスタ（Ｔ１０）のゲートには高電圧が印加されるが、接続点（Ｊ２）に接続されているソースの電位も同一な高電圧であるので、ゲート及びソースの間の電位差が０になり、トランジスタ（Ｔ１０）は、遮断された状態を維持する。したがって、接続点（Ｊ１）は浮遊状態になり、それによって、キャパシタ（Ｃ３）によって高電圧の分だけ電位がさらに上昇する。

一方、クロック信号（ＬＣＬＫ１）及び接続点（Ｊ２）の電位が高電圧であるので、トランジスタ（Ｔ１２、Ｔ１３、Ｔ８）が導通する。この状態で、トランジスタ（Ｔ１２）及びトランジスタ（Ｔ１３）が高電圧及び低電圧の間で直列に接続され、それによって接続点（Ｊ３）の電位は、２つのトランジスタ（Ｔ１２、Ｔ１３）の導通時の抵抗状態の抵抗値によって分圧された電圧値を有する。しかし、トランジスタ（Ｔ１３）の導通時の抵抗状態の抵抗値が、トランジスタ（Ｔ１２）の導通時の抵抗状態の抵抗値に比べて非常に大きく、例えば約１０，０００倍程度に設定されているとすれば、接続点（Ｊ３）の電圧は高電圧とほぼ同一である。したがって、トランジスタ（Ｔ７）が導通してトランジスタ（Ｔ８）に直列に接続され、それによって接続点（Ｊ４）の電位は、２つのトランジスタ（Ｔ７、Ｔ８）の導通時の抵抗状態の抵抗値によって分圧された電圧値を有する。

この時、２つのトランジスタ（Ｔ７、Ｔ８）の導通時の抵抗状態の抵抗値がほぼ同一に設定されていれば、接続点（Ｊ４）の電位は、高電圧及び低電圧の中間値を有し、それによって、トランジスタ（Ｔ３）は遮断された状態を維持する。この時、後段ゲート信号［Ｇｏｕｔ（ｊ＋２）］が依然としてローレベルであるので、トランジスタ（Ｔ９、Ｔ２）も遮断された状態を維持する。したがって、出力端子（ＯＵＴ１、ＯＵＴ２）は、クロック信号（ＣＬＫ１）にだけ接続され、低電圧とは遮断されて、高電圧を出力する。
一方、キャパシタ（Ｃ１）及びキャパシタ（Ｃ２）は、両端の電位差に相当する電圧を各々充電するが、接続点（Ｊ３）の電圧が接続点（Ｊ５）の電圧より低い。

次に、後段ゲート信号［Ｇｏｕｔ（ｊ＋１）］及びクロック信号（ＣＬＫ２）がハイレベルになってクロック信号（ＣＬＫ１）がローレベルになると、トランジスタ（Ｔ９、Ｔ２）が導通して低電圧を接続点（Ｊ１、Ｊ２）に伝達する。この時、接続点（Ｊ１）の電圧は、キャパシタ（Ｃ３）が放電して低電圧に低下するが、キャパシタ（Ｃ３）の放電時間によって、低電圧に完全に低下するにはある程度の時間が必要である。

したがって、２つのトランジスタ（Ｔ１、Ｔ１４）は、後段ゲート信号［Ｇｏｕｔ（ｊ＋１）］がハイレベルになってもしばらくの間は導通した状態を維持するようになり、それによって出力端子（ＯＵＴ１、ＯＵＴ２）がクロック信号（ＣＬＫ１）に接続されて、低電圧を出力する。次に、キャパシタ（Ｃ３）が完全に放電されて、接続点（Ｊ１）の電位が低電圧になると、トランジスタ（Ｔ１４）が遮断されて、出力端子（ＯＵＴ２）がクロック信号（ＣＬＫ１）と遮断されるので、キャリー信号［Ｃｏｕｔ（ｊ）］は浮遊状態になって、低電圧を維持する。これと同時に、出力端子（ＯＵＴ１）は、トランジスタ（Ｔ１）が遮断されてもトランジスタ（Ｔ２）を通じて低電圧に接続されるので、引続き低電圧を出力する。

一方、トランジスタ（Ｔ１２、Ｔ１３）が遮断されるので、接続点（Ｊ３）が浮遊状態になる。また、接続点（Ｊ５）の電圧が接続点（Ｊ４）の電圧より低下するが、キャパシタ（Ｃ１）によって接続点（Ｊ３）の電圧が接続点（Ｊ５）の電圧より低い状態を維持するので、トランジスタ（Ｔ７）は遮断される。これと同時に、トランジスタ（Ｔ８）も遮断される状態になるので、接続点（Ｊ４）の電圧もその分だけ低下して、トランジスタ（Ｔ３）も遮断された状態を維持する。また、トランジスタ（Ｔ１０）は、ゲートがクロック信号（ＣＬＫ１）の低電圧に接続され、接続点（Ｊ２）の電圧もローレベルであるので、遮断された状態を維持する。

次に、クロック信号（ＣＬＫ１）がハイレベルになると、トランジスタ（Ｔ１２、Ｔ７）が導通し、接続点（Ｊ４）の電圧が上昇して、トランジスタ（Ｔ３）を導通させて、低電圧を接続点（Ｊ２）に伝達するので、出力端子（ＯＵＴ１）は、引続き低電圧を出力する。つまり、たとえ後段ゲート信号［Ｇｏｕｔ（ｊ＋１）］がローレベルであっても接続点（Ｊ２）の電圧が低電圧になるようにする。

一方、トランジスタ（Ｔ１０）のゲートがクロック信号（ＣＬＫ１）の高電圧に接続され、接続点（Ｊ２）の電圧が低電圧であるので、トランジスタ（Ｔ１０）は、導通して、接続点（Ｊ２）の低電圧を接続点（Ｊ１）に伝達する。一方、２つのトランジスタ（Ｔ１、Ｔ１４）のドレインには、クロック端子（ＣＫ１）が接続されるので、クロック信号（ＣＬＫ１）が引続き印加される。特に、トランジスタ（Ｔ１）は、他のトランジスタに比べて相対的に大きく形成され、これによって、ゲート及びドレインの間の寄生容量が大きくなり、ドレイン電圧の変化がゲート電圧に影響を与えることがある。

したがって、クロック信号（ＣＬＫ１）がハイレベルになる時、ゲート及びドレインの間の寄生容量ために、ゲート電圧が上昇して、トランジスタ（Ｔ１）が導通されることもある。したがって、接続点（Ｊ２）の低電圧を接続点（Ｊ１）に伝達することによって、トランジスタ（Ｔ１）のゲート電圧を低電圧に維持して、トランジスタ（Ｔ１）が導通するのを防止する。

その後、前段キャリー信号［Ｃｏｕｔ（ｊ−２）］がハイレベルになるまで接続点（Ｊ１）の電圧は低電圧を維持し、接続点（Ｊ２）の電圧は、クロック信号（ＣＬＫ１）がハイレベルであり、クロック信号（ＣＬＫ２）がローレベルである場合には、トランジスタ（Ｔ３）を通じて低電圧になり、その反対の場合には、トランジスタ（Ｔ５）を通じて低電圧を維持する。

一方、トランジスタ（Ｔ６）は最後のダミーステージ（図示せず）で発生する初期化信号（ＩＮＴ）の入力を受けて、ゲートオフ電圧（Ｖｏｆｆ）を接続点（Ｊ１）に伝達して、接続点（Ｊ１）の電圧をもう１度低電圧に設定する。

このような方式で、ステージ（ＳＴｊ）は、前段キャリー信号［Ｃｏｕｔ（ｊ−２）］及び後段ゲート信号［Ｇｏｕｔ（ｊ＋２）］に基づいてクロック信号（ＬＣＬＫ１、ＬＣＬＫ２）に同期してキャリー信号［Ｃｏｕｔ（ｊ）］及びゲート信号［Ｇｏｕｔ（ｊ）］を生成する。

それでは、図４及び図７に示したゲート駆動部４００の薄膜トランジスタ表示板１００上の配置について、図１１及び図１２を参照して詳細に説明する。
図１１は図４に示したゲート駆動部４００の概略的な配置図であり、図１２は図７に示したゲート駆動部４００の概略的な配置図である。

図１１を参照すると、本発明によるゲート駆動部４００は、上記で説明したステージ［ＳＴ１〜ＳＴ（ｊ＋３）］からなる回路部（ＣＳ）、及びこれらステージ［ＳＴ１〜ＳＴ（ｊ＋３）］に入力される各種信号（Ｖｏｆｆ、ＬＣＫＶ１、ＲＣＫＶ１、ＬＣＫＶ２、ＲＣＫＶ２、ＩＮＴ）を伝達する配線部（ＬＳ）を含む。但し、図１１では、表示領域（ＤＡ）の左側に形成されている第１ゲート駆動部４００Ｌのみを示した。

配線部（ＬＳ）は、ゲートオフ電圧（Ｖｏｆｆ）を伝達するゲートオフ電圧線（ＳＬ１）、第１及び第２クロック信号（ＬＣＫＶ１、ＲＣＫＶ１、ＬＣＫＶ２、ＲＣＫＶ２）を各々伝達する第１クロック信号線（ＳＬ２）及び第２クロック信号線（ＳＬ３）、及び初期化信号（ＩＮＴ）を伝達する初期化信号線（ＳＬ４）を含む。

各信号線（ＳＬ１〜ＳＬ４）は、主に縦方向にのびていて、ゲートオフ電圧線（ＳＬ１）、第１及び第２クロック信号線（ＳＬ２、ＳＬ３）、及び初期化信号線（ＳＬ４）の順序で左側から順次に配列されて、第１ゲート駆動部４００Ｌのシフトレジスタに近づく。ゲートオフ電圧線（ＳＬ１）及び初期化信号線（ＳＬ４）の配列は互いに変更されてもよい。また、これら信号線（ＳＬ１〜ＳＬ４）は、ステージ（ＳＴ１、ＳＴ３、ＳＴ５、ＳＴ７）に向かって横にのびた接続線を有しているが、ゲートオフ電圧線（ＳＬ１）及び初期化信号線（ＳＬ４）は、各々１つのステージ（ＳＴ１、ＳＴ３、ＳＴ５、ＳＴ７）に１つずつ接続線が形成されており、第１クロック信号線（ＳＬ２）及び第２クロック信号線（ＳＬ３）は、ステージ（ＳＴ１、ＳＴ３、ＳＴ５、ＳＴ７）の境界付近に位置して交互に１つずつ接続線が形成されている。

回路部（ＣＳ）において、各ステージ（ＳＴ１、ＳＴ３、ＳＴ５、ＳＴ７）、第１ステージ（ＳＴ１）内のトランジスタ（Ｔ１〜Ｔ１３、Ｔ１５）の配置を見ると、前段ステージに近い左側上には、前段キャリー信号［Ｃｏｕｔ（ｊ−１）］が入力されるトランジスタ（Ｔ４）が配置されており、上に横方向にのびた第１クロック信号線（ＳＬ２）の接続線に沿って第１クロック信号（ＬＣＫＶ１）の入力を受けるトランジスタ（Ｔ１、Ｔ１５）が配置されており、トランジスタ（Ｔ１５）の下にも第１クロック信号（ＬＣＫＶ１）の入力を受けるトランジスタ（Ｔ７、Ｔ１０、Ｔ１２）が配置されている。

また、下から上に形成された第２クロック信号線（ＳＬ３）の接続線に接続されて、第２クロック信号（ＬＣＫＶ２）の入力を受けるトランジスタ（Ｔ１１、Ｔ５）が左側下に配置されており、左側から形成された初期化信号線（ＳＬ４）の接続線に接続されて、初期化信号（ＩＮＴ）の入力を受けるトランジスタ（Ｔ６）が最も左側に配置されている。これと共に、下に横方向にのびたゲートオフ電圧線（ＳＬ１）の接続線に沿ってゲートオフ電圧（Ｖｏｆｆ）の入力を受けるトランジスタ（Ｔ２、Ｔ３、Ｔ８、Ｔ９、Ｔ１３）が配置されている。

これに隣接する第２ステージ（ＳＴ３）の場合、第１クロック信号線（ＳＬ２）及び第１クロック信号（ＬＣＫＶ１）が第２クロック信号線（ＳＬ３）及び第２クロック信号（ＬＣＫＶ２）に変更され、反対に、第２クロック信号線（ＳＬ３）及び第２クロック信号（ＬＣＫＶ２）が第１クロック信号線（ＳＬ２）及び第１クロック信号（ＣＫＶ）に変更されるという点を除いては、各トランジスタの配置は第１ステージ（ＳＴ１）と同一である。

回路部（ＣＳ）及び配線部（ＬＳ）の一部は一列に配列されていて、他の一部はこれと交差する方向に配列されている。つまり、第１ステージ（ＳＴ１）及び表示領域（ＤＡ）の間の距離が最も短く、第２ステージ（ＳＴ３）及び表示領域（ＤＡ）の間の距離がその次に短く、第３ステージ（ＳＴ５）及び表示領域（ＤＡ）の間の距離が最も長い。第４ステージ（ＳＴ７）以降のステージは第３ステージ（ＳＴ５）と一列に配列されている。

それによって、第３ステージ（ＳＴ５）以下のステージに隣接する配線部（ＬＳ）は、一列に配列されている。しかし、第２ステージ（ＳＴ３）に隣接する配線部（ＬＳ）は、表示領域（ＤＡ）に向かって屈曲して第３ステージ（ＳＴ５）に隣接する配線部（ＬＳ）で交差しており、第１ステージ（ＳＴ１）に隣接する配線部（ＬＳ）は、表示領域（ＤＡ）に向かって屈曲して第２ステージ（ＳＴ３）に隣接する配線部（ＬＳ）で交差している。

したがって、ゲート駆動部４００は、ステージが一列に整列して並ぶ第１領域４００ａ、及び第１領域４００ａのステージが並ぶ方向と交差する方向にステージが並ぶ第２領域４００ｂに分割されていて、第１及び第２ステージ（ＳＴ１、ＳＴ３）及びこれに隣接する配線部（ＬＳ）は第２領域４００ｂを構成し、第３ステージ及び第４ステージ（ＳＴ５、ＳＴ７）及びこれに隣接する配線部（ＬＳ）は第１領域４００ａを構成する。
図１１には詳細に示さなかったが、図４に示したように、ゲート駆動部４００の下部分も図１１と同様な形態からなる。
本発明によれば、密封材の角部でも表示パネルに集積されたゲート駆動部を密封材で覆うことができる。したがって、ゲート駆動部を外部環境から効果的に保護することができる。

図１２を参照すると、本発明によるゲート駆動部４００は、上記で説明したステージ［ＳＴ１〜ＳＴ（ｊ＋３）］からなる回路部（ＣＳ）、及びこれらステージ［ＳＴ１〜ＳＴ（ｊ＋３）］に入力される各種信号（Ｖｏｆｆ、ＬＣＫＶ１、ＲＣＫＶ１、ＬＣＫＶ２、ＲＣＫＶ２、ＩＮＴ）を伝達する配線部（ＬＳ）を含む。但し、図１２では、表示領域（ＤＡ）の左側に形成されている第１ゲート駆動部４００Ｌ及び第３ゲート駆動部４００Ｄの一部を示した。

配線部（ＬＳ）は、ゲートオフ電圧（Ｖｏｆｆ）を伝達するゲートオフ電圧線（ＳＬ１）、第１及び第２クロック信号（ＬＣＫＶ１、ＲＣＫＶ１、ＬＣＫＶ２、ＲＣＫＶ２）を各々伝達する第１及び第２クロック信号線（ＳＬ２、ＳＬ３）、及び初期化信号（ＩＮＴ）を伝達する初期化信号線（ＳＬ４）を含む。各信号線（ＳＬ１〜ＳＬ４）は、主に縦方向にのびていて、ゲートオフ電圧線（ＳＬ１）、第１及び第２クロック信号線（ＳＬ２、ＳＬ３）、及び初期化信号線（ＳＬ４）の順序で左側から順次に配列されて、順次に第１ゲート駆動部４００Ｌのシフトレジスタに近づく。

ゲートオフ電圧線（ＳＬ１）及び初期化信号線（ＳＬ４）の配列は互いに変更されてもよい。また、これら信号線（ＳＬ１〜ＳＬ４）は、ステージ（ＳＴ１、ＳＴ３、ＳＴ５）に向かって横にのびた接続線を有しているが、ゲートオフ電圧線（ＳＬ１）及び初期化信号線（ＳＬ４）は、各々１つのステージ（ＳＴ１、ＳＴ３、ＳＴ５）に１つずつ接続線が形成されており、第１及び第２クロック信号線（ＳＬ２、ＳＬ３）は、ステージ（ＳＴ１、ＳＴ３、ＳＴ５）の境界付近に位置して交互に１つずつ接続線が形成されている。

回路部（ＣＳ）において、各ステージ（ＳＴ１、ＳＴ３、ＳＴ５）、第１ステージ（ＳＴ１）内のトランジスタ（Ｔ１〜Ｔ１３、Ｔ１５）の配置を見ると、前段ステージに近い左側上には、前段キャリー信号［Ｃｏｕｔ（ｊ−１）］が入力されるトランジスタ（Ｔ４）が配置されており、上に横方向にのびた第１クロック信号線（ＳＬ２）の接続線に沿って第１クロック信号（ＬＣＫＶ１）の入力を受けるトランジスタ（Ｔ１、Ｔ１５）が配置されており、トランジスタ（Ｔ１５）の下にも第１クロック信号（ＬＣＫＶ１）の入力を受けるトランジスタ（Ｔ７、Ｔ１０、Ｔ１２）が配置されている。

また、下から上に形成された第２クロック信号線（ＳＬ３）の接続線に接続されて、第２クロック信号（ＬＣＫＶ２）の入力を受けるトランジスタ（Ｔ１１、Ｔ５）が左側下に配置されており、左側から形成された初期化信号線（ＳＬ４）の接続線に接続されて、初期化信号（ＩＮＴ）の入力を受けるトランジスタ（Ｔ６）が最も左側に配置されている。これと共に、下に横方向にのびたゲートオフ電圧線（ＳＬ１）の接続線に沿って、ゲートオフ電圧（Ｖｏｆｆ）の入力を受けるトランジスタ（Ｔ２、Ｔ３、Ｔ８、Ｔ９、Ｔ１３）が配置されている。

これに隣接する第２ステージ（ＳＴ３）の場合、第１クロック信号線（ＳＬ２）及び第１クロック信号（ＬＣＫＶ１）が第２クロック信号線（ＳＬ３）及び第２クロック信号（ＬＣＫＶ２）に変更され、反対に、第２クロック信号線（ＳＬ３）及び第２クロック信号（ＬＣＫＶ２）が第１クロック信号線（ＳＬ２）及び第１クロック信号（ＣＫＶ）に変更されるという点を除いては、各トランジスタの配置は第１ステージ（ＳＴ１）と同一である。第３ステージ（ＳＴ５）に対する説明は省略する。
表示領域（ＤＡ）に接続されている第１ゲート駆動部４００Ｌの配線部（ＬＳ）及び表示領域（ＤＡ）に接続されていない第３ゲート駆動部４００Ｄの配線部（ＬＳ）は、互いに接続されている。

第１ゲート駆動部４００Ｌは、上記で説明した駆動方法によって作動し、例えば最も下に位置しているゲート駆動回路から作動する。この時、上記で説明したように、ステージ（ＳＴ１〜ＳＴ５）は、前段キャリー信号及び後段ゲート信号に基づいて、クロック信号に同期して自己キャリー信号及び自己ゲート信号を生成する。この時、最初に駆動されるステージ（ＳＴ１）は、前段キャリー信号の代わりに初期化信号の入力を受け、初期化信号は、ダミーステージ（ＳＴＤ１〜ＳＴＤ３）から伝達を受けることができる。また、ステージ（ＳＴ１）が最後に駆動される場合には、自己キャリー信号を後段ステージに伝達することができる。したがって、ゲート駆動部４００から出力されるゲート信号のエラーを防止することができる。

しかし、本発明による液晶表示装置は、密封材３１０の角部にゲート駆動回路が位置しないので、ダミーステージ（ＳＴＤ１〜ＳＴＤ３）の機能をするゲート駆動回路が必要である。したがって、第１ゲート駆動部４００Ｌのうちの最初に駆動される最も下のゲート駆動回路の配線部（ＬＳ）及び第３ゲート駆動部４００Ｄの第１ダミーステージ（ＳＴＤ）の配線部（ＬＳ）を接続すれば、第３ゲート駆動部４００Ｄの最初のゲート駆動回路の回路部（ＣＳ）、つまり、ダミーステージ（ＳＴＤ１）をダミーステージとして利用することができる。第１ダミーステージ（ＳＴＤ１）に隣接するダミーステージは、ＳＴＤ２、ＳＴＤ３と表示した。
したがって、第３ゲート駆動部４００Ｄは、基板１１０の段差を補償する機能をすると同時に、第１ゲート駆動部４００Ｌ及び第２ゲート駆動部４００Ｒの駆動を補助する機能をする。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の１つの画素に対する等価回路図である。 本発明の他の実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示板組立体の平面図である。 図４に示した液晶表示板組立体をＶ−Ｖ線に沿って見た断面図である。 図４に示した液晶表示板組立体の一部を詳細に示した平面図である。 本発明の他の実施形態による液晶表示板組立体の平面図である。 図７に示した液晶表示板組立体の一部を詳細に示した平面図である。 本発明の一実施形態によるゲート駆動部のブロック図である。 図９に示したゲート駆動部用シフトレジスターのｊ番目のステージの回路図の一例である。 図４に示したゲート駆動部の概略的な配置図である。 図７に示したゲート駆動部の概略的な配置図である。

符号の説明

３ 液晶層
１１０、２１０ 基板
１００ 下部表示板（薄膜トランジスタ表示板）
１９１ 画素電極
２００ 上部表示板（共通電極表示板）
２２０ 遮光層
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板組立体
３１０ 密封材
３１１ 角部
４００ ゲート駆動部、
４００ａ 第１領域
４００ｂ 第２領域
４００Ｒ、４００Ｌ、（第１〜第２）ゲート駆動部（シフトレジスタ）
４００Ｄ 第３ゲート駆動部
４１０ ゲート駆動回路
４２０ 入力部
４３０ プルアップ駆動部
４４０ プルダウン駆動部
４５０ 出力部
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部

Claims (19)

1. 基板と、
   前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、
   前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、
   前記ゲート線に各々接続され、前記基板上に集積されて形成されるゲート駆動部とを有し、
   前記ゲート駆動部は、個々の回路が整列して並ぶ第１領域と、該第１領域の整列方向と交差した方向に個々の回路が並ぶ第２領域とを含むことを特徴とする液晶表示装置。
2. 前記第２領域は、前記第１領域を間において分割される第３領域と第４領域とを含むことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１領域と前記表示領域との間の距離は、前記第２領域と前記表示領域との間の距離より長いことを特徴とする請求項１に記載の液晶表示装置。
4. 前記ゲート駆動部は、前記ゲート線に接続される複数の回路部と、該回路部に接続され、信号を伝達する複数の配線からなる配線部とを含むことを特徴とする請求項１に記載の液晶表示装置。
5. 前記複数の回路部のうちの少なくとも２つ以上の回路部は一列に配列され、少なくとも１つ以上の回路部は前記少なくとも２つ以上の回路部の整列方向と交差した方向に配列されることを特徴とする請求項４に記載の液晶表示装置。
6. 前記配線は、前記第１領域と前記第２領域との間で屈曲していることを特徴とする請求項４に記載の液晶表示装置。
7. 前記表示領域を囲うように形成される密封材をさらに有することを特徴とする請求項１に記載の液晶表示装置。
8. 前記密封材は、前記ゲート駆動部を覆うことを特徴とする請求項７に記載の液晶表示装置。
9. 前記密封材は、前記ゲート駆動部の複数の配線の全てを覆うことを特徴とする請求項７に記載の液晶表示装置。
10. 前記第１領域の配線部と前記第２領域の配線部との間の距離は、３００μｍ以下であることを特徴とする請求項４に記載の液晶表示装置。
11. 前記ゲート駆動部は、前記ゲート線のうちの奇数番目のゲート線に接続される第１ゲート駆動部と、前記ゲート線のうちの偶数番目のゲート線に接続される第２ゲート駆動部とを含むことを特徴とする請求項１に記載の液晶表示装置。
12. 前記第１ゲート駆動部と前記第２ゲート駆動部は、前記表示領域を間において互いに反対側に位置することを特徴とする請求項１１に記載の液晶表示装置。
13. 基板と、
    前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、
    前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、
    前記ゲート線に各々接続され、前記基板上に集積されて形成されるゲート駆動部と、
    前記表示領域を囲み、前記ゲート駆動部を覆う密封材とを有し、
    前記ゲート駆動部は、個々の回路が整列して並ぶ第１領域と、該第１領域の整列方向と交差した方向に個々の回路が並ぶ第２領域とを含むことを特徴とする液晶表示装置。
14. 基板と、
    前記基板上に行列形態に配列された、スイッチング素子を各々含む複数の画素から構成される表示領域と、
    前記スイッチング素子に接続され、行方向にのびる複数のゲート線と、
    前記表示領域を囲うように形成され、少なくとも１つの角部を含む密封材と、
    前記基板上に集積されて形成され、前記密封材によって覆われているゲート駆動部とを有し、
    前記ゲート駆動部は、前記密封材の角部以外の部分にだけ形成されることを特徴とする液晶表示装置。
15. 前記ゲート駆動部は、前記ゲート線にゲート信号を伝達する複数の主ゲート駆動回路と、該主ゲート駆動回路の動作を補助する複数の副ゲート駆動回路とを含むことを特徴とする請求項１４に記載の液晶表示装置。
16. 主ゲート駆動回路は、前記表示領域の側部に位置し、前記副ゲート駆動回路は、前記表示領域の上部または下部に位置することを特徴とする請求項１５に記載の液晶表示装置。
17. 前記主ゲート駆動回路及び前記副ゲート駆動回路は、各々前記ゲート線に接続される回路部と、該回路部に接続される配線部とを含み、
    前記主ゲート駆動回路の配線部と前記副ゲート駆動回路の配線部とは接続されていることを特徴とする請求項１５に記載の液晶表示装置。
18. 前記主ゲート駆動回路は、前記ゲート線のうちの奇数番目のゲート線に接続される第１部分と、前記ゲート線のうちの偶数番目のゲート線に接続される第２部分とを含むことを特徴とする請求項１５に記載の液晶表示装置。
19. 前記第１部分と前記第２部分は、前記表示領域を間において互いに反対側に位置することを特徴とする請求項１８に記載の液晶表示装置。
    

Images