CN105741807B - 栅极驱动电路及显示屏 - Google Patents

栅极驱动电路及显示屏 Download PDF

Info

Publication number
CN105741807B
CN105741807B CN201610258445.9A CN201610258445A CN105741807B CN 105741807 B CN105741807 B CN 105741807B CN 201610258445 A CN201610258445 A CN 201610258445A CN 105741807 B CN105741807 B CN 105741807B
Authority
CN
China
Prior art keywords
node
transistor
signal end
open position
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610258445.9A
Other languages
English (en)
Other versions
CN105741807A (zh
Inventor
何小祥
祁小敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610258445.9A priority Critical patent/CN105741807B/zh
Publication of CN105741807A publication Critical patent/CN105741807A/zh
Priority to EP16838051.7A priority patent/EP3446305B1/en
Priority to PCT/CN2016/104021 priority patent/WO2017181646A1/en
Priority to US15/508,640 priority patent/US10186216B2/en
Application granted granted Critical
Publication of CN105741807B publication Critical patent/CN105741807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种栅极驱动电路及显示屏，属于显示技术领域。所述栅极驱动电路包括：A个级联的前栅极驱动单元、传位模块以及B个级联的后栅极驱动单元，最后一级前栅极驱动单元的输出端分别与一条栅线以及传位模块的输入端相连接；传位模块的输出端与第一级后栅极驱动单元的输入端相连接；从传位模块的输入端输入的电压与从传位模块的输出端输出的电压相同，且传位模块的工作时间段为触控扫描时间段。本发明解决了显示屏的显示效果较差的问题，提高了显示屏的显示效果，本发明用于显示屏。

Description

栅极驱动电路及显示屏
技术领域
本发明涉及显示技术领域，特别涉及一种栅极驱动电路及显示屏。
背景技术
随着显示技术的不断发展，显示屏已经被各种电子设备如：移动电话、个人数字助理、数码相机或计算机屏幕所广泛使用，且近些年来显示屏的发展呈现出了高集成度，低成本的发展趋势，其中一项非常重要的技术就是栅极驱动(英文：Gate Driver on Array；简称：GOA)电路技术。
显示屏中的每个像素具有一个薄膜晶体管(英文：Thin Film Transistor；简称：TFT)，其栅极(英文：Gate)连接至栅线，漏极(英文：Drain)连接至垂直方向的数据线，源极(英文：Source)则连接至像素电极。在栅线上施加足够的电压，会使得该条线上的所有TFT打开，从而将数据线上的显示信号电压写入像素电极，控制不同液晶的透光度进而达到控制色彩的效果。相关技术中，通过控制栅极驱动电路向栅线上施加电压，栅极驱动电路通常由多个栅极驱动单元级联形成，每个栅极驱动单元对应一条栅线，每一条栅线对应一个像素组，该一个像素组包括多个像素。栅极驱动单元可以包括输入子单元、下拉子单元和输出子单元。其中，输入子单元用于将上一行的栅极驱动单元输出端的电压输入至栅极驱动单元，下拉子单元用于将栅极驱动单元输出端的电平下拉至低电平，输出子单元用于将栅极驱动单元输出端的电平上拉至高电平。具体的，每个栅极驱动单元中的各个子单元一般都采用薄膜场效应晶体管(英文：Thin Film Transistor；简称：TFT)。
由于TFT自身存在漏电电流的特性，因此，栅极驱动单元电路常常会出现多种不良。例如：若将一帧扫描时间分为触控扫描时间段和显示扫描时间段，并采用分时扫描的方式进行扫描，则在触控扫描时间段，由于TFT漏电电流的存在，暂停输出驱动信号的那一级栅极驱动单元的高电位会逐渐变低，且在重新进入显示扫描时间段时，该级栅极驱动单元的输出电压也会低于正常的驱动信号的电压，会在显示屏上出现一条由于显示亮度较暗形成的暗线，因此，显示屏的显示效果较差。
发明内容
为了解决显示屏的显示效果较差的问题，本发明提供了一种栅极驱动电路及显示屏。所述技术方案如下：
第一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：A个级联的前栅极驱动单元、传位模块以及B个级联的后栅极驱动单元，所述A和所述B均为大于或等于1的自然数，
第一级前栅极驱动单元的输入端连接起始帧信号端，最后一级前栅极驱动单元的输出端分别与一条栅线以及所述传位模块的输入端相连接，当A＞1时，第a级前栅极驱动单元的输入端分别与一条栅线以及第a-1级前栅极驱动单元的输出端相连接，所述a为大于或等于2的自然数，且小于或等于A；
所述传位模块的输出端与第一级后栅极驱动单元的输入端相连接，最后一级后栅极驱动单元的输出端与一条栅线相连接，当B＞1时，第b级后栅极驱动单元的输入端分别与一条栅线以及第b-1级后栅极驱动单元的输出端相连接，所述b为大于或等于2的自然数，且小于或等于B；
其中，从所述传位模块的输入端输入的电压与从所述传位模块的输出端输出的电压相同，且所述传位模块的工作时间段为触控扫描时间段。
可选的，所述传位模块包括：C个级联的传位栅极驱动单元，所述C为大于或等于1的自然数，
第一级传位栅极驱动单元的输入端为所述传位模块的输入端，最后一级传位栅极驱动单元的输出端为所述传位模块的输出端，当C＞1时，第c级传位栅极驱动单元的输入端与第c-1级栅极驱动单元的输出端相连接，所述c为大于或等于2的自然数，且小于或等于C。
可选的，任意两个相邻的前栅极驱动单元的距离，等于最后一级前栅极驱动单元与第一级后栅极驱动单元的距离，且等于任意两个相邻的后栅极驱动单元的距离。
可选的，每个所述传位栅极驱动单元包括：第一输入子单元、输出子单元、第一下拉子单元和第二下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述第二节点的电位；
所述第一下拉子单元分别与第四信号端、第五信号端以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号，以及来自所述第五信号端的第五控制信号的作用下，控制第一节点的电位，在第d级传位栅极驱动单元中，所述第五信号端为后一级传位栅极驱动单元的输出端，所述d为自然数，且小于C，在最后一级传位栅极驱动单元中，所述第五信号端为第一级后栅极驱动单元的输出端；
所述第二下拉子单元分别与所述第四信号端、第六信号端以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号以及来自所述第六信号端的第六控制信号的作用下，控制所述第二节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第一输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
可选的，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第一下拉子单元包括第三晶体管，所述第二下拉子单元包括第四晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第三晶体管的第一极与所述第四信号端相连接，所述第三晶体管的第二极与所述第一节点相连接，所述第三晶体管的第三极与所述第五信号端相连接；
所述第四晶体管的第一极与所述第四信号端相连接，所述第四晶体管的第二极与所述第二节点相连接，所述第四晶体管的第三极与所述第六信号端相连接。
可选的，每个所述传位栅极驱动单元包括：第二输入子单元、输出子单元和第二下拉子单元，
所述第二输入子单元分别与第一信号端、第六信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第六信号端的第六控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制第二节点的电位；
所述第二下拉子单元分别与第四信号端、第六信号端以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号，以及来自所述第六信号端的第六控制信号的作用下，控制第二节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第二输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
可选的，所述第二输入子单元包括第五晶体管，所述输出子单元包括第二晶体管，所述第二下拉子单元包括第四晶体管，
所述第五晶体管的第一极与所述第一信号端相连接，所述第五晶体管的第二极与所述第一节点相连接，所述第五晶体管的第三极与所述第六信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第四晶体管的第一极与所述第四信号端相连接，所述第四晶体管的第二极与所述第二节点相连接，所述第四晶体管的第三极与所述第六信号端相连接。
可选的，每个所述传位栅极驱动单元包括：第一输入子单元、输出子单元、第三下拉子单元、第四下拉子单元和控制下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述第二节点的电位；
所述第三下拉子单元分别与第四信号端、第三节点以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制第一节点的电位；
所述第四下拉子单元分别与所述第四信号端、所述第三节点以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制所述第二节点的电位；
所述控制下拉子单元与所述第三节点相连接，用于向所述第三节点输入电压，控制第三节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第一输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
可选的，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第三下拉子单元包括第六晶体管，所述第四下拉子单元包括第七晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第六晶体管的第一极与所述第四信号端相连接，所述第六晶体管的第二极与所述第一节点相连接，所述第六晶体管的第三极与所述第三节点相连接；
所述第七晶体管的第一极与所述第四信号端相连接，所述第七晶体管的第二极与所述第二节点相连接，所述第七晶体管的第三极与所述第三节点相连接。
可选的，每个所述前栅极驱动单元包括：第一输入子单元、输出子单元、第三下拉子单元、第四下拉子单元和控制下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级前栅极驱动单元中，所述第一信号端为所述起始帧信号端，在第a级前栅极驱动单元中，所述第一信号端为前一级前栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及栅节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述栅节点的电位，所述栅节点与一条栅线相连接；
所述第三下拉子单元分别与第四信号端、第三节点以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制第一节点的电位；
所述第四下拉子单元分别与所述第四信号端、所述第三节点以及所述栅节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制所述栅节点的电位；
所述控制下拉子单元与所述第三节点相连接，用于向所述第三节点输入电压，控制第三节点的电位。
可选的，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第三下拉子单元包括第六晶体管，所述第四下拉子单元包括第七晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述栅节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第六晶体管的第一极与所述第四信号端相连接，所述第六晶体管的第二极与所述第一节点相连接，所述第六晶体管的第三极与所述第三节点相连接；
所述第七晶体管的第一极与所述第四信号端相连接，所述第七晶体管的第二极与所述栅节点相连接，所述第七晶体管的第三极与所述第三节点相连接。
可选的，每个所述后栅极驱动单元与每个所述前栅极驱动单元的结构相同。
可选的，所述晶体管均为N型晶体管，或者，所述晶体管均为P型晶体管。
第二方面，提供了一种显示屏，所述显示屏包括第一方面所述的栅极驱动电路。
综上所述，本发明提供了一种栅极驱动电路及显示屏，该栅极驱动电路中，传位模块的输入端与最后一级前栅极驱动单元的输出端相连接，传位模块的输出端与第一级后栅极驱动单元的输入端相连接，传位模块不与栅线相连接，且从传位模块的输入端输入的电压与从传位模块的输出端输出的电压相同，传位模块的工作时间段为触控扫描时间段。在触控扫描时间段，传位模块能够将最后一级前栅极驱动单元输出的高电压进行传递，防止由于TFT漏电而导致的电压降低，从而使得每一级栅极驱动单元输出的电压均为正常的驱动信号的电压，消除了显示屏上的暗线，所以，提高了显示屏的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种栅极驱动电路的结构示意图；
图2为本发明实施例提供的一种栅极驱动电路的局部结构示意图；
图3-1为本发明实施例提供的一种传位栅极驱动单元的结构示意图；
图3-2为本发明实施例提供的另一种传位栅极驱动单元的结构示意图；
图4-1为本发明实施例提供的又一种传位栅极驱动单元的结构示意图；
图4-2为本发明实施例提供的再一种传位栅极驱动单元的结构示意图；
图5-1为本发明另一实施例提供的一种传位栅极驱动单元的结构示意图；
图5-2为本发明另一实施例提供的另一种传位栅极驱动单元的结构示意图；
图6-1为本发明实施例提供的一种前栅极驱动单元的结构示意图；
图6-2为本发明实施例提供的另一种前栅极驱动单元的结构示意图；
图7-1为相关技术提供的一种栅极驱动电路的结构示意图；
图7-2为相关技术提供的一种栅极驱动电路的时序波形图；
图7-3为本发明实施例提供的一种栅极驱动电路的时序波形图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止；驱动晶体管包括P型和N型，其中P型驱动晶体管在栅极电压为低电平(栅极电压小于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态；其中N型驱动晶体管的栅极电压为高电平(栅极电压大于源极电压)，且栅极源极的压差的绝对值大于阈值电压时处于放大状态或饱和状态。
相关技术中，在对in-cell(中文：内嵌式)显示屏进行扫描时，通常将一帧扫描时间分为触控扫描时间段(英文：touch panel time；简称：TP-time)和显示扫描时间段(英文：display time)，并采用分时扫描的方式进行扫描。也即，将触控扫描时间段置于显示扫描时间段之前或者之后，亦或者将显示扫描时间段拆分为至少两个显示扫描时间段，并将触控扫描时间段***任意两个相邻的显示扫描时间段之间。在触控扫描的***频率为120赫兹(简称：HZ)时，采用将触控扫描时间段***任意两个相邻的显示扫描时间段之间。例如，显示扫描时间段可以分为第一显示扫描时间段和第二显示扫描时间段，触控扫描时间段可以位于第一显示扫描时间段和第二显示扫描时间段之间。
如图1所示，本发明实施例提供了一种栅极驱动电路0，该栅极驱动电路0可以包括：A个级联的前栅极驱动单元01、传位模块02以及B个级联的后栅极驱动单元03，A和B均为大于或等于1的自然数。
第一级前栅极驱动单元01的输入端连接起始帧信号端X，最后一级前栅极驱动单元01(也即第A级前栅极驱动单元)的输出端分别与一条栅线以及传位模块02的输入端相连接，当A＞1时，第a级前栅极驱动单元01的输入端分别与一条栅线以及第a-1级前栅极驱动单元01的输出端相连接，a为大于或等于2的自然数，且小于或等于A；示例的，本发明实施例中所说的栅线也可以称为栅极驱动线(英文：gate driver)。
传位模块02的输出端与第一级后栅极驱动单元03的输入端相连接，最后一级后栅极驱动单元03(也即第B级后栅极驱动单元)的输出端与一条栅线相连接，当B＞1时，第b级后栅极驱动单元03的输入端分别与一条栅线以及第b-1级后栅极驱动单元03的输出端相连接，b为大于或等于2的自然数，且小于或等于B。
其中，从传位模块02的输入端输入的电压与从传位模块02的输出端输出的电压相同，且传位模块02的工作时间段为触控扫描时间段。A个前栅极驱动单元01的工作时间段为第一显示扫描时间段；B个后栅极驱动单元03的工作时间段为第二显示扫描时间段。
综上所述，由于本发明实施例提供的栅极驱动电路中，传位模块的输入端与最后一级前栅极驱动单元的输出端相连接，传位模块的输出端与第一级后栅极驱动单元的输入端相连接，传位模块不与栅线相连接，且从传位模块的输入端输入的电压与从传位模块的输出端输出的电压相同，传位模块的工作时间段为触控扫描时间段。在触控扫描时间段，传位模块能够将最后一级前栅极驱动单元输出的高电压进行传递，防止由于TFT漏电而导致的电压降低，从而使得每一级栅极驱动单元输出的电压均为正常的驱动信号的电压，消除了显示屏上的暗线，所以，提高了显示屏的显示效果。
可选的，图2为本发明实施例提供的一种栅极驱动电路00的局部结构示意图，如图2所示，传位模块02可以包括：C个级联的传位栅极驱动单元021，其中，C为大于或等于1的自然数。
第一级传位栅极驱动单元021的输入端为传位模块02的输入端，即第一级传位栅极驱动单元021的输入端与传位模块02的输入端为同一个端口。最后一级传位栅极驱动单元021的输出端为传位模块02的输出端，即最后一级传位栅极驱动单元021的输出端与传位模块02的输出端为同一个端口。当C＞1时，第c级传位栅极驱动单元021的输入端与第c-1级传位栅极驱动单元021的输出端相连接，c为大于或等于2的自然数，且小于或等于C。由图2可以看出，传位模块02可以包括多个级联的传位栅极驱动单元021，且每个传位栅极驱动单元021均不与栅线相连接，也即传位栅极驱动单元仅仅执行传位的功能，而不执行向栅线输入电压的功能。
进一步的，任意两个相邻的前栅极驱动单元01的距离，等于最后一级前栅极驱动单元01与第一级后栅极驱动单元03的距离，且等于任意两个相邻的后栅极驱动单元03的距离。也即，传位模块02的体积较小，在制造本发明中的栅极驱动电路时，可以在相关技术中的栅极驱动电路上直接添加本发明实施例中的传位模块021，而无需对相关技术中的栅极驱动电路的结构进行修改，且在添加本发明实施例提供的传位模块02后，不会影响显示屏的显示效果。
图3-1为本发明实施例提供的一种传位栅极驱动单元021的结构示意图，如图3-1所示，每个传位栅极驱动单元021可以包括：第一输入子单元0211、输出子单元0212、第一下拉子单元0213和第二下拉子单元0214。
第一输入子单元0211分别与第一信号端Y、第二信号端VGH和第一节点PU相连接，用于在来自第一信号端Y的第一控制信号和来自第二信号端VGH的第二控制信号的作用下，控制第一节点PU的电位，在第一级传位栅极驱动单元021中，第一信号端Y为最后一级前栅极驱动单元01的输出端，在第c级传位栅极驱动单元中，第一信号端Y为前一级传位栅极驱动单元的输出端。输出子单元0212分别与第三信号端CK、第一节点PU以及第二节点COUT相连接，用于在来自第三信号端CK的第三控制信号和第一节点PU上的电位的作用下，控制第二节点COUT的电位。
第一下拉子单元0213分别与第四信号端VGL、第五信号端Z以及第一节点PU相连接，用于在来自第四信号端VGL的第四控制信号，以及来自第五信号端Z的第五控制信号的作用下，控制第一节点PU的电位，在第d级传位栅极驱动单元021中，第五信号端Z为后一级传位栅极驱动单元021的输出端，d为的自然数，且小于C，在最后一级传位栅极驱动单元021中，第五信号端Z为第一级后栅极驱动单元03的输出端。第二下拉子单元0214分别与第四信号端VGL、第六信号端BCK以及第二节点COUT相连接，用于在来自第四信号端VGL的第四控制信号以及来自第六信号端BCK的第六控制信号的作用下，控制第二节点COUT的电位。其中，传位模块02的输入端为：第一级传位栅极驱动单元021中第一输入子单元0211上与第一信号端Y相连接的一端，传位模块02的输出端为：最后一级传位栅极驱动单元021中的第二节点COUT。
图3-2为本发明实施例提供的另一种传位栅极驱动单元021的结构示意图，如图3-2所示，第一输入子单元0211包括第一晶体管M1，输出子单元0212包括第二晶体管M2，第一下拉子单元0213包括第三晶体管M3，第二下拉子单元0214包括第四晶体管M4。
第一晶体管M1的第一极与第二信号端VGH相连接，第一晶体管M1的第二极与第一节点PU相连接，第一晶体管M1的第三极与第一信号端Y相连接；第二晶体管M2的第一极与第三信号端CK相连接，第二晶体管M2的第二极与第二节点COUT相连接，第二晶体管M2的第三极与第一节点PU相连接；第三晶体管M3的第一极与第四信号端VGL相连接，第三晶体管M3的第二极与第一节点PU相连接，第三晶体管M3的第三极与第五信号端Z相连接；第四晶体管M4的第一极与第四信号端VGL相连接，第四晶体管M4的第二极与第二节点COUT相连接，第四晶体管M4的第三极与第六信号端BCK相连接。
图4-1为本发明实施例提供的又一种传位栅极驱动单元021的结构示意图，如图4-1所示，每个传位栅极驱动单元021包括：第二输入子单元0215、输出子单元0212和第二下拉子单元0214。
第二输入子单元0215分别与第一信号端Y、第六信号端BCK和第一节点PU相连接，用于在来自第一信号端Y的第一控制信号和来自第六信号端BCK的第六控制信号的作用下，控制第一节点PU的电位，在第一级传位栅极驱动单元021中，第一信号端Y为最后一级前栅极驱动单元01的输出端，在第c级传位栅极驱动单元021中，第一信号端Y为前一级传位栅极驱动单元的输出端；输出子单元0212分别与第三信号端CK、第一节点PU以及第二节点COUT相连接，用于在来自第三信号端CK的第三控制信号和第一节点PU上的电位的作用下，控制第二节点COUT的电位；第二下拉子单元0214分别与第四信号端VGL、第六信号端BCK以及第二节点COUT相连接，用于在来自第四信号端VGL的第四控制信号，以及来自第六信号端BCK的第六控制信号的作用下，控制第二节点COUT的电位；其中，传位模块02的输入端为：第一级传位栅极驱动单元021中第二输入子单元0215上与第一信号端Y相连接的一端，传位模块02的输出端为：最后一级传位栅极驱动单元021中的第二节点COUT。
图4-2为本发明实施例提供的再一种传位栅极驱动单元021的结构示意图，如图4-2所示，第二输入子单元0215包括第五晶体管M5，输出子单元0212包括第二晶体管M2，第二下拉子单元0214包括第四晶体管M4。
第五晶体管M5的第一极与第一信号端Y相连接，第五晶体管M5的第二极与第一节点PU相连接，第五晶体管M5的第三极与第六信号端BCK相连接；第二晶体管M2的第一极与第三信号端CK相连接，第二晶体管M2的第二极与第二节点COUT相连接，第二晶体管M2的第三极与第一节点PU相连接；第四晶体管M4的第一极与第四信号端VGL相连接，第四晶体管M4的第二极与第二节点COUT相连接，第四晶体管M4的第三极与第六信号端BCK相连接。
图5-1为本发明另一实施例提供的一种传位栅极驱动单元021的结构示意图，如图5-1所示，每个传位栅极驱动单元021包括：第一输入子单元0211、输出子单元0212、第三下拉子单元0216、第四下拉子单元0217和控制下拉子单元0218。
第一输入子单元0211分别与第一信号端Y、第二信号端VGH和第一节点PU相连接，用于在来自第一信号端Y的第一控制信号和来自第二信号端VGH的第二控制信号的作用下，控制第一节点PU的电位，在第一级传位栅极驱动单元021中，第一信号端Y为最后一级前栅极驱动单元01的输出端，在第c级传位栅极驱动单元021中，第一信号端Y为前一级传位栅极驱动单元021的输出端；输出子单元0212分别与第三信号端CK、第一节点PU以及第二节点COUT相连接，用于在来自第三信号端CK的第三控制信号和第一节点PU上的电位的作用下，控制第二节点COUT的电位；第三下拉子单元0216分别与第四信号端VGL、第三节点PD以及第一节点PU相连接，用于在来自第四信号端VGL的第四控制信号以及第三节点PD上的电位的作用下，控制第一节点PU的电位；第四下拉子单元0217分别与第四信号端VGL、第三节点PD以及第二节点COUT相连接，用于在来自第四信号端VGL的第四控制信号以及第三节点PD上的电位的作用下，控制第二节点COUT的电位；控制下拉子单元0218与第三节点PD相连接，用于向第三节点PD输入电压，控制第三节点PD的电位；其中，传位模块02的输入端为：第一级传位栅极驱动单元021中第一输入子单元0211上与第一信号端Y相连接的一端，传位模块02的输出端为：最后一级传位栅极驱动单元021中的第二节点COUT。
图5-2为本发明另一实施例提供的另一种传位栅极驱动单元021的结构示意图，如图5-2所示，第一输入子单元0211包括第一晶体管M1，输出子单元0212包括第二晶体管M2，第三下拉子单元0216包括第六晶体管M6，第四下拉子单元0217包括第七晶体管M7。
第一晶体管M1的第一极与第二信号端VGH相连接，第一晶体管M1的第二极与第一节点PU相连接，第一晶体管M1的第三极与第一信号端Y相连接；第二晶体管M2的第一极与第三信号端CK相连接，第二晶体管M2的第二极与第二节点COUT相连接，第二晶体管M2的第三极与第一节点PU相连接；第六晶体管M6的第一极与第四信号端VGL相连接，第六晶体管M6的第二极与第一节点PU相连接，第六晶体管M6的第三极与第三节点PD相连接；第七晶体管M7的第一极与第四信号端VGL相连接，第七晶体管M7的第二极与第二节点COUT相连接，第七晶体管M7的第三极与第三节点PD相连接。
需要说明的是，本发明实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均可以为N型晶体管，或者，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均可以为P型晶体管，本发明实施例对此不作限定。
当该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均为P型晶体管时，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第一极为源极，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第二极为漏极，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第三极为栅极；当该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均为N型晶体管时，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第一极为漏极，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第二极为源极，该第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7的第三极为栅极。
可选的，图6-1为本发明实施例提供的一种前栅极驱动单元01的结构示意图，如图6-1所示，该前栅极驱动单元01包括：第一输入子单元0211、输出子单元0212、第三下拉子单元0216、第四下拉子单元0217和控制下拉子单元0218。
第一输入子单元0211分别与第一信号端Y、第二信号端VGH和第一节点PU相连接，用于在来自第一信号端Y的第一控制信号和来自第二信号端VGH的第二控制信号的作用下，控制第一节点PU的电位，在第一级前栅极驱动单元01中，第一信号端Y为起始帧信号端，在第c级前栅极驱动单元01中，第一信号端Y为前一级前栅极驱动单元01的输出端；输出子单元0212分别与第三信号端CK、第一节点PU以及栅节点GOUT相连接，用于在来自第三信号端CK的第三控制信号和第一节点PU上的电位的作用下，控制栅节点GOUT的电位；第三下拉子单元0216分别与第四信号端VGL、第三节点PD以及第一节点PU相连接，用于在来自第四信号端VGL的第四控制信号以及第三节点PD上的电位的作用下，控制第一节点PU的电位；第四下拉子单元0217分别与第四信号端VGL、第三节点PD以及栅节点GOUT相连接，用于在来自第四信号端VGL的第四控制信号以及第三节点PD上的电位的作用下，控制栅节点GOUT的电位；控制下拉子单元0218与第三节点PD相连接，用于向第三节点PD输入电压，控制第三节点PD的电位。栅节点GOUT可以与一根栅线相连接。
图6-2为本发明实施例提供的另一种前栅极驱动单元01的结构示意图，如图6-2所示，第一输入子单元0211包括第一晶体管M1，输出子单元0212包括第二晶体管M2，第三下拉子单元0216包括第六晶体管M6，第四下拉子单元0217包括第七晶体管M7。
第一晶体管M1的第一极与第二信号端VGH相连接，第一晶体管M1的第二极与第一节点PU相连接，第一晶体管M1的第三极与第一信号端Y相连接；第二晶体管M2的第一极与第三信号端CK相连接，第二晶体管M2的第二极与栅节点GOUT相连接，第二晶体管M2的第三极与第一节点PU相连接；第六晶体管M6的第一极与第四信号端VGL相连接，第六晶体管M6的第二极与第一节点PU相连接，第六晶体管M6的第三极与第三节点PD相连接；第七晶体管M7的第一极与第四信号端VGL相连接，第七晶体管M7的第二极与栅节点GOUT相连接，第七晶体管M7的第三极与第三节点PD相连接。
本发明实施例中，每个后栅极驱动单元03的结构可以与前栅极驱动单元01的结构相同，均可以为图6-1或者图6-2所示的结构。
图7-1为相关技术提供的一种栅极驱动电路1的结构示意图，如图7所示，该栅极驱动电路1包括W个级联的栅极驱动单元11。第一级栅极驱动单元11的输入端与起始帧信号端X相连接，其他级栅极驱动单元11的输入端与前一级栅极驱动单元的输出端相连接，且每一级栅极驱动单元的输出端均连接一条栅线。示例的，图7-1中的每个栅极驱动单元11的结构可以与图6-1或图6-2所示的前栅极驱动单元的结构相同，即每个栅极驱动单元11可以包括：第一输入子单元0211、输出子单元0212、第三下拉子单元0216、第四下拉子单元0217和控制下拉子单元0218。栅节点GOUT可以为栅极驱动单元上的输出端，且栅节点GOUT可以与一根栅线相连接。
请继续参考图7-1，在显示屏的扫描时间段内，依次向每一级栅极驱动单元11输入控制信号，使得每一级栅极驱动单元11向相连接的栅线输入扫描信号，触控扫描时间段的开始时刻为：控制第U级栅极驱动单元11向栅线输入扫描信号后的时刻，触控扫描时间段的结束时刻为：向第U+1级栅极驱动单元11输入控制信号的时刻。第一级栅极驱动单元的输出端(栅节点)为GOUT-1，第二级栅极驱动单元的输出端(栅节点)为GOUT-2，第U级栅极驱动单元的输出端(栅节点)为GOUT-U，第U+1级栅极驱动单元的输出端(栅节点)为GOUT-U+1，第U+2级栅极驱动单元的输出端(栅节点)为GOUT-U+2。第W级栅极驱动单元的输出端(栅节点)为GOUT-W。
图7-2为相关技术提供的一种栅极驱动电路的时序波形图，如图7-2所示，显示扫描时间段分为第一显示扫描时间段S11和第二显示扫描时间段S12，触控扫描时间段S2位于第一显示扫描时间段S11和第二显示扫描时间段S12之间。
在第一显示扫描时间段S11的开始时刻，第一级栅极驱动单元上的栅节点GOUT-1向相连接的栅线输出第一电压V1，在第一显示扫描时间段S11结束前，第U级栅极驱动单元上的第一节点PU-U上的电压为Vpu1，第U级栅极驱动单元上的栅节点GOUT-U向相连接的栅线输出第一电压V1。
在第U级栅极驱动单元向栅线输出第一电压V1后，开始触控扫描时间段S2。此时，由于晶体管具有漏电的特性，使得晶体管上会产生漏电电流，因此，在触控扫描时间段S2结束时，第U+1级栅极驱动单元中的第一节点PU-U+1的电压由Vpu1减小为Vpu2，使得第U+1级栅极驱动单元的栅节点GOUT-U+1向栅线输出第二电压V2，第二电压V2小于第一电压V1，即与第U+1级栅极驱动单元相连接的栅线上的电压(第二电压V2)低于正常电压(第一电压V1)，使得显示屏上出现一条由于显示亮度较暗形成的暗线。
图7-3为本发明实施例提供的一种栅极驱动电路的时序波形图，如图7-3所示，显示扫描时间段分为第一显示扫描时间段S11和第二显示扫描时间段S12，触控扫描时间段S2位于第一显示扫描时间段S11和第二显示扫描时间段S12之间。
在第一显示扫描时间段S11的开始时刻，第一级前栅极驱动单元上的栅节点GOUT-前1向相连接的栅线输出第一电压V1，在第一显示扫描时间段S11结束前，第A级前栅极驱动单元上的第一节点PU-前A上的电压为Vpu1，第A级前栅极驱动单元上的栅节点GOUT-前A向相连接的栅线输出第一电压V1。
在第A级前栅极驱动单元向栅线输出第一电压V1后，开始触控扫描时间段S2。此时，第A级前栅极驱动单元的栅节点GOUT-前A向第一级传位栅极驱动单元输入第一电压V1，且第一级传位栅极驱动单元上的第一节点PU-传位1上的电压为Vpu1，第一级传位栅极驱动单元上的第二节点COUT-1向第二级传位栅极驱动单元输入的电压为第一电压V1，以此类推，第C-1级传位栅极驱动单元上的第二节点COUT-C-1向第C级传位栅极驱动单元上的第一节点PU-传位C上的电压为Vpu1。
第C级传位栅极驱动单元上的第二节点COUT-C向第一级后栅极驱动单元输入的电压为第一电压V1，第一级后栅极驱动单元上的第一节点PU-后1上的电压为Vpu1，第一级后栅极驱动单元上的第一节点PU-后1上的电压为Vpu1，第一级后栅极驱动单元上的第二节点GOUT-后1向第二级后栅极驱动单元输入的电压为第一电压V1，以此类推，第C-1级后栅极驱动单元上的第二节点GOUT-B-1向第B级后栅极驱动单元上的第一节点PU-后B上的电压为Vpu1，第B级后栅极驱动单元上的栅节点GOUT-后B向相连接的栅线输出的电压为第一电压V1。
在触控扫描时间段S2，传位模块中的传位栅极驱动单元能够将最后一级前栅极驱动单元输出的第一电压进行传递，防止由于最后一级前栅极驱动单元中的TFT漏电而导致的第一电压降低为第二电压，从而使得每一级前栅极驱动单元以及每一级后栅极驱动单元输出的电压均为正常的驱动信号的电压(也即第一电压)，从而消除了显示屏上的暗线。
需要特别说明的是，相关技术中在进行触控扫描时候，为了控制栅极驱动电路停止工作，第三信号端输出的第三控制信号，以及第六信号端输出的第六控制信号均为低电平；本发明实施例中，在进行触控扫描时，由于栅极驱动电路中的传位模块仍然在工作，因此，无需控制第三信号端输出的第三控制信号，以及第六信号端输出的第六控制信号为低电平，即控制第三信号端和第六信号端正常输出信号即可。且本发明实施例中，前栅极驱动单元、传位栅极驱动单元和后栅极驱动单元均可以共用同一个第三信号端CK输出的第三控制信号(也称为时钟信号)。
进一步的，本发明实施例中，传位栅极驱动单元中的各个晶体管，均采用较小体积的晶体管，从而使得传位栅极驱动单元的体积较小，传位模块的体积也较小，传位模块可以***最后一级前栅极驱动单元与第一级后栅极驱动单元之间，使得栅极驱动电路与显示屏的有效显示区域(英文：AtiveArea；简称：AA)高度的匹配。本发明实施例中，传位栅极驱动单元的结构可以为图3-1、图3-2、图4-1、图4-2、图5-1或图5-2所示的结构，实际应用中，该传位栅极驱动单元的结构还可以为其他仅仅具有传位功能的电路结构，本发明实施例对此不作限定。
综上所述，由于本发明实施例提供的栅极驱动电路中，传位模块的输入端与最后一级前栅极驱动单元的输出端相连接，传位模块的输出端与第一级后栅极驱动单元的输入端相连接，传位模块不与栅线相连接，且从传位模块的输入端输入的电压与从传位模块的输出端输出的电压相同，传位模块的工作时间段为触控扫描时间段。在触控扫描时间段，传位模块能够将最后一级前栅极驱动单元输出的高电压进行传递，防止由于TFT漏电而导致的电压降低，从而使得每一级栅极驱动单元输出的电压均为正常的驱动信号的电压，消除了显示屏上的暗线，所以，提高了显示屏的显示效果。
本发明实施例提供了一种显示屏，该显示屏可以包括栅极驱动电路0，该栅极驱动电路0可以为图1或图2所示的栅极驱动电路0。
综上所述，由于本发明实施例提供的显示屏中的栅极驱动电路中，传位模块的输入端与最后一级前栅极驱动单元的输出端相连接，传位模块的输出端与第一级后栅极驱动单元的输入端相连接，传位模块不与栅线相连接，且从传位模块的输入端输入的电压与从传位模块的输出端输出的电压相同，传位模块的工作时间段为触控扫描时间段。在触控扫描时间段，传位模块能够将最后一级前栅极驱动单元输出的高电压进行传递，防止由于TFT漏电而导致的电压降低，从而使得每一级栅极驱动单元输出的电压均为正常的驱动信号的电压，消除了显示屏上的暗线，所以，提高了显示屏的显示效果。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：A个级联的前栅极驱动单元、传位模块以及B个级联的后栅极驱动单元，所述A和所述B均为大于或等于1的自然数，
第一级前栅极驱动单元的输入端连接起始帧信号端，最后一级前栅极驱动单元的输出端分别与一条栅线以及所述传位模块的输入端相连接，当A＞1时，第a级前栅极驱动单元的输入端分别与一条栅线以及第a-1级前栅极驱动单元的输出端相连接，所述a为大于或等于2的自然数，且小于或等于A；
所述传位模块的输出端与第一级后栅极驱动单元的输入端相连接，最后一级后栅极驱动单元的输出端与一条栅线相连接，当B＞1时，第b级后栅极驱动单元的输入端分别与一条栅线以及第b-1级后栅极驱动单元的输出端相连接，所述b为大于或等于2的自然数，且小于或等于B；
其中，从所述传位模块的输入端输入的电压与从所述传位模块的输出端输出的电压相同，且所述传位模块的工作时间段为触控扫描时间段；所述传位模块包括：C个级联的传位栅极驱动单元，所述C为大于或等于1的自然数，第一级传位栅极驱动单元的输入端为所述传位模块的输入端，最后一级传位栅极驱动单元的输出端为所述传位模块的输出端，当C＞1时，第c级传位栅极驱动单元的输入端与第c-1级传位栅极驱动单元的输出端相连接，所述c为大于或等于2的自然数，且小于或等于C。
2.根据权利要求1所述的栅极驱动电路，其特征在于，
任意两个相邻的前栅极驱动单元的距离，等于最后一级前栅极驱动单元与第一级后栅极驱动单元的距离，且等于任意两个相邻的后栅极驱动单元的距离。
3.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述传位栅极驱动单元包括：第一输入子单元、输出子单元、第一下拉子单元和第二下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述第二节点的电位；
所述第一下拉子单元分别与第四信号端、第五信号端以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号，以及来自所述第五信号端的第五控制信号的作用下，控制第一节点的电位，在第d级传位栅极驱动单元中，所述第五信号端为后一级传位栅极驱动单元的输出端，所述d为自然数，且小于C，在最后一级传位栅极驱动单元中，所述第五信号端为第一级后栅极驱动单元的输出端；
所述第二下拉子单元分别与所述第四信号端、第六信号端以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号以及来自所述第六信号端的第六控制信号的作用下，控制所述第二节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第一输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第一下拉子单元包括第三晶体管，所述第二下拉子单元包括第四晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第三晶体管的第一极与所述第四信号端相连接，所述第三晶体管的第二极与所述第一节点相连接，所述第三晶体管的第三极与所述第五信号端相连接；
所述第四晶体管的第一极与所述第四信号端相连接，所述第四晶体管的第二极与所述第二节点相连接，所述第四晶体管的第三极与所述第六信号端相连接。
5.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述传位栅极驱动单元包括：第二输入子单元、输出子单元和第二下拉子单元，
所述第二输入子单元分别与第一信号端、第六信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第六信号端的第六控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制第二节点的电位；
所述第二下拉子单元分别与第四信号端、第六信号端以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号，以及来自所述第六信号端的第六控制信号的作用下，控制第二节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第二输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第二输入子单元包括第五晶体管，所述输出子单元包括第二晶体管，所述第二下拉子单元包括第四晶体管，
所述第五晶体管的第一极与所述第一信号端相连接，所述第五晶体管的第二极与所述第一节点相连接，所述第五晶体管的第三极与所述第六信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第四晶体管的第一极与所述第四信号端相连接，所述第四晶体管的第二极与所述第二节点相连接，所述第四晶体管的第三极与所述第六信号端相连接。
7.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述传位栅极驱动单元包括：第一输入子单元、输出子单元、第三下拉子单元、第四下拉子单元和控制下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级传位栅极驱动单元中，所述第一信号端为最后一级前栅极驱动单元的输出端，在第c级传位栅极驱动单元中，所述第一信号端为前一级传位栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及第二节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述第二节点的电位；
所述第三下拉子单元分别与第四信号端、第三节点以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制第一节点的电位；
所述第四下拉子单元分别与所述第四信号端、所述第三节点以及所述第二节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制所述第二节点的电位；
所述控制下拉子单元与所述第三节点相连接，用于向所述第三节点输入电压，控制第三节点的电位；
其中，所述传位模块的输入端为：第一级传位栅极驱动单元中第一输入子单元上与第一信号端相连接的一端，所述传位模块的输出端为：最后一级传位栅极驱动单元中的第二节点。
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第三下拉子单元包括第六晶体管，所述第四下拉子单元包括第七晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述第二节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第六晶体管的第一极与所述第四信号端相连接，所述第六晶体管的第二极与所述第一节点相连接，所述第六晶体管的第三极与所述第三节点相连接；
所述第七晶体管的第一极与所述第四信号端相连接，所述第七晶体管的第二极与所述第二节点相连接，所述第七晶体管的第三极与所述第三节点相连接。
9.根据权利要求2所述的栅极驱动电路，其特征在于，每个所述前栅极驱动单元包括：第一输入子单元、输出子单元、第三下拉子单元、第四下拉子单元和控制下拉子单元，
所述第一输入子单元分别与第一信号端、第二信号端和第一节点相连接，用于在来自第一信号端的第一控制信号和来自第二信号端的第二控制信号的作用下，控制第一节点的电位，在第一级前栅极驱动单元中，所述第一信号端为所述起始帧信号端，在第a级前栅极驱动单元中，所述第一信号端为前一级前栅极驱动单元的输出端；
所述输出子单元分别与第三信号端、所述第一节点以及栅节点相连接，用于在来自所述第三信号端的第三控制信号和所述第一节点上的电位的作用下，控制所述栅节点的电位，所述栅节点与一条栅线相连接；
所述第三下拉子单元分别与第四信号端、第三节点以及所述第一节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制第一节点的电位；
所述第四下拉子单元分别与所述第四信号端、所述第三节点以及所述栅节点相连接，用于在来自所述第四信号端的第四控制信号以及所述第三节点上的电位的作用下，控制所述栅节点的电位；
所述控制下拉子单元与所述第三节点相连接，用于向所述第三节点输入电压，控制第三节点的电位。
10.根据权利要求9所述的栅极驱动电路，其特征在于，所述第一输入子单元包括第一晶体管，所述输出子单元包括第二晶体管，所述第三下拉子单元包括第六晶体管，所述第四下拉子单元包括第七晶体管，
所述第一晶体管的第一极与所述第二信号端相连接，所述第一晶体管的第二极与所述第一节点相连接，所述第一晶体管的第三极与所述第一信号端相连接；
所述第二晶体管的第一极与所述第三信号端相连接，所述第二晶体管的第二极与所述栅节点相连接，所述第二晶体管的第三极与所述第一节点相连接；
所述第六晶体管的第一极与所述第四信号端相连接，所述第六晶体管的第二极与所述第一节点相连接，所述第六晶体管的第三极与所述第三节点相连接；
所述第七晶体管的第一极与所述第四信号端相连接，所述第七晶体管的第二极与所述栅节点相连接，所述第七晶体管的第三极与所述第三节点相连接。
11.根据权利要求10所述的栅极驱动电路，其特征在于，每个所述后栅极驱动单元与每个所述前栅极驱动单元的结构相同。
12.根据权利要求4、6、8、10或11所述的栅极驱动电路，其特征在于，
所述晶体管均为N型晶体管，或者，所述晶体管均为P型晶体管。
13.一种显示屏，其特征在于，所述显示屏包括权利要求1至12任一所述的栅极驱动电路。
CN201610258445.9A 2016-04-22 2016-04-22 栅极驱动电路及显示屏 Active CN105741807B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610258445.9A CN105741807B (zh) 2016-04-22 2016-04-22 栅极驱动电路及显示屏
EP16838051.7A EP3446305B1 (en) 2016-04-22 2016-10-31 Display panel
PCT/CN2016/104021 WO2017181646A1 (en) 2016-04-22 2016-10-31 Gate driving circuit, display panel and display apparatus having the same, and driving method thereof
US15/508,640 US10186216B2 (en) 2016-04-22 2016-10-31 Gate driving circuit, display panel and display apparatus having the same, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610258445.9A CN105741807B (zh) 2016-04-22 2016-04-22 栅极驱动电路及显示屏

Publications (2)

Publication Number Publication Date
CN105741807A CN105741807A (zh) 2016-07-06
CN105741807B true CN105741807B (zh) 2019-02-19

Family

ID=56255222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610258445.9A Active CN105741807B (zh) 2016-04-22 2016-04-22 栅极驱动电路及显示屏

Country Status (4)

Country Link
US (1) US10186216B2 (zh)
EP (1) EP3446305B1 (zh)
CN (1) CN105741807B (zh)
WO (1) WO2017181646A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105741807B (zh) * 2016-04-22 2019-02-19 京东方科技集团股份有限公司 栅极驱动电路及显示屏
CN108573673B (zh) 2018-04-27 2021-07-30 厦门天马微电子有限公司 移位寄存器、驱动电路、显示装置
CN108694903B (zh) * 2018-05-28 2020-04-07 武汉华星光电技术有限公司 阵列基板行驱动电路
CN110136626B (zh) * 2019-05-20 2021-03-12 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
CN209980755U (zh) * 2019-07-23 2020-01-21 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
CN110969999B (zh) * 2019-11-25 2021-09-07 厦门天马微电子有限公司 一种电磁干扰削弱电路、显示面板及显示装置
CN112885279B (zh) * 2021-01-22 2022-04-22 中山大学 带保护晶体管的goa电路及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916251A (zh) * 2015-07-10 2015-09-16 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN105206240A (zh) * 2015-10-22 2015-12-30 武汉华星光电技术有限公司 In Cell型触控显示面板的驱动方法
CN105206218A (zh) * 2015-10-29 2015-12-30 上海天马微电子有限公司 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法
CN105427824A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 具有漏电补偿模块的goa电路、阵列基板和显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242244B1 (ko) 1997-08-09 2000-02-01 구본준 스캐닝 회로
KR101871993B1 (ko) * 2011-08-23 2018-06-28 삼성디스플레이 주식회사 표시 장치
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
KR101441957B1 (ko) * 2012-05-24 2014-09-18 엘지디스플레이 주식회사 인-셀 터치 구조 액정표시장치 및 이의 구동방법
KR102050511B1 (ko) * 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR102029395B1 (ko) * 2013-05-31 2019-11-08 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
CN103943055B (zh) 2014-03-27 2016-05-11 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104078015B (zh) * 2014-06-18 2016-04-06 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置及驱动方法
KR102234095B1 (ko) * 2014-09-12 2021-03-31 엘지디스플레이 주식회사 터치 스크린 일체형 액정 디스플레이 장치
CN104637431B (zh) * 2015-02-05 2019-03-15 京东方科技集团股份有限公司 Goa电路及驱动方法、柔性显示设备及控制显示的方法
CN104821159B (zh) * 2015-05-07 2017-04-12 京东方科技集团股份有限公司 一种栅极驱动电路、显示面板及触控显示装置
CN104900211B (zh) * 2015-06-30 2017-04-05 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105304008B (zh) * 2015-11-18 2018-10-30 深圳市华星光电技术有限公司 栅极驱动器及具有该栅极驱动器的触控面板
CN105741807B (zh) * 2016-04-22 2019-02-19 京东方科技集团股份有限公司 栅极驱动电路及显示屏

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916251A (zh) * 2015-07-10 2015-09-16 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN105206240A (zh) * 2015-10-22 2015-12-30 武汉华星光电技术有限公司 In Cell型触控显示面板的驱动方法
CN105206218A (zh) * 2015-10-29 2015-12-30 上海天马微电子有限公司 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法
CN105427824A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 具有漏电补偿模块的goa电路、阵列基板和显示面板

Also Published As

Publication number Publication date
US20180166029A1 (en) 2018-06-14
CN105741807A (zh) 2016-07-06
US10186216B2 (en) 2019-01-22
EP3446305A1 (en) 2019-02-27
EP3446305B1 (en) 2022-08-10
EP3446305A4 (en) 2019-12-18
WO2017181646A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
CN105741807B (zh) 栅极驱动电路及显示屏
US9632611B1 (en) GOA circuit for in-cell type touch display panel
US10223993B2 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
US9898989B2 (en) Gate driver on array (GOA) circuit and liquid crystal display apparatus having the GOA circuit
CN104658466B (zh) 一种goa电路及其驱动方法、显示面板及显示装置
US9293223B2 (en) Shift register unit, gate driving circuit and display device
CN103456259B (zh) 一种栅极驱动电路及栅线驱动方法、显示装置
US20180233209A1 (en) Shift register, operation method thereof, gate driving circuit and display device
CN108766340A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2015014026A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106920498B (zh) Gip电路及其驱动方法和平板显示装置
CN106531112B (zh) 移位寄存器单元及其驱动方法、移位寄存器以及显示装置
CN104732939A (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
WO2018072288A1 (zh) Goa驱动电路及液晶显示装置
CN104575430A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN108470535A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN103489391B (zh) 一种栅极驱动电路及栅线驱动方法、显示装置
CN106782374A (zh) Goa电路
CN108154901A (zh) 移位寄存器、包括其的图像显示器及其驱动方法
CN110428785A (zh) Tft面板控制电路
CN104952406A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN101710478B (zh) 平面显示器、移位缓存器串及消除关机残影方法
CN107068074B (zh) Goa电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant