JP6123617B2

JP6123617B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP6123617B2
Application number: JP2013202716A
Authority: JP
Inventors: 雅秀後藤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-09-27
Filing date: 2013-09-27
Publication date: 2017-05-10
Anticipated expiration: 2033-09-27
Also published as: JP2015070100A

Description

この発明は、炭化珪素半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）を大幅に上回るバンドギャップや破壊電界強度を有する。このため、半導体スイッチング素子の一部の素子をより低損失な素子で置き換える、または単体で耐圧１０ｋＶを超える超高耐圧な半導体スイッチング素子を実現することができる半導体材料として期待されている。炭化珪素を半導体材料として用いた例えばＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）などの半導体スイッチング素子（以下、炭化珪素半導体スイッチング素子とする）は、高周波・高温動作に優れた素子であり、高温環境かつ大電流密度での使用が想定される。このため、表面電極材料として、純度９９．００％以上の純アルミニウム（Ａｌ）よりもエレクトロマイグレーション耐性に優れるＡｌ−Ｓｉ合金が採用されている。

表面電極材料としてＡｌ−Ｓｉ合金を用いる場合、表面電極とその下層（層間絶縁膜や、層間絶縁膜のコンタクトホールに露出する電極）との界面に、表面電極中のＳｉが髭状や瘤状のＳｉ析出物（Ｓｉノジュール）となって析出する。Ｓｉノジュールは、表面電極を所定の配線パターン（電極パターン）に成形（パターニング）するためのウェットエッチングに用いる例えばリン酸（Ｈ₃ＰＯ₄）、硝酸（ＨＮＯ₃）および酢酸（ＣＨ₃ＣＯＯＨ）など（以下、リン硝酢酸とする）を含む薬液に溶解しない。このため、Ｓｉノジュールは、パターニングされた表面電極間（配線間）に露出された層間絶縁膜に付着した状態または層間絶縁膜の表面層に食い込んだ状態（以下、単に付着とする）で残留する。配線間にＳｉノジュールが存在する場合、配線間を電気的に絶縁することができない虞がある。このため、ドライエッチングにより、表面電極間に残留するＳｉノジュールを除去するのが一般的である（例えば、下記特許文献１参照。）。

特開２００４−０７９５８２号公報

しかしながら、上述した炭化珪素半導体スイッチング素子では、半導体材料中にＳｉ原子とＣ（炭素）原子とが１：１で存在することに起因して、Ｓｉを半導体材料として用いた半導体スイッチング素子よりもゲート絶縁膜中の欠陥密度が高くなり、電気的特性の安定性が損なわれることが知られている。さらに、上述した特許文献１に示す技術では、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合、ゲート絶縁膜の形成条件によっては、素子表面に残留するＳｉノジュールを除去するためのドライエッチング時に素子表面がプラズマに晒されることで、オン電圧が設計条件に基づく所定の値から１０％〜２０％程度低圧側にずれてしまうという問題がある。

このようなオン電圧の変動は、ゲート絶縁膜中の欠陥と、Ｓｉノジュールのドライエッチングにおいて処理炉内に発生させるプラズマとの相互作用により生じるものと推測される。一方、表面電極材料として純Ａｌを用いる場合には、Ｓｉノジュールを除去するためのドライエッチングを行う必要がなくなるため、オン電圧が変動することを回避することができることが本発明者によって確認されている。しかしながら、表面電極材料として純Ａｌを用いた場合、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合よりも表面電極のエレクトロマイグレーション耐性が低く、素子の寿命を縮めるという問題がある。

この発明は、上述した従来技術による問題点を解消するため、表面電極のエレクトロマイグレーション耐性が高く、かつ所定の電気的特性を安定して得ることができる炭化珪素半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明者は、鋭意研究を重ねた結果、パターニングされた表面電極間に露出する層間絶縁膜の表面層を、バッファードフッ酸（ＢＨＦ）などのフッ化物を含む薬液を用いたウェットエッチングによって薄く除去することで、ドライエッチングを行うことなく、表面電極間に露出する層間絶縁膜に付着するＳｉノジュールをリフトオフすることができることを見出した。本発明は、このような知見に基づいてなされたものである。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体ウエハの表面にデバイス構造を形成する第１形成工程を行う。次に、前記半導体ウエハ上に、前記デバイス構造を覆う絶縁膜を形成する第２形成工程を行う。次に、前記絶縁膜を選択的に除去し、前記デバイス構造を構成する導電部を露出させる露出工程を行う。次に、前記絶縁膜上に、前記導電部に接して、アルミニウムおよびシリコンを含む金属層を形成する第３形成工程を行う。次に、第１のウェットエッチングにより、前記金属層を所定のパターンに成形する成形工程を行う。次に、前記成形工程によって成形された前記金属層の間に露出された前記絶縁膜の表面層を、第２のウェットエッチングにより所定の厚さ分除去する除去工程を行う。そして、前記除去工程では、フッ化物を含む薬液を用いて前記第２のウェットエッチングを行うことで、前記絶縁膜の、前記第３形成工程によって前記金属層と前記絶縁膜との界面に析出したシリコンの析出物が付着している部分を除去する。前記所定の厚さは、前記析出物の粒径に基づいて決定され、かつ３００ｎｍ以上１μｍ以下である。前記フッ化物を含む薬液は、バッファードフッ酸、フッ酸またはフッ化アンモニウムである。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１形成工程では、前記デバイス構造として、前記半導体ウエハの表面に前記絶縁膜よりも厚さの薄いゲート絶縁膜を介してゲート電極を形成する工程と、前記デバイス構造として、前記半導体ウエハの表面に、前記ゲート電極と電気的に絶縁された入力電極を形成する工程と、を含み、前記露出工程では、前記導電部として前記ゲート電極および前記入力電極を露出させることを特徴とする。

上述した発明によれば、表面電極材料としてアルミニウムおよびシリコンを含む金属層を用いることにより、表面電極のエレクトロマイグレーション耐性を高くすることができる。また、表面電極材料としてアルミニウムおよびシリコンを含む金属層を用いた場合においても、ドライエッチングを用いずに、表面電極のパターニング後に素子表面に残存するシリコンの析出物を除去することができるため、オン電圧が設計条件に基づく所定の値からずれることを回避することができる。

本発明にかかる炭化珪素半導体装置の製造方法によれば、表面電極のエレクトロマイグレーション耐性を高くすることができ、かつ所定の電気的特性を安定して得ることができるという効果を奏する。

実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態）
実施の形態にかかる炭化珪素半導体装置の製造方法について、炭化珪素を半導体材料として用いたｎチャネル型ＭＯＳＦＥＴを製造する場合を例に説明する。図１〜６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、例えば単結晶からなるｎ型炭化珪素ウエハ１の上に、所定のデバイス構造を形成する。具体的には、薬液洗浄や犠牲酸化などの方法で予め清浄化されたｎ型炭化珪素ウエハ１を用意する。次に、ｎ型炭化珪素ウエハ１のおもて面上に、例えばエピタキシャル成長によりｎ^-型ドリフト層２を成長させる。次に、例えばイオン注入により、ｎ^-型ドリフト層２の、ｎ型炭化珪素ウエハ１側に対して反対側の表面層にｐ型ウェル層３を選択的に形成する。

次に、例えばイオン注入により、ｐ型ウェル層３の内部にｎ⁺型高濃度領域４を選択的に形成する。次に、ｐ型ウェル層３の、ｎ⁺型高濃度領域４とｎ^-型ドリフト層２とに挟まれた部分の表面上に、ゲート絶縁膜５を介してゲート電極（導電部）６を形成する。次に、ｎ^-型ドリフト層２の、ｎ型炭化珪素ウエハ１側に対して反対側の表面に、ｐ型ウェル層３、ｎ⁺型高濃度領域４、ゲート絶縁膜５およびゲート電極６からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を被覆（密封）するように層間絶縁膜７を形成する。層間絶縁膜７の厚さは、設計条件に基づく本来必要な厚さに加えて、後述する第２のウェットエッチングによって除去される所定の厚さ分、具体的には第２のウェットエッチングによって減少する例えば３００ｎｍ以上１μｍ以下程度の厚さ分を厚くしておくことが望ましい。ここまでの状態が図１に示されている。

次に、層間絶縁膜７を選択的に除去して第１コンタクトホール８を形成し、第１コンタクトホール８にｎ⁺型高濃度領域４を露出させる。次に、一般的な方法により、第１コンタクトホール８に露出するｎ⁺型高濃度領域４にオーミック接触するオーミック電極（導電部）９を形成する。オーミック電極９の材料は、例えば、ニッケル（Ｎｉ）を主成分とするＮｉ合金を用いてもよい。このＮｉ合金の組成や、オーミックシンタリング（熱処理）の条件などは設計条件に合わせて種々変更可能である。層間絶縁膜７に第１コンタクトホール８を形成する方法として、例えばドライエッチングを用いてもよい。ここまでの状態が図２に示されている。

次に、層間絶縁膜７を選択的に除去して第２コンタクトホール（ゲートコンタクトホール）１０を形成し、第２コンタクトホール１０にゲート電極６を露出させる。層間絶縁膜７に第２コンタクトホール１０を形成する方法として、例えばウェットエッチングを用いてもよい。ここまでの状態が図３に示されている。

次に、例えばスパッタリングにより、第１，２コンタクトホール８，１０を埋め込むように、層間絶縁膜７上に表面電極としてアルミニウム（Ａｌ）およびシリコン（Ｓｉ）を含む金属層（以下、Ａｌ−Ｓｉ層とする）１１を成膜（形成）する。具体的には、Ａｌ−Ｓｉ層１１は、例えば１ｗｔ％程度のシリコンを含有するアルミニウム合金層であってもよい。Ａｌ−Ｓｉ層１１の厚さは、設計条件に合わせて種々変更可能であり、例えば２μｍ以上７μｍ以下程度であってもよい。Ａｌ−Ｓｉ層１１を形成することにより、Ａｌ−Ｓｉ層１１とその下層（層間絶縁膜７や、層間絶縁膜７の第１，２コンタクトホール８，１０に露出するゲート電極６およびオーミック電極９）との界面に、Ａｌ−Ｓｉ層１１中のＳｉが髭状や瘤状のＳｉ析出物（Ｓｉノジュール）１２となって析出する。ここまでの状態が図４に示されている。

次に、フォトリソグラフィおよび第１のウェットエッチングによってＡｌ−Ｓｉ層１１を所定の配線パターンに成形（パターニング）し、第１コンタクトホール８を介してオーミック電極９に接するＡｌ−Ｓｉ配線層１１ａと、第２コンタクトホール１０を介してゲート電極６に接するＡｌ−Ｓｉ配線層１１ｂとを形成する。Ａｌ−Ｓｉ配線層１１ａ，１１ｂ間（以下、パターン開口部１３とする）には層間絶縁膜７が露出される。第１のウェットエッチングの薬液として、例えばリン酸（Ｈ₃ＰＯ₄）、硝酸（ＨＮＯ₃）および酢酸（ＣＨ₃ＣＯＯＨ）など（リン硝酢酸）を含む薬液を用いてもよい。Ｓｉノジュール１２は、リン硝酢酸を含む殆どの薬液に溶解しない。このため、第１のウェットエッチングが終了した時点では、Ｓｉノジュール１２は、パターン開口部１３に露出する層間絶縁膜７に付着した状態または層間絶縁膜７の表面層に食い込んだ状態（以下、単に付着とする）で残存している。すなわち、素子表面にＳｉノジュール１２が付着した状態となっている。ここまでの状態が図５に示されている。

第１のウェットエッチングによってＡｌ−Ｓｉ層１１をパターニングすることにより、ドライエッチングよってＡｌ−Ｓｉ層１１をパターニングする場合よりもスループットを向上させることができる。また、ドライエッチングによってＡｌ−Ｓｉ層１１をパターニングする場合、オン電圧が変動し、設計条件に基づいて設定された所定のオン電圧を維持することができない虞があるが、本発明においては、第１のウェットエッチングによってＡｌ−Ｓｉ層１１をパターニングするため、オン電圧が変動することを回避することができる。

次に、例えばバッファードフッ酸、フッ酸（ＨＦ）またはフッ化アンモニウム（ＮＨ₄Ｆ）などのフッ化物を含む薬液を用いた第２のウェットエッチングにより、パターン開口部１３に露出された層間絶縁膜７の表面層を所定の厚さ分除去する。この第２のウェットエッチングにより、パターン開口部１３の内部において、Ｓｉノジュール１２が付着している部分が除去されるため、素子表面からＳｉノジュール１２が剥離（リフトオフ）され除去される。ここまでの状態が図６に示されている。

第２のウェットエッチングによって除去する層間絶縁膜７の表面層の厚さは、Ｓｉノジュール１２の平均的な粒径（直径）に対応させて例えば３００ｎｍ以上１μｍ以下程度が好ましく、より好ましくは例えば５００ｎｍ以上８００ｎｍ以下程度であるのがよい。第２のウェットエッチングに用いる薬液には、Ａｌ−Ｓｉ層１１の平面パターン（配線形状）が変化することを回避するため、例えばＡｌ系金属の溶解を抑制することができる保護剤が添加されているのが好ましい。その後、例えばＡｌ−Ｓｉ配線層１１ａ，１１ｂを覆うようにおもて面側にパッシベーション保護膜を形成するなど、配線層形成以降の一般的な工程を行った後、個々のチップに切断（ダイシング）することにより、実施の形態にかかる炭化珪素半導体装置が完成する。

以上、説明したように、実施の形態によれば、パターン開口部に露出された層間絶縁膜の表面層を、フッ化物を含む薬液を用いてウェットエッチングによって所定の厚さを薄く除去することにより、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合においても、ドライエッチングを行うことなく、表面電極のパターニング後に素子表面に残存するＳｉノジュールを除去することができる。このため、表面電極材料としてＡｌ−Ｓｉ合金を用いて表面電極のエレクトロマイグレーション耐性を高くすることができるとともに、オン電圧が変動することを回避することができ、所定の電気的特性を安定して得ることができる。このため、歩留りを向上させることができる。

また、ドライエッチングによってＳｉノジュールを除去する場合、オン電圧の変動を考慮して素子設計を行う必要があるが、実施の形態によれば、Ｓｉノジュールを除去する際にドライエッチングを用いていないため、オン電圧の変動を考慮して素子設計を行う必要がなく、素子設計が容易となる。また、製造工程中にドライエッチング工程が含まれる場合、一般的にドライエッチング工程は枚葉処理であるため、スループットを向上させるにはドライエッチャーを複数台用意する必要があるが、実施の形態によれば、バッチ処理が可能なウェットエッチング工程によって表面電極のパターニングおよびＳｉノジュールの除去を行うため、スループットを大幅に向上させることができる。

以上において本発明では、ｎチャネル型ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、表面電極材料としてＡｌ−Ｓｉ合金を用いたさまざまな構成のＭＯＳゲート型半導体装置に適用可能である。また、本発明は、基板片面に電極を有する横型半導体装置や、基板両面に電極を有する縦型半導体装置のいずれの構造にも適用可能である。すなわち、本発明を適用して横型半導体装置を作製（製造）する場合、表面電極のパターニングによりゲート電極用、入力電極用および出力電極用の配線層をそれぞれ形成すればよい。本発明を適用して縦型半導体装置を作製する場合、表面電極のパターニングによりゲート電極用および入力電極用の配線層をそれぞれ形成し、炭化珪素ウエハの裏面に出力電極となる裏面電極を形成すればよい。また、本発明は、導電型を反転させても同様に成り立つ。

以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体スイッチング素子などに使用される半導体装置に有用である。

１ｎ型炭化珪素ウエハ
２ｎ^-型ドリフト層
３ｐ型ウェル層
４ｎ⁺型高濃度領域
５ゲート絶縁膜
６ゲート電極
７層間絶縁膜
８第１コンタクトホール
９オーミック電極
１０第２コンタクトホール
１１Ａｌ−Ｓｉ層
１２Ｓｉノジュール
１３Ａｌ−Ｓｉ層のパターン開口部

Claims

炭化珪素からなる半導体ウエハの表面にデバイス構造を形成する第１形成工程と、
前記半導体ウエハ上に、前記デバイス構造を覆う絶縁膜を形成する第２形成工程と、
前記絶縁膜を選択的に除去し、前記デバイス構造を構成する導電部を露出させる露出工程と、
前記絶縁膜上に、前記導電部に接して、アルミニウムおよびシリコンを含む金属層を形成する第３形成工程と、
第１のウェットエッチングにより、前記金属層を所定のパターンに成形する成形工程と、
前記成形工程によって成形された前記金属層の間に露出された前記絶縁膜の表面層を、第２のウェットエッチングにより所定の厚さ分除去する除去工程と、
を含み、
前記除去工程では、フッ化物を含む薬液を用いて前記第２のウェットエッチングを行うことで、前記絶縁膜の、前記第３形成工程によって前記金属層と前記絶縁膜との界面に析出したシリコンの析出物が付着している部分を除去し、
前記所定の厚さは、前記析出物の粒径に基づいて決定され、かつ３００ｎｍ以上１μｍ以下であり、
前記フッ化物を含む薬液は、バッファードフッ酸、フッ酸またはフッ化アンモニウムであることを特徴とする炭化珪素半導体装置の製造方法。
前記第１形成工程では、
前記デバイス構造として、前記半導体ウエハの表面に前記絶縁膜よりも厚さの薄いゲート絶縁膜を介してゲート電極を形成する工程と、
前記デバイス構造として、前記半導体ウエハの表面に、前記ゲート電極と電気的に絶縁された入力電極を形成する工程と、を含み、
前記露出工程では、前記導電部として前記ゲート電極および前記入力電極を露出させることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。