JP6115715B2 - クロック生成装置、電子機器、移動体及びクロック生成方法 - Google Patents

Description

本発明は、クロック生成装置、電子機器、移動体及びクロック生成方法に関する。

リアルタイムクロック（ＲＴＣ：Real Time Clock）は、パーソナルコンピューター（ＰＣ）等の多種多様な電子機器に組み込まれている。ＲＴＣのクロックの発生源には、一般的には３２．７６８ｋＨｚ発振の水晶振動子が用いられる。しかしながら、３２．７６８ｋＨｚの水晶振動子は、温度によって発振周波数が変化しやすいため、例えば、課金システム用のＲＴＣ等、より高い精度の発振周波数が求められる場合は、クロック生成用ＩＣの内部に水晶振動子の温度補償回路を設ける必要があり、ＩＣのコストアップにつながる。

これに対して、ＰＣ向けでは、クロック生成用ＩＣに温度補償されない低精度の３２．７６８ｋＨｚ発振回路を設け、システム上にある別の高精度の高速クロックを参照して、当該発振回路の周波数を補正するものもある（特許文献１）。

米国特許第８１８３９３７号明細書

しかしながら、特許文献１に記載されている補正方法は、ＩＣ内蔵の３２．７６８ｋＨｚ発振回路の発振周波数を調整するものであり、調整用回路の回路規模が大きくなり、やはりＩＣのコストアップにつながる。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、クロック信号を生成する発振器、または発振回路の周波数可変機構を不要にあるいは簡略化しながら所望の周波数のクロック信号を生成可能なクロック生成装置、電子機器、移動体及びクロック生成方法を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係るクロック生成装置は、第１のクロック信号が入力され、前記第１のクロック信号が有する一部のクロックをマスクすることにより、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成する。

本適用例に係るクロック生成装置によれば、第１のクロック信号の一部のクロックをマスクすることで、発振器、または発振回路の周波数可変機構を不要にあるいは簡略化しながら、所望の周波数（所望の平均周波数）の第２のクロック信号を生成することができる。

［適用例２］
上記適用例に係るクロック生成装置は、前記一部のクロックを伝搬させないようにマス
クし、前記第２のクロック信号を生成するクロックゲート部と、第３のクロック信号を基準として前記第１のクロック信号と第２のクロック信号の周波数比を測定する周波数測定部と、前記周波数測定部の測定結果が前記第１のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。

本適用例に係るクロック生成装置によれば、第３のクロック信号を参照した第１のクロック信号の測定結果はマスク数と等しく、マスク数を計算する際に生じる誤差を含まないため、第３のクロック信号の周波数精度に応じた周波数精度の第２のクロック信号を生成することができる。

［適用例３］
上記適用例に係るクロック生成装置において、前記周波数測定部は、前記第１のクロック信号の所与のクロック数に相当する時間に含まれる前記第３のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定するようにしてもよい。

本適用例に係るクロック生成装置によれば、簡単な構成で第１のクロック信号のマスク数を計算することができるとともに、第３のクロック信号の周波数に応じて第１のクロック信号の周波数を測定する時間を効率的に短縮することができる。

［適用例４］
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第１のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれｙ（ｉ）及びｙ（ｉ−１）とし、前記基準値及び前記マスク数をそれぞれＦ及びＫとした時、ｙ（ｉ）は（ｙ（ｉ−１）＋Ｋ）をＦで割った時の余りであり、前記マスク信号は、ｙ（ｉ−１）＋Ｋ≧Ｆの時を前記マスクタイミングとする信号であるようにしてもよい。

本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第１のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第２のクロック信号を生成することができる。

［適用例５］
上記適用例に係るクロック生成装置は、前記第１のクロック信号を発生させる、周波数調整が可能な発振回路と、前記第１のクロック信号の周波数が所定の周波数よりも低い場合は、前記第１のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含むようにしてもよい。

本適用例に係るクロック生成装置によれば、第１のクロック信号の周波数が所定の周波数よりも低い場合も、第１のクロック信号の周波数を所定の周波数以上にすることで、第１のクロック信号の一部のクロックをマスクして第２のクロック信号を生成することができる。

［適用例６］
上記適用例に係るクロック生成装置は、前記クロックゲート部を第１のクロックゲート部とし、前記マスク信号生成部を第１のマスク信号生成部とし、前記マスク信号を第１のマスク信号とし、第１の電源電圧が供給される第１の電源端子と、前記第１の電源端子に前記第１の電源電圧が供給されている時に前記第３のクロック信号が入力され、前記第３のクロック信号を所定の分周比で分周して第４のクロック信号を生成する分周回路と、前
記第４のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第５のクロック信号を生成する第２のクロックゲート部と、前記第４のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第２のクロックゲート部のマスクタイミングを制御する第２のマスク信号を生成する第２のマスク信号生成部と、前記第１の電源端子に前記第１の電源電圧が供給されている時は前記第５のクロック信号を選択し、第１の電源端子に前記第１の電源電圧が供給されていない時は前記第２のクロック信号を選択するクロック選択部と、前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、ようにしてもよい。

本適用例に係るクロック生成装置によれば、第１の電源電圧が供給されている時は第３のクロック信号を分周した第４のクロック信号の一部のクロックをマスクした第５のクロック信号を出力し、第１の電源電圧が供給されていない時は第２のクロック信号を出力することができる。すなわち、本適用例に係るクロック生成装置によれば、第１の電源電圧が供給されているか否かによって、出力するクロック信号を切り換えることができる。

［適用例７］
上記適用例に係るクロック生成装置において、前記アキュムレーターを第１のアキュムレーターとし、前記第２のマスク信号生成部は、前記第４のクロック信号に同期して動作する第２のアキュムレーターを含み、前記第２のアキュムレーターの入力信号値及び出力信号値をそれぞれｚ（ｉ）及びｚ（ｉ−１）とし、前記所定のクロック数及び前記所定のマスク数をそれぞれＧ及びＬとした時、ｚ（ｉ）は（ｚ（ｉ−１）＋Ｌ）をＧで割った時の余りであり、前記第２のマスク信号は、ｚ（ｉ−１）＋Ｌ≧Ｇの時を前記マスクタイミングとする信号であるようにしてもよい。

本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第４のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第５のクロック信号を生成することができる。

［適用例８］
上記適用例に係るクロック生成装置は、第２の電源電圧が供給される第２の電源端子と、前記第２のクロック信号のクロック数をカウントするカウンターと、をさらに含み、前記周波数測定部は、前記第２の電源端子に前記第２の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第３のクロック信号が入力されて前記第１のクロック信号の周波数を測定するようにしてもよい。

本適用例に係るクロック生成装置によれば、第２の電源電圧が供給されている時は、間欠的に第１のクロック信号の周波数を測定するので、第１の電源電圧の供給がいつ停止しても、直近の測定結果を用いて、第１のクロック信号に対して適切に周波数補正がされた第２のクロック信号を速やかに生成することができる。さらに、第１の電源電圧の供給が停止した後も、間欠的に第１のクロック信号の周波数を測定するので、消費電力を削減しながら、環境変化に起因する第１のクロック信号の周波数変動の影響を低減してほぼ一定周波数の第２のクロック信号を生成し続けることができる。

［適用例９］
上記適用例に係るクロック生成装置は、第３のクロック信号を所定の分周比で分周して前記第１のクロック信号を生成する分周回路と、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第２のクロック信号を生成するクロックゲート部と、前記第１のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含むようにしてもよい。

本適用例に係るクロック生成装置によれば、第３のクロック信号を分周した第１のクロック信号の一部のクロックをマスクする簡単な構成で第２のクロック信号を生成することができる。

［適用例１０］
上記適用例に係るクロック生成装置において、前記マスク信号生成部は、前記第１のクロック信号に同期して動作するアキュムレーターを含み、前記アキュムレーターの入力信号値及び出力信号値をそれぞれｚ（ｉ）及びｚ（ｉ−１）とし、前記所定のクロック数及び前記所定のマスク数をそれぞれＧ及びＬとした時、ｚ（ｉ）は（ｚ（ｉ−１）＋Ｌ）をＧで割った時の余りであり、前記マスク信号は、ｚ（ｉ−１）＋Ｌ≧Ｇの時を前記マスクタイミングとする信号であるようにしてもよい。

本適用例に係るクロック生成装置によれば、簡単な構成でありながら、第１のクロック信号のクロックをマスクするタイミングをできるだけ均等に分散させた第２のクロック信号を生成することができる。

［適用例１１］
本適用例に係る電子機器は、上記のいずれかのクロック生成装置を含む。

［適用例１２］
上記適用例に係る電子機器は、前記クロック生成装置が出力する前記第２のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含むようにしてもよい。

［適用例１３］
本適用例に係る移動体は、上記のいずれかのクロック生成装置を含む。

［適用例１４］
本適用例に係るクロック生成方法は、第１のクロック信号から所定時間あたりに所定数のクロックを有する第２のクロック信号を生成するクロック生成方法であって、第３のクロック信号を基準として前記第１のクロック信号と前記第２のクロック信号の周波数比を測定するステップと、前記周波数比の測定結果が前記第１のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、前記マスク信号に応じて、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、前記第２のクロック信号を生成するステップと、を含む。

［適用例１５］
上記適用例に係るクロック生成方法において、前記周波数比を測定するステップでは、前記第１のクロック信号の所与のクロック数に相当する時間に含まれる前記第３のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定し、前記マスク信号を生成するステップでは、前記第１のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれｙ（ｉ）及びｙ（ｉ−１）とし、前記基準値及び前記マスク数をそれぞれＦ及びＫとした時、ｙ（ｉ）は（ｙ（ｉ−１）＋Ｋ）をＦで割った時の余りであり、ｙ（ｉ−１）＋Ｋ≧Ｆの時に前記マスク信号を生成するようにしてもよい。

第１実施形態のクロック生成装置の構成例を示す図。 第１実施形態における周波数測定部１０の構成例を示す図。 周波数測定部１０の出力信号値とマスク数との関係の説明図。 測定時間、基準値、２５ＭＨｚのカウント値、マスク数、補正時間及び補正精度の関係の一例を示す図。 マスク信号生成部１１の構成例を示す図。 マスク信号生成部１１の動作のタイミングチャートの一例を示す図。 第１実施形態におけるマスク信号の生成処理を示すフローチャート図。 一次電源から電源電圧が供給されていない時のタイミングチャートの一例を示す図。 周波数変換部１５の構成例を示す図。 マスク信号生成部１５２の構成例を示す図。 一次電源からの電源電圧の供給が停止する前後のタイミングチャートの一例を示す図。 第２実施形態のクロック生成装置の構成例を示す図。 第２実施形態における周波数測定部１０の構成例を示す図。 第２実施形態におけるマスク信号の生成処理を示すフローチャート図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．クロック生成装置
１−１．第１実施形態
図１は、第１実施形態のクロック生成装置の構成例を示す図である。第１実施形態のクロック生成装置１は、周波数測定部１０、マスク信号生成部１１、クロックゲート部１２、カウンター１３、ＡＮＤ回路１４、周波数変換部１５、クロック選択部１６、ＡＮＤ回路１７、発振回路２０、発振回路３０、スイッチ回路４０、ダイオード４２及びダイオード４４を含んで構成されており、１チップの集積回路（ＩＣ）として実現されている。ただし、本実施形態のクロック生成装置１は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

本実施形態のクロック生成装置１は、さらに、一次電源（Primary Power Supply）と接続され、一次電源からの電源電圧ＶＤＤ１（第１の電源電圧）が供給される電源端子Ｔ１（第１の電源端子）、二次電源（Secondary Power Supply）と接続され、二次電源からの電源電圧ＶＤＤ２（第２の電源電圧）が供給される電源端子Ｔ２（第２の電源端子）、２つのクロック信号ＣＫ６，ＣＫ７をそれぞれ出力するための出力端子Ｔ３，Ｔ４、及び、水晶振動子２を接続するための２つの端子Ｔ５，Ｔ６及び接地端子Ｔ７を有している。

Ｔ１端子に接続される一次電源は、ＡＣ電源や大容量のリチウムイオンバッテリー等であり、電源電圧ＶＤＤ１は、クロック生成装置１を含む機器（例えば、ノートＰＣやタブレットＰＣ）の電源が切られ、あるいはパワーセーブモード時などには、Ｔ１端子に供給されなくなる。一方、Ｔ２端子に接続される二次電源は、小容量のコインバッテリー等であり、電源電圧ＶＤＤ２は常に供給される。

発振回路２０は、Ｔ２端子からダイオード４４を介して供給される電源電圧ＶＤＤ２で動作し、所定の周波数（本実施形態では３２．７６８ｋＨｚ）よりも高い周波数（３２．
７６８ｋＨｚ＋α）で発振する回路である。発振回路２０は、例えば、ＣＲ発振回路、ＬＣ発振回路、ＰＬＬ（Phase Locked Loop）回路、シリコンＭＥＭＳ（Micro Electro Mechanical Systems）等で実現される。本実施形態では、発振回路２０は、製造ばらつき、動作温度範囲、動作電圧範囲等のあらゆる条件のもとで、常に３２．７６８ｋＨｚよりも高い周波数で発振する。例えば、設計段階において、発振回路２０が最も低い周波数になる条件でも３２．７６８ｋＨｚよりも高くなるようにＴｙｐｉｃａｌ条件での周波数に大きなマージンを確保しておく方法や、発振回路２０の周波数を調整可能に設計し、設計段階である程度のマージンを確保した上で出荷検査時に最も低い周波数になる条件でも必ず３２．７６８ｋＨｚよりも高くなるように発振回路２０の周波数を個別に調整する方法等が考えられる。

発振回路３０は、Ｔ５端子とＴ６端子の間に接続されており、Ｔ１端子からダイオード４２を介して供給される電源電圧ＶＤＤ１で動作し、水晶振動子２を所定の周波数（本実施形態では２５ＭＨｚ）で発振させる。電源電圧ＶＤＤ１がＴ１端子に供給されなくなると、スイッチ回路４０がオフの期間は発振回路３０の動作が停止し、スイッチ回路４０がオンの期間は、発振回路３０はＴ２端子からダイオード４４を介して供給される電源電圧ＶＤＤ２で動作する。

発振回路３０が出力する２５ＭＨｚのクロック信号ＣＫ３は、発振回路２０が出力する３２．７６８ｋＨｚ＋αのクロック信号ＣＫ１よりも周波数精度が高く（周波数偏差が小さく）、周波数安定度も高い。そこで、本実施形態では、周波数測定部１０、マスク信号生成部１１及びクロックゲート部１２において、クロック信号ＣＫ３を用いてクロック信号ＣＫ１の周波数３２．７６８ｋＨｚ＋αを測定し、測定結果に応じて補正された３２．７６８ｋＨｚのクロック信号ＣＫ２を生成する。

周波数測定部１０は、クロック信号ＣＫ３（第３のクロック信号）を基準として、所望の周波数（３２．７６８ｋＨｚ）とクロック信号ＣＫ１（第１のクロック信号）の周波数の比を測定する。この測定値は１回の補正に要する時間（以下、単に「補正時間」という）Ｔ_compにおけるクロック信号ＣＫ１のクロックのマスク数と等しい。本実施形態では、周波数測定部１０は、後述するカウンター１３が出力するイネーブル信号ＥＮが入力されている期間のみ、所望の周波数（３２．７６８ｋＨｚ）とクロック信号ＣＫ１の周波数の比の測定（以下、「周波数比測定」という）を行う。

特に、本実施形態では、周波数測定部１０は、クロック信号ＣＫ１の所与のクロック数に相当する時間（測定時間Ｔ_meas）に含まれるクロック信号ＣＫ３のクロック数をダウンカウントすることにより、ダウンカウントしたカウント値と、補正時間Ｔ_compにおけるクロック信号ＣＫ１のクロックのマスク数が等しくなる。

図２は、本実施形態における周波数測定部１０の構成例を示す図である。図２の例では、周波数測定部１０は、ダウンカウンター１０１、ダウンカウンター１０２、測定終了判定回路１０４を含んで構成されている。

ダウンカウンター１０１は、イネーブル信号ＥＮが供給されるまでは、第１の電圧レベル（本実施形態ではローレベル）の信号を出力し、イネーブル信号ＥＮが供給されると、このクロック信号ＣＫ１のＮクロックをダウンカウントし、クロック信号ＣＫ１のＮクロックに相当する時間、第２の電圧レベル（本実施形態ではハイレベル）を保持する。この第２の電圧レベルを保持する時間が測定時間Ｔ_measになる。例えば、Ｎ＝１０２４の場合、測定時間Ｔ_measはクロック信号ＣＫ１の１０２４クロック分に相当する時間である。

ダウンカウンター１０２は、イネーブル信号ＥＮが供給されると、ダウンカウンター１
０１の出力信号が第２の電圧レベルを保持する間に入力されたクロック信号ＣＫ３のクロック数をダウンカウントする。ダウンカウンター１０２の初期値は、３２．７６８ｋＨｚのＮ周期に相当する期間を２５ＭＨｚでカウントしたときのカウント値（＝２５ＭＨｚ／３２．７６８ｋＨｚ×Ｎ）である。

測定終了判定回路１０４は、ダウンカウンター１０１の出力信号の第２の電圧レベルから第１の電圧レベルへの変化を検出すると、後述するカウンター１３のスタート信号ＳＴＡＲＴを発生させる。

このように構成された周波数測定部１０の出力信号値（減算回路１０３の出力信号値）Ｋを測定することで、補正時間Ｔ_compあたりのクロック信号ＣＫ１のクロックのマスク数と等しい値を得ることができる。

次に、図３（Ａ）及び図３（Ｂ）を用いて、信号値Ｋとマスク数との関係について説明する。３２．７６８ｋＨｚの５１２クロック分に相当する時間は１５．６２５ｍｓであり（図３（Ａ）の一点鎖線）、この１５．６２５ｍｓは、２５ＭＨｚの３９０６２５クロック分に相当する時間と一致する（図３（Ｂ）の実線）。前述の通り、この３９０６２５は基準値Ｆに相当する。

また、３２．７６８ｋＨｚ＋αの周期が３２．７６８ｋＨｚの周期の１０％減（α＝３２．７６８ｋＨｚ×１／９）に相当する場合は、３２．７６８ｋＨｚ＋αの５１２クロック分に相当する時間（測定時間Ｔ_measに相当する）は１４．０６２５ｍｓであり（図３（Ａ）の実線）、この１４．０６２５ｍｓは、２５ＭＨｚの３５１５６２クロック分に相当する時間とほぼ一致する（図３（Ｂ）の実線）。この３５１５６２は、３９０６２５（基準値Ｆ）を初期値としたダウンカウンター１０２のカウント値の減少値に相当し、測定時間Ｔ_measの経過後のダウンカウンター１０２の値は、ダウンカウンター１０２の初期値３９０６２５（基準値Ｆ）と３５１５６２（ダウンカウンター１０２のカウント値の減少値）との差である３９０６３となる。この値は、信号値Ｋに等しい。

一方、３２．７６８ｋＨｚ＋αの周期は３２．７６８ｋＨｚの周期の１０％減であるから、３２．７６８ｋＨｚ＋αを３２．７６８ｋＨｚに補正するためには１０％分のクロックをマスクすればよい。従って、３２．７６８ｋＨｚ＋αの３９０６２５クロック（基準値Ｆ）に対してそのほぼ１０％分の３９０６３クロック（信号値Ｋ）をマスクすることで、３２．７６８ｋＨｚに補正することができる。すなわち、補正時間Ｔ_compあたりに、クロック信号ＣＫ１のクロックをＫ回だけマスクすればよく、信号値Ｋがそのままマスク数になる。

図４に、測定時間Ｔ_meas、基準値Ｆ、２５ＭＨｚのカウント値、マスク数Ｋ、補正時間Ｔ_comp及び補正精度の関係の一例を示す。図４は、３２．７６８ｋＨｚ＋αの周期が３２．７６８ｋＨｚの周期の１０％減（α＝３２．７６８ｋＨｚ×１／９）に相当する場合の例である。例えば、クロック信号ＣＫ１（３２．７６８ｋＨｚ＋α）の６４クロック分に相当する時間を測定時間Ｔ_measとする場合（ダウンカウンター１０１のＮ＝６４の場合）、測定時間Ｔ_measは１．７５７８１２５ｍｓ、基準値Ｆは４８８２８、クロック信号ＣＫ３（２５ＭＨｚ）のカウント数は４３９４５、マスク数Ｋは４８８３、補正時間Ｔ_compは１．３４ｓ（クロック信号ＣＫ１の４８８２８クロック分に相当する時間）、補正精度は２０．４８ｐｐｍである。また、例えば、クロック信号ＣＫ１（３２．７６８ｋＨｚ＋α）の５１２クロック分に相当する時間を測定時間Ｔ_measとする場合（ダウンカウンター１０１のＮ＝５１２の場合）、測定時間Ｔ_measは１４．６０２５ｍｓ、基準値Ｆは３９０６２５、クロック信号ＣＫ３（２５ＭＨｚ）のカウント数は３５１５６２、マスク数Ｋは３９０６３、補正時間Ｔ_compは１０．７３ｓ（クロック信号ＣＫ１の３９０６２５クロック
分に相当する時間）、補正精度は２．５６ｐｐｍである。図４からわかるように、測定時間Ｔ_measを長くするほど補正精度が高くなる。

図１に戻り、マスク信号生成部１１（第１のマスク信号生成部）は、周波数測定部１０が計算したマスク数（出力信号値）Ｋに応じて、クロックゲート部１２のマスクタイミングを制御するマスク信号（第１のマスク信号）を生成する。

クロックゲート部１２（第１のクロックゲート部）は、マスク信号生成部１１が生成したマスク信号に応じて、クロック信号ＣＫ１が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ２（第２のクロック信号）を生成する。

例えば、マスク信号生成部１１が、補正時間Ｔ_compにおいてクロック信号ＣＫ１のＫクロック分だけ連続してあるいは分散してハイレベルとなるマスク信号を生成し、クロックゲート部１２を、クロック信号ＣＫ１とマスク信号が入力される２入力ＡＮＤ回路で実現すれば、当該２入力ＡＮＤ回路の出力信号は平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ２になる。

電源電圧ＶＤＤ１がＴ１端子に供給されていない時は、クロックゲート部１２が出力するクロック信号ＣＫ２がクロック選択部１６により選択され、クロック信号ＣＫ６としてＴ３端子を介して外部に出力される。従って、本実施形態のクロック生成装置１は、クロックの粗密があるクロック信号ＣＫ６を出力するが、例えば、ＲＴＣ等の数十ｍ秒、または数百ｍ秒の時間を計時するような計時装置であれば、多少の粗密があるクロック信号ＣＫ６で動作しても大きな問題は生じない。ただし、例えば、２．５６ｐｐｍの精度での補正が要求される場合には、図４に示したように補正時間Ｔ_compが１１秒程度になり、この間にクロック信号ＣＫ１のクロックをＫ回連続してマスクすると、クロック信号ＣＫ６のクロックが１秒程度停止する状況も起こり得る。このような場合、例えば、クロック信号ＣＫ６を用いて針を駆動させるアナログ時計では針が１秒程度停止し、また、クロック信号ＣＫ６を用いて電子メロディーを流す音楽再生機器では一瞬おかしなリズムの音が再生される等の不具合が生じ得る。

そこで、本実施形態では、マスク信号生成部１１は、補正時間Ｔ_compにおいて、クロック信号ＣＫ１のクロックをマスクするタイミングをできるだけ均等に分散させるようなマスク信号を生成する。

図５に、本実施形態におけるマスク信号生成部１１の構成例を示す。図４の例では、マスク信号生成部１１は、キャリーアウト出力付きの加算回路１１１とアキュムレーター（累算器）１１２を含んで構成されている。

加算回路１１１は、マスク数（周波数測定部１０の出力信号値）Ｋとアキュムレーター１１２の出力値ｙ（ｉ−１）とを加算して出力する。ただし、加算回路１１１の出力信号値ｙ（ｉ）の上限は基準値Ｆ−１であり、ｙ（ｉ）＝（ｙ（ｉ−１）＋Ｋ） ｍｏｄ Ｆ（ｙ（ｉ）は（ｙ（ｉ−１）＋Ｋ）をＦで割った時の余り）である。また、加算回路１１１は、ｙ（ｉ−１）＋Ｋ＜Ｆの時に第１の電圧レベル（ローレベル）、ｙ（ｉ−１）＋Ｋ≧Ｆの時に第２の電圧レベル（ハイレベル）となるマスク信号を生成して出力する。ここで、クロック信号ＣＫ１のＦクロック分に相当する時間が補正時間Ｔ_compであり、基準値Ｆは測定時間Ｔ_measの設定に対応づけて設定される。なお、基準値Ｆの値や測定時間Ｔ_measを決定するＮの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。

アキュムレーター１１２（第１のアキュムレーター）は、クロック信号ＣＫ１のクロックが入力されると、加算回路１１１の出力信号値ｙ（ｉ）を保存するレジスターである。従って、クロック信号ＣＫ１のクロックが入力される毎に、アキュムレーター１１２の出力信号値ｙ（ｉ−１）は加算回路１１１の出力信号値ｙ（ｉ）に更新される。

図６に、マスク信号生成部１１の動作のタイミングチャートの一例を示す。図６は、３２．７６８ｋＨｚ＋αの周期が３２．７６８ｋＨｚの周期の１０％減（α＝３２．７６８ｋＨｚ×１／９）に相当する場合の例であり、測定時間Ｔ_measはクロック信号ＣＫ１の５１２クロック分に相当する時間に設定されており、これに対応づけて基準値Ｆは３９０６２５に設定されている。すなわち、補正時間Ｔ_compは、クロック信号ＣＫ１の３９０６２５クロック分の時間に相当する。マスク数（周波数測定部１０の出力信号値）Ｋは３９０６３であるので、補正時間Ｔ_compにおいて、クロック信号ＣＫ１の３９０６２５クロックのうち３９０６３クロック（１０％）がマスクされる。図６に示すように、クロック信号ＣＫ１は１０クロック毎に１クロックがマスクされており、図５のような簡単な構成で、クロックマスクのタイミングをほぼ等間隔に分散化できることがわかる。

本実施形態のクロック生成装置１は、１回目の補正（補正時間Ｔ_comp）が終了すると、１回目と同じ値のＫにより１回目の補正と同じ補正時間Ｔ_compで２回目の補正を行い、以降は同様に、次に周波数比測定を行うまで、同様の補正を繰り返す。そして、クロック生成装置１は、前回の周波数比測定の後、所定のインターバル時間Ｔ_intが経過すると新たに周波数比測定を行い、信号値Ｋを更新する。

図１に戻り、カウンター１３は、クロックゲート部１２が出力するクロック信号ＣＫ２のクロック数をカウントすることでこのインターバル時間Ｔ_intを計測するとともに、インターバル時間Ｔ_intを計測する毎に、周波数測定部１０にイネーブル信号ＥＮを供給する。具体的には、カウンター１３は、周波数測定部１０からのスタート信号ＳＴＡＲＴ（測定終了判定回路１０４の出力信号）が供給されるとクロック信号ＣＫ２のクロック数のカウントを開始し、カウント値が設定値に到達するとイネーブル信号ＥＮを発生させる。このカウンター１３によるカウント期間がインターバル時間Ｔ_intに相当し、インターバル時間Ｔ_intの設定値は、環境条件や補正誤差の許容範囲等を考慮して適宜設定される。なお、インターバル時間Ｔ_intの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。

そして、周波数測定部１０は、インターバル時間Ｔ_int毎にイネーブル信号ＥＮが供給され、周波数比測定を間欠的に行う。

図７（Ａ）及び図７（Ｂ）は、これまでに説明したマスク信号の生成処理を示すフローチャート図である。図７（Ａ）は周波数比測定のフローチャート図であり、図７（Ｂ）は周波数補正のフローチャート図である。この周波数比測定と周波数補正は、並行して行われる。

図７（Ａ）に示す周波数比測定のフローチャートでは、クロック生成装置１は、まず、クロック信号ＣＫ１のＮクロック分の測定時間Ｔ_measに含まれるクロック信号ＣＫ３のクロック数をカウントする（Ｓ１０）。ここで得られたカウント値は、マスク数Ｋと等しい。

次に、クロック生成装置１は、クロック信号ＣＫ２のクロック数のカウントを開始する（Ｓ２０）。

そして、クロック生成装置１は、ステップＳ２０で開始したクロック信号ＣＫ２のクロ
ック数のカウント値が所定値と一致（すなわち、インターバル時間Ｔ_intが経過）する毎に（Ｓ３０のＹ）、ステップＳ１０及びＳ２０の処理を繰り返し行う。

図７（Ｂ）に示す周波数補正のフローチャートでは、クロック生成装置１は、まず、アキュムレーター１１２の出力値ｙ（ｉ−１）、マスク数Ｋ（図７（Ａ）のステップＳ１０で得られた最新のマスク数Ｋ）、基準値Ｆより、ｙ（ｉ）＝（ｙ（ｉ−１）＋Ｋ） ｍｏｄ Ｆを計算する（Ｓ４０）。

次に、クロック生成装置１は、ｙ（ｉ−１）＋Ｋ≧Ｆであれば（Ｓ５０のＹ）、マスク信号をハイレベルにし（Ｓ６０）、クロック信号ＣＫ１の次の立ち上がりエッジのタイミングで（Ｓ７０のＹ）、マスク信号をローレベルにするとともに（Ｓ８０）、アキュムレーター１１２の出力値ｙ（ｉ−１）をｙ（ｉ）に更新する（Ｓ９０）。

一方、ｙ（ｉ−１）＋Ｋ＜Ｆであれば（Ｓ５０のＮ）、クロック生成装置１は、クロック信号ＣＫ１の次の立ち上がりエッジのタイミングで（Ｓ７０のＹ）、マスク信号をローレベルに維持するとともに（Ｓ８０）、アキュムレーター１１２の出力値ｙ（ｉ−１）をｙ（ｉ）に更新する（Ｓ９０）。

そして、クロック生成装置１は、図７（Ａ）のステップＳ１０で得られた最新のマスク数Ｋを用いてステップＳ４０〜Ｓ９０の処理を繰り返し行う。

図１に戻り、イネーブル信号ＥＮはＡＮＤ回路１４の非反転入力にも供給され、ＡＮＤ回路１４の反転入力にはダイオード４２を介してＴ１端子の電圧が供給される。従って、ＡＮＤ回路１４は、Ｔ１端子に電源電圧ＶＤＤ１が供給されている時は常にローレベルの信号を出力し、Ｔ１端子に電源電圧ＶＤＤ１が供給されていない時は、イネーブル信号ＥＮが供給される期間はハイレベルの信号を出力し、それ以外の期間はローレベルの信号を出力する。

ＡＮＤ回路１４の出力信号は、スイッチ回路４０の制御入力に供給され、スイッチ回路４０は、ＡＮＤ回路１４の出力信号がハイレベルの時はオン（２端子間を電気的に接続）し、ローレベルの時はオフ（２端子間を電気的に遮断）する。

従って、Ｔ１端子に電源電圧ＶＤＤ１が供給されている時は、スイッチ回路４０が常にオフなので、発振回路３０には電源電圧ＶＤＤ２は供給されず、電源電圧ＶＤＤ１のみが供給されてクロック信号ＣＫ３が出力される。一方、Ｔ１端子に電源電圧ＶＤＤ１が供給されていない時は、発振回路３０には周波数測定部１０が測定を行う期間（イネーブル信号ＥＮが供給される期間）のみ電源電圧ＶＤＤ２が供給されてクロック信号ＣＫ３が出力される。

Ｔ１端子に電源電圧ＶＤＤ１が供給されている時は、クロック信号ＣＫ３は、ＡＮＤ回路１７を通過し、クロック信号ＣＫ７としてＴ４端子を介して外部に出力される。一方、Ｔ１端子に電源電圧ＶＤＤ１が供給されていない時は、周波数測定部１０の測定期間に発生するクロック信号ＣＫ３はＡＮＤ回路１７でマスクされ、外部には出力されない。図８に、Ｔ１端子に電源電圧ＶＤＤ１が供給されていない時のタイミングチャートの一例を示す。

周波数変換部１５は、Ｔ１端子に電源電圧ＶＤＤ１が供給されている時にクロック信号ＣＫ３を周波数変換し、平均周波数が所定の周波数（本実施形態では３２．７６８ｋＨｚ）となるクロック信号ＣＫ５を生成する。

周波数変換部１５は、分周比が可変な分周回路を用いて複数の分周比を切り替えながらクロック信号ＣＫ３を分周することで、平均周波数が３２．７６８ｋＨｚのクロック信号を生成するようにしてもよい。例えば、クロック信号ＣＫ３に対して、４８１回の７６３分周と３１回の７６２分周を順番に繰り返すことで、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ５が得られる。

あるいは、周波数変換部１５は、図９に示すような構成としてもよい。図９の例では、周波数変換回路１５は、分周回路１５１、マスク信号生成部１５２及びクロックゲート部１５３を含んで構成されている。分周回路１５１は、クロック信号ＣＫ３（第３のクロック信号）が入力され、クロック信号ＣＫ３を所定の分周比で分周して３２．７６８ｋＨｚよりも高い周波数のクロック信号ＣＫ４（第４のクロック信号）を生成する。本実施形態では、分周回路１５１は、クロック信号ＣＫ３を７６２分周して３２．８０８ｋＨｚ（＝２５ＭＨｚ／７６２）のクロック信号ＣＫ４を生成する。

マスク信号生成部１５２（第２のマスク信号生成部）は、クロック信号ＣＫ４の所定のクロック数あたりの所定のマスク数の情報に基づいて、クロックゲート部１５３のマスクタイミングを制御するマスク信号（第２のマスク信号）を生成する。

クロックゲート部１５３（第２のクロックゲート部）は、マスク信号生成部１５２が生成したマスク信号に応じて、分周回路１５１の出力クロック信号ＣＫ４が有する一部のクロックを伝搬させないようにマスクし、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ５（第５のクロック信号）を生成する。

例えば、３２．８０８ｋＨｚの３９０６２５クロック分に相当する時間に含まれる３２．７６８ｋＨｚのクロック数は３９０１４４であり、その差は４８１である。従って、例えば、マスク信号生成部１５２が、クロック信号ＣＫ４の３９０６２５クロックあたりに４８１クロックをマスクするマスク信号を生成し、クロックゲート部１５３を、クロック信号ＣＫ４とマスク信号が入力される２入力ＡＮＤ回路で実現してもよい。

本実施形態では、マスク信号生成部１５２は、マスク信号生成部１１と同様に、クロック信号ＣＫ４のクロックをマスクするタイミングをできるだけ均等に分散させるようなマスク信号を生成する。図１０に、本実施形態におけるマスク信号生成部１５２の構成例を示す。図１０の例では、マスク信号生成部１５２は、キャリーアウト出力付きの加算回路１５４とアキュムレーター（累算器）１５５を含んで構成されている。

加算回路１５４は、所定値Ｌとアキュムレーター１５５の出力値ｙ（ｉ−１）とを加算して出力する。ただし、加算回路１５５の出力信号値ｚ（ｉ）の上限はＧ−１であり、ｚ（ｉ）＝（ｚ（ｉ−１）＋Ｌ） ｍｏｄ Ｇ（ｚ（ｉ）は（ｚ（ｉ−１）＋Ｌ）をＧで割った時の余り）である。また、加算回路１５４は、ｚ（ｉ−１）＋Ｌ＜Ｇの時に第１の電圧レベル（ローレベル）、ｚ（ｉ−１）＋Ｌ≧Ｇの時に第２の電圧レベル（ハイレベル）となるマスク信号を生成して出力する。ここで、例えば、所定値Ｌはクロック信号ＣＫ４のＧクロックあたりのマスク数であり、Ｇを３９０６２５とすると、Ｌは４８１である。なお、Ｌの値やＧの値は、設計段階で固定してもよいし、内部レジスターの設定で変更可能にしておいてもよい。

アキュムレーター１５５（第２のアキュムレーター）は、分周クロック信号ＣＫ４のクロックが入力されると、加算回路１５４の出力信号値ｚ（ｉ）を保存するレジスターである。従って、分周クロック信号ＣＫ４のクロックが入力される毎に、アキュムレーター１５５の出力信号値ｚ（ｉ−１）は加算回路１５４の出力信号値ｚ（ｉ）に更新される。

本実施形態のクロック生成装置１では、電源電圧ＶＤＤ１がＴ１端子に供給されている時は、クロックゲート部１５３が出力するクロック信号ＣＫ５がクロック選択部１６により選択され、クロック信号ＣＫ６としてＴ３端子を介して外部に出力される。また、先に説明したように、電源電圧ＶＤＤ１がＴ１端子に供給されていない時は、クロックゲート部１２が出力するクロック信号ＣＫ２がクロック選択部１６により選択され、クロック信号ＣＫ６としてＴ３端子を介して外部に出力される。図１１に、Ｔ１端子への電源電圧ＶＤＤ１の供給が停止する前後のクロック生成装置１の動作のタイミングチャートの一例を示す。なお、本実施形態では、一次電源からの電源電圧ＶＤＤ１の供給がいつ停止するか分からないので、発振回路２０の発振動作を常に継続しておき、電源電圧ＶＤＤ１が供給されている時も周波数測定部１０によるクロック信号ＣＫ１の周波数比測定が間欠的に行われる。

以上に説明したように、第１実施形態のクロック生成装置によれば、３２．７６８ｋＨｚよりも高いクロック信号ＣＫ１の一部のクロックをマスクすることで、発振回路２０の周波数調整を不要にしながら、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ２を生成することができる。

また、第１実施形態のクロック生成装置によれば、クロック信号ＣＫ３を基準としてクロック信号ＣＫ１のマスク数Ｋを直接計測するので、クロック信号ＣＫ３の周波数精度に応じた高い周波数精度のクロック信号ＣＫ２を生成することができる。

また、第１実施形態のクロック生成装置によれば、クロック信号ＣＫ１の所定クロック分の時間に含まれるクロック信号ＣＫ３のクロック数をカウントすることで、簡単な構成でクロック信号ＣＫ１のマスク数Ｋを直接的に計算することができるとともに、クロック信号ＣＫ１に対して十分高い周波数のクロック信号ＣＫ３を用いることで、測定時間を短縮しながら所望の補正精度を達成することができる。

また、第１実施形態のクロック生成装置によれば、加算回路１１１とアキュムレーター１１２を用いてマスク信号生成部１１を構成することで、簡単な構成でありながら、クロック信号ＣＫ１のクロックをマスクするタイミングをできるだけ均等に分散させたクロック信号ＣＫ２を生成することができる。

また、第１実施形態のクロック生成装置によれば、Ｔ１端子に電源電圧ＶＤＤ１が供給されている時は、クロック信号ＣＫ３から直接生成したクロック信号ＣＫ５を選択して出力するので、クロック信号ＣＫ２よりも周波数精度の高い３２．７６８ｋＨｚのクロック信号を出力することができる。一方、Ｔ１端子に電源電圧ＶＤＤ１が供給されていない時でも、Ｔ２端子に常時供給されている電源電圧ＶＤＤ２を電源電圧としてクロック信号ＣＫ１から生成したクロック信号ＣＫ２を選択し、３２．７６８ｋＨｚのクロック信号を出力することができる。

また、第１実施形態のクロック生成装置によれば、加算回路１５４とアキュムレーター１５５を用いてマスク信号生成部１５２を構成することで、簡単な構成でありながら、クロック信号ＣＫ４のクロックをマスクするタイミングをできるだけ均等に分散させたクロック信号ＣＫ５を生成することができる。

また、第１実施形態のクロック生成装置によれば、電源電圧ＶＤＤ２が供給されていれば、間欠的にクロック信号ＣＫ１の周波数を測定するので、電源電圧ＶＤＤ１の供給がいつ停止しても、直近の測定結果を用いて、クロック信号ＣＫ１に対して適切に周波数補正がされたクロック信号ＣＫ２を速やかに生成することができる。さらに、電源電圧ＶＤＤ１の供給が停止した後も、間欠的にクロック信号ＣＫ１の周波数を測定するので、消費電
力を削減しながら、環境変化に起因するクロック信号ＣＫ１の周波数変動の影響を低減してほぼ一定周波数のクロック信号ＣＫ２を生成し続けることができる。

１−２．第２実施形態
図１２は、第２実施形態のクロック生成装置の構成例を示す図である。第２実施形態のクロック生成装置１は、第１実施形態と同様に、周波数測定部１０、マスク信号生成部１１、クロックゲート部１２、カウンター１３、ＡＮＤ回路１４、周波数変換部１５、クロック選択部１６、ＡＮＤ回路１７、発振回路２０、発振回路３０、スイッチ回路４０、ダイオード４２及びダイオード４４を含み、さらに、周波数調整部１８を含んで構成されており、１チップの集積回路（ＩＣ）として実現されている。ただし、本実施形態のクロック生成装置１は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。

第２実施形態のクロック生成装置１では、発振回路２０は、発振時の負荷容量の一部となる可変容量２２を含んでおり、可変容量２２の容量値は、周波数調整部１８が出力する制御信号に応じて変化する。可変容量２２の容量値を小さくすれば発振回路２０の周波数（クロック信号ＣＫ１の周波数）は高くなる。可変容量２２は、例えば、１又は複数の可変容量素子（可変容量ダイオード等）で実現してもよいし、複数の固定容量素子と複数のスイッチからなる容量アレイで実現してもよい。

第２実施形態のクロック生成装置１では、第１実施形態と異なり、発振回路２０は、必ずしも３２．７６８ｋＨｚよりも高い周波数で発振しなくてもよく、製造ばらつき、動作温度範囲、動作電圧範囲等の一部又は全部の条件で、３２．７６８ｋＨｚ以下の周波数で発振してもよい。従って、例えば、設計段階においてＴｙｐｉｃａｌ条件での周波数を３２．７６８ｋＨｚ付近に設計し、あるいは、出荷検査時に基準となる動作電圧や温度で３２．７６８ｋＨｚ付近となるように発振回路２０の周波数を個別に調整してもよい。

周波数調整部１８は、発振回路２０が出力するクロック信号ＣＫ１の周波数（３２．７６８ｋＨｚ±α）が所定の周波数（３２．７６８ｋＨｚ）よりも高いか低いかを判定し、低い場合は、クロック信号ＣＫ１の周波数が当該所定の周波数以上（３２．７６８ｋＨｚ以上）になるように発振回路２０の周波数を調整する。具体的には、周波数調整部１８は、マスク数（周波数測定部１０の出力信号値）Ｋが負の値であれば可変容量２２の容量値が小さくなるように制御して発振回路２０の周波数を高くし、マスク数Ｋが０又は正の値であれば可変容量２２の容量値を変更しない。

第２実施形態における周波数測定部１０は、基本的な動作については第１実施形態と同様であるが、マスク数Ｋが負の値の場合（発振回路２０の周波数が３２．７６８ｋＨｚよりも低い場合）は、周波数比測定を終了せずに再び周波数比測定を行う。１回目の周波数比測定の終了後、周波数調整部１８により、発振回路２０の周波数が高くなるように調整されるので、マスク数Ｋは１回目よりも２回目の方が大きくなる。そして、周波数測定部１０は、マスク数Ｋが０又は正の値になるまで、周波数比測定を繰り返す。なお、周波数測定部１０は、ダウンカウンター１０２が０から最大値に遷移するときに出力される桁の不足信号（ボロー信号）が発生したかどうかで、マスク数Ｋが０または正の値か（ボロー信号は出力されない）、負の値か（ボロー信号は出力される）を判定することができる。

なお、発振回路２０の周波数制御を可変容量にて行う例をあげたが、これに限定されず、これ以外の回路要素（例えば、抵抗）や電源電圧値を制御して周波数を制御するものであってもよい。

図１３は、第２実施形態における周波数測定部１０の構成例を示す図である。図１２の
例では、周波数測定部１０は、図２と同様に、ダウンカウンター１０１、ダウンカウンター１０２及び減算回路１０３及び測定終了判定部１０４を含んで構成されている。ダウンカウンター１０１及び減算回路１０３の動作は第１実施形態と同様である。

ダウンカウンター１０２は、イネーブル信号ＥＮが供給されると、ダウンカウンター１０１の出力信号が第１の電圧レベル（ローレベル）又は第２の電圧レベル（ハイレベル）を保持する間（測定時間Ｔ_meas）に入力されたクロック信号ＣＫ１のクロック数をダウンカウントする。

測定終了判定部１０４は、ダウンカウンター１０１の出力信号の第２の電圧レベルから第１の電圧レベルへの変化又は第１の電圧レベルから第２の電圧レベルへの変化を検出した時点でダウンカウントからのボロー信号が発生しない場合（マスク数：Ｋが０又は正の値の時に相当する）は、図１２のカウンター１３のスタート信号ＳＴＡＲＴを発生させる。一方、ボロー信号が発生したときは（発振回路２０の周波数が３２．７６８kHzよりも低いことを示している）、スタート信号ＳＴＡＲＴを発生させずに、ダウンカウンター１０２をリセットする。従って、周波数比測定が終了した時点で、マスク数Ｋが０又は正の値であれば、周波数測定部１０による動作が停止するとともにカウンター１３によるインターバル時間Ｔ_intの計測が開始され、マスク数Ｋが負の値であれば、周波数測定部１０による次の周波数比測定が開始し、カウンター１３によるインターバル時間Ｔ_intの計測は開始されない。

周波数調整部１８は、マスク数Ｋが負の値の場合、例えば、可変容量２２の容量値を所定量だけ減少させるように制御してもよいし、発振回路２０の周波数が必ず３２．７６８ｋＨｚ以上になるように、マスク数Ｋに応じて可変容量２２の容量値を制御するようにしてもよい。前者の場合は、設計を簡略化することができるが周波数測定部１０による周波数比測定の繰り返し回数が多くなるおそれがある。後者の場合は、設計が複雑になるが、周波数測定部１０による周波数比測定の繰り返しを無くすことができる。

第２実施形態のクロック生成装置１におけるその他の構成は、第１実施形態と同様であるので、その説明を省略する。

図１４（Ａ）及び図１４（Ｂ）は、第２実施形態におけるマスク信号の生成処理を示すフローチャート図である。図１４（Ａ）は周波数比測定のフローチャート図であり、図１４（Ｂ）は周波数補正のフローチャート図である。この周波数比測定と周波数補正は、並行して行われる。図１４（Ａ）及び図１４（Ｂ）において、それぞれ図７（Ａ）及び図７（Ｂ）と同じ処理を行うステップには同じ符号を付している。

図１４（Ａ）に示す周波数比測定のフローチャートでは、クロック生成装置１は、まず、第１実施形態（図７（Ａ））と同様に、ステップＳ１０の測定処理を行う。

次に、クロック生成装置１は、マスク数Ｋが負の値か否かを判定し（Ｓ１２）、マスク数Ｋが負の値でなければ（Ｓ１２のＮ）、第１実施形態（図７（Ａ））と同様に、ステップＳ２０以降の処理を行う。

一方、マスク数Ｋが負の値であれば（Ｓ１２のＹ）、クロック生成装置１は、可変容量２２を調整してクロック信号ＣＫ１の周波数を高くし（Ｓ１４）、再びステップＳ１０及びＳ２０の測定処理を行う。そして、クロック生成装置１は、マスク数Ｋが０又は正の値になるまでステップＳ１４及びＳ１０の処理を繰り返し行い、マスク数Ｋが０又は正の値になれば（Ｓ１２のＹ）、第１実施形態（図７（Ａ））と同様に、ステップＳ２０以降の処理を行う。

なお、図１４（Ｂ）に示す周波数補正のフローチャートは、第１実施形態（図７（Ｂ））と同じであるため、その説明を省略する。

以上に説明したように、第２実施形態のクロック生成装置によれば、発振回路２０が出力するクロック信号ＣＫ１の周波数が３２．７６８ｋＨｚよりも高い時は、クロック信号ＣＫ１の一部のクロックをマスクすることで、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ２を生成することができる。一方、クロック信号ＣＫ１の周波数が３２．７６８ｋＨｚよりも低い時は、発振回路２０の周波数を３２．７６８ｋＨｚ以上に調整してクロック信号ＣＫ１の一部のクロックをマスクすることで、平均周波数が３２．７６８ｋＨｚのクロック信号ＣＫ２を生成することができる。従って、発振回路２０は、必ずしも３２．７６８ｋＨｚよりも高い周波数で発振しなくてもよいので、発振回路２０の設計が容易になる。また、クロック信号ＣＫ１の周波数が３２．７６８ｋＨｚよりも低い時は、クロック信号ＣＫ１の周波数を３２．７６８ｋＨｚ以上の周波数にすればよいので、発振回路２０の周波数調整に高い精度は要求されず、周波数調整を簡略化することができる。

その他、第２実施形態のクロック生成装置は、前述した第１実施形態のクロック生成装置が奏する効果と同様の効果を奏することができる。

２．電子機器
図１５は、本実施形態の電子機器の機能ブロック図である。また、図１６は、本実施形態の電子機器の一例である移動体通信機器の外観の一例を示す図である。

本実施形態の電子機器３００は、クロック生成装置３１０、リアルタイムクロック（ＲＴＣ）装置３２０、ＣＰＵ（Central Processing Unit）３３０、操作部３４０、ＲＯＭ（Read Only Memory）３５０、ＲＡＭ（Random Access Memory）３６０、通信部３７０、表示部３８０、一次電源３９０、二次電源３９２を含んで構成されている。なお、本実施形態の電子機器は、図１５の構成要素（各部）の一部を省略又は変更し、あるいは他の構成要素を付加した構成としてもよい。

一次電源３９０は、例えば、電子機器３００に内蔵のリチウムイオンバッテリー等の電源、あるいは、電子機器３００の外部のＡＣ電源等である。二次電源３９２は、例えば、電子機器３００に内蔵のコインバッテリー等の電源である。

クロック生成装置３１０は、例えば、前述した第１実施形態又は第２実施形態のクロック生成装置１であり、先に説明したように、一次電源３９０の電源電圧が供給されている時は、クロック信号ＣＫ６（３２．７６８ｋＨｚ）とクロック信号ＣＫ７（２５ＭＨｚ）をともに出力し、一次電源３９０の電源電圧が供給されていない時は、クロック信号ＣＫ６（３２．７６８ｋＨｚ）を出力し、クロック信号ＣＫ７（２５ＭＨｚ）を出力しない。

リアルタイムクロック装置３２０は、電源切替回路３２１と、電源切替回路３２１の出力電圧が電源電圧として供給される計時回路３２２とを含む、例えば、１チップのＩＣである。電源切替回路３２１は、一次電源３９０の電源電圧が供給されている時は、計時回路３２２に一次電源３９０の電源電圧を供給し、一次電源３９０の電源電圧が供給されなくなると、計時回路３２２に供給する電源電圧を二次電源３９２の電源電圧に切り替える。計時回路３２２は、クロック生成装置３１０が出力するクロック信号ＣＫ６に同期して計時処理を行う。

ＣＰＵ３３０は、一次電源３９０で動作し、ＲＯＭ３５０等に記憶されているプログラムに従い、各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３３０は、クロック生
成装置３１０が出力するクロック信号ＣＫ７に同期して、操作部３４０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３７０を制御する処理、表示部３８０に各種の情報を表示させるための表示信号を送信する処理等を行う。

操作部３４０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３３０に出力する。

ＲＯＭ３５０は、ＣＰＵ３３０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３６０は、ＣＰＵ３３０の作業領域として用いられ、ＲＯＭ３５０から読み出されたプログラムやデータ、操作部３４０から入力されたデータ、ＣＰＵ３３０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部３７０は、ＣＰＵ３３０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３８０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３３０から入力される表示信号に基づいて各種の情報を表示する。表示部３８０には操作部３４０として機能するタッチパネルが設けられていてもよい。

クロック生成装置３１０として本実施形態のクロック生成装置１を組み込むことにより、より低コストで信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、ノート型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

３．移動体
図１７は、本実施形態の移動体の一例を示す図（上面図）である。図１７に示す移動体４００は、クロック生成装置４１０、クロック生成装置４１０が出力する各種のクロック信号に同期して、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１７の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

クロック生成装置４１０として、上述の各実施形態のクロック生成装置１を適用することができ、これにより高い信頼性を確保することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

４．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

例えば、本実施形態では、１つのＩＣで実現されたクロック生成装置１を例に挙げて説明したが、クロック生成装置１は、複数のＩＣで実現されてもよいし、クロック生成装置１の複数の構成要素にそれぞれ対応する複数のディスクリート部品をボード上で配線接続することで実現されてもよい。

また、例えば、本実施形態のクロック生成装置１では、一次電源の電源電圧ＶＤＤ１が供給されている時はクロック信号ＣＫ６としてクロック信号ＣＫ５を選択し、一次電源の電源電圧ＶＤＤ１が供給されていない時はクロック信号ＣＫ６としてクロック信号ＣＫ２を選択して外部に出力しているが、クロック生成装置１は、クロック信号ＣＫ１（第１のクロック信号に相当する）のクロックの一部をマスクして生成したクロック信号ＣＫ２（第２のクロック信号に相当する）を常に外部出力するようにしてもよい。この場合、周波数変換部１５とクロック選択部１６は無くてもよい。あるいは、クロック生成装置１は、分周回路１５１によりクロック信号ＣＫ３を分周した分周クロック信号ＣＫ４（第１のクロック信号に相当する）のクロックの一部をマスクしたクロック信号ＣＫ５（第２のクロック信号に相当する）を常に外部出力するようにしてもよい。この場合、周波数測定部１０、マスク信号生成部１１、クロックゲート部１２、カウンター１３、ＡＮＤ回路１４、クロック選択部１６、発振回路２０、スイッチ回路４０、ダイオード４４及びＴ２端子は無くてもよい。

上述した各実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態及び変形例を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１ クロック生成装置、２ 水晶振動子、１０ 周波数測定部、１１ マスク信号生成部、１２ クロックゲート部、１３ カウンター、１４ ＡＮＤ回路、１５ 周波数変換部、１６ クロック選択部、１７ ＡＮＤ回路、１８ 周波数調整部、２０ 発振回路、２２ 可変容量、３０ 発振回路、４０ スイッチ回路、４２ ダイオード、４４ ダイオード、１０１ ダウンカウンター、１０２ ダウンカウンター、１０４ 測定終了判定回路、１１１ 加算回路、１１２ アキュムレーター（累算器）、１５１ 分周回路、１５２ マスク信号生成部、１５３ クロックゲート部、１５４ 加算回路、１５５ アキュムレーター（累算器）、３００ 電子機器、３１０ クロック生成装置、３２０ リアルタイムクロック（ＲＴＣ）装置、３２１ 電源切替回路、３２２ 計時回路、３３０ ＣＰＵ、３４０ 操作部、３５０ ＲＯＭ、３６０ ＲＡＭ、３７０ 通信部、３８０ 表示部、３９０ 一次電源、３９２ 二次電源、４００ 移動体、４１０ クロック生成装
置、４２０，４３０，４４０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー

Claims (15)

1. 第１のクロック信号が入力され、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成するクロックゲート部と、
   第３のクロック信号を基準として前記第１のクロック信号の周波数と所望の周波数との周波数比を測定する周波数測定部と、
   前記周波数測定部の測定結果が前記第１のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含み、
   前記周波数測定部は、
   前記第１のクロック信号の所与のクロック数に相当する時間に含まれる前記第３のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と測定結果のカウント値との差を測定する、クロック生成装置。
2. 請求項１において、
   前記マスク信号生成部は、
   前記第１のクロック信号に同期して動作するアキュムレーターを含み、
   前記アキュムレーターの入力信号値及び出力信号値をそれぞれｙ（ｉ）及びｙ（ｉ−１）とし、前記基準値及び前記マスク数をそれぞれＦ及びＫとした時、ｙ（ｉ）は（ｙ（ｉ−１）＋Ｋ）をＦで割った時の余りであり、
   前記マスク信号は、
   ｙ（ｉ−１）＋Ｋ≧Ｆの時を前記マスクタイミングとする信号である、クロック生成装置。
3. 請求項１において、
   前記クロックゲート部を第１のクロックゲート部とし、
   前記マスク信号生成部を第１のマスク信号生成部とし、
   前記マスク信号を第１のマスク信号とし、
   第１の電源電圧が供給される第１の電源端子と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時に前記第３のクロック信号が入力され、前記第３のクロック信号を所定の分周比で分周して第４のクロック信号を生成する分周回路と、
   前記第４のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第５のクロック信号を生成する第２のクロックゲート部と、
   前記第４のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第２のクロックゲート部のマスクタイミングを制御する第２のマスク信号を生成する第２のマスク信号生成部と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時は前記第５のクロック信号を選択し、第１の電源端子に前記第１の電源電圧が供給されていない時は前記第２のクロック信号を選択するクロック選択部と、
   前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、クロック生成装置。
4. 請求項２において、
   前記クロックゲート部を第１のクロックゲート部とし、
   前記マスク信号生成部を第１のマスク信号生成部とし、
   前記マスク信号を第１のマスク信号とし、
   第１の電源電圧が供給される第１の電源端子と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時に前記第３のクロック信号が入力され、前記第３のクロック信号を所定の分周比で分周して第４のクロック信号を生成する分周回路と、
   前記第４のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第５のクロック信号を生成する第２のクロックゲート部と、
   前記第４のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第２のクロックゲート部のマスクタイミングを制御する第２のマスク信号を生成する第２のマスク信号生成部と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時は前記第５のクロック信号を選択し、第１の電源端子に前記第１の電源電圧が供給されていない時は前記第２のクロック信号を選択するクロック選択部と、
   前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、をさらに含む、クロック生成装置。
5. 請求項４において、
   前記アキュムレーターを第１のアキュムレーターとし、
   前記第２のマスク信号生成部は、
   前記第４のクロック信号に同期して動作する第２のアキュムレーターを含み、
   前記第２のアキュムレーターの入力信号値及び出力信号値をそれぞれｚ（ｉ）及びｚ（ｉ−１）とし、前記所定のクロック数及び前記所定のマスク数をそれぞれＧ及びＬとした時、ｚ（ｉ）は（ｚ（ｉ−１）＋Ｌ）をＧで割った時の余りであり、
   前記第２のマスク信号は、
   ｚ（ｉ−１）＋Ｌ≧Ｇの時を前記マスクタイミングとする信号である、クロック生成装置。
6. 第１のクロック信号が入力され、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成する第１のクロックゲート部と、
   第３のクロック信号を基準として前記第１のクロック信号の周波数と所望の周波数との周波数比を測定する周波数測定部と、
   前記周波数測定部の測定結果が前記第１のクロック信号のクロックのマスク数に等しい
   ものとして、当該測定結果に応じて、前記第１のクロックゲート部のマスクタイミングを制御する第１のマスク信号を生成する第１のマスク信号生成部と、
   第１の電源電圧が供給される第１の電源端子と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時に前記第３のクロック信号が入力され、前記第３のクロック信号を所定の分周比で分周して第４のクロック信号を生成する分周回路と、
   前記第４のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第５のクロック信号を生成する第２のクロックゲート部と、
   前記第４のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記第２のクロックゲート部のマスクタイミングを制御する第２のマスク信号を生成する第２のマスク信号生成部と、
   前記第１の電源端子に前記第１の電源電圧が供給されている時は前記第５のクロック信号を選択し、第１の電源端子に前記第１の電源電圧が供給されていない時は前記第２のクロック信号を選択するクロック選択部と、
   前記クロック選択部が選択したクロック信号を外部に出力するための出力端子と、を含む、クロック生成装置。
7. 請求項３乃至６のいずれか一項において、
   第２の電源電圧が供給される第２の電源端子と、
   前記第２のクロック信号のクロック数をカウントするカウンターと、をさらに含み、
   前記周波数測定部は、
   前記第２の電源端子に前記第２の電源電圧が供給されている時は、前記カウンターのカウント値が所定値になる毎に前記第３のクロック信号が入力されて前記第１のクロック信号の周波数を測定する、クロック生成装置。
8. 請求項１乃至７のいずれか一項において、
   前記第１のクロック信号を発生させる、周波数調整が可能な発振回路と、
   前記第１のクロック信号の周波数が所定の周波数よりも低い場合は、前記第１のクロック信号の周波数が当該所定の周波数以上になるように前記発振回路の周波数を調整する周波数調整部と、をさらに含む、クロック生成装置。
9. 第１のクロック信号が入力され、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成するクロックゲート部と、
   第３のクロック信号を所定の分周比で分周して前記第１のクロック信号を生成する分周回路と、
   前記第１のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、前記クロックゲート部のマスクタイミングを制御するマスク信号を生成するマスク信号生成部と、を含み、
   前記マスク信号生成部は、
   前記第１のクロック信号に同期して動作するアキュムレーターを含み、
   前記アキュムレーターの入力信号値及び出力信号値をそれぞれｚ（ｉ）及びｚ（ｉ−１）とし、前記所定のクロック数及び前記所定のマスク数をそれぞれＧ及びＬとした時、ｚ（ｉ）は（ｚ（ｉ−１）＋Ｌ）をＧで割った時の余りであり、
   前記マスク信号は、
   ｚ（ｉ−１）＋Ｌ≧Ｇの時を前記マスクタイミングとする信号である、クロック生成装置。
10. 請求項１乃至９のいずれか一項に記載のクロック生成装置を含む、電子機器。
11. 請求項１０において、
    前記クロック生成装置が出力する前記第２のクロック信号に同期して時刻情報を生成するリアルタイムクロック装置をさらに含む、電子機器。
12. 請求項１乃至９のいずれか一項に記載のクロック生成装置を含む、移動体。
13. 第３のクロック信号を基準として前記第１のクロック信号の周波数と所望の周波数との周波数比を測定するステップと、
    前記周波数比の測定結果が前記第１のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じてマスク信号を生成するステップと、
    前記マスク信号に応じて、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成するステップと、を含み、
    前記周波数比を測定するステップでは、
    前記第１のクロック信号の所与のクロック数に相当する時間に含まれる前記第３のクロック信号のクロック数をダウンカウントすることにより、前記マスク数として所与の基準値と前記クロック数のカウント値との差を測定する、クロック生成方法。
14. 請求項１３において、
    前記マスク信号を生成するステップでは、
    前記第１のクロック信号に同期して動作するアキュムレーターを用いて、当該アキュムレーターの入力信号値及び出力信号値をそれぞれｙ（ｉ）及びｙ（ｉ−１）とし、前記基準値及び前記マスク数をそれぞれＦ及びＫとした時、ｙ（ｉ）は（ｙ（ｉ−１）＋Ｋ）をＦで割った時の余りであり、ｙ（ｉ−１）＋Ｋ≧Ｆの時に前記マスク信号を生成する、クロック生成方法。
15. 第３のクロック信号を基準として前記第１のクロック信号の周波数と所望の周波数との周波数比を測定するステップと、
    前記周波数比の測定結果が前記第１のクロック信号のクロックのマスク数に等しいものとして、当該測定結果に応じて第１のマスク信号を生成するステップと、
    前記第１のマスク信号に応じて、前記第１のクロック信号が有する一部のクロックを伝搬させないようにマスクし、所定時間あたりに所定数のクロックを有する第２のクロック信号を生成するステップと、
    第１の電源電圧が供給されている時に前記第３のクロック信号を所定の分周比で分周して第４のクロック信号を生成するステップと、
    前記第４のクロック信号の所定のクロック数あたりの所定のマスク数の情報に基づいて、第２のマスク信号を生成するステップと、
    前記第２のマスク信号に応じて、前記第４のクロック信号が有する一部のクロックを伝搬させないようにマスクし、第５のクロック信号を生成するステップと、
    前記第１の電源電圧が供給されている時は前記第５のクロック信号を選択し、前記第１の電源電圧が供給されていない時は前記第２のクロック信号を選択するステップと、を含む、クロック生成方法。