JP6112698B2 - 炭化珪素半導体素子及びその製造方法 - Google Patents

炭化珪素半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6112698B2
JP6112698B2 JP2012081906A JP2012081906A JP6112698B2 JP 6112698 B2 JP6112698 B2 JP 6112698B2 JP 2012081906 A JP2012081906 A JP 2012081906A JP 2012081906 A JP2012081906 A JP 2012081906A JP 6112698 B2 JP6112698 B2 JP 6112698B2
Authority
JP
Japan
Prior art keywords
tic
layer
thin film
silicon carbide
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012081906A
Other languages
English (en)
Other versions
JP2013211467A (ja
Inventor
崇 辻
崇 辻
明将 木下
明将 木下
福田　憲司
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012081906A priority Critical patent/JP6112698B2/ja
Priority to US14/387,487 priority patent/US9252218B2/en
Priority to PCT/JP2013/057740 priority patent/WO2013146446A1/ja
Publication of JP2013211467A publication Critical patent/JP2013211467A/ja
Application granted granted Critical
Publication of JP6112698B2 publication Critical patent/JP6112698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体材料として炭化珪素（以下「ＳｉＣ」ともいう）を用いた半導体素子、特に表側から裏側に電流を流す縦型パワーデバイス半導体素子およびその製造方法に関する。
炭化珪素半導体は、シリコン半導体と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、その絶縁破壊電界強度の３乗に逆比例するため、例えば広く用いられている４Ｈ型と呼ばれる炭化珪素半導体においてはそのオン抵抗をシリコン半導体の数１００分の１に抑制することができる。放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失な電力用半導体素子としての期待が持たれている。
このような電力用半導体素子では、電流をウェハの表側から裏側に流す縦型構造を取る場合が一般的である。電極パッドの素子の総面積に対する割合は無視できないため、一つの電極をウェハ裏面に形成することで、同じ電流をより小さな面積で実現できることが主な理由である。裏面電極は半田層を介してＤＢＣ（Direct Bonded Copper）と呼ばれる銅板に接着される。一方、表面電極は超音波によりＡｌワイヤーボンディングされ、Ａｌワイヤーの他端はＤＢＣに接着される。
このような電力用半導体素子の裏面電極には大きく二つの性能が求められる。一つには金属／半導体界面でのオーミック接触抵抗を低減すること、もう一つは半田層との密着強度を高めることである。
低いオーミック接触抵抗に対しては、Ｎｉを堆積した後に還元雰囲気中で９００℃以上の温度でシンタリングすることにより、Ｎｉ2Ｓｉを形成すると良いことが知られている。基板濃度１０19ｃｍ-3に対して、接触抵抗が１０-7Ωｃｍ2の良好な値が得られている（非特許文献１）。
しかしながら、上記の方法では、以下の反応式からも分かるようにグラファイト構造をしたカーボンが表面に形成されてしまう。このグラファイトの一部はエネルギー的に安定なＮｉ2Ｓｉ表面に析出する。
ＳｉＣ＋２Ｎｉ→Ｎｉ2Ｓｉ＋Ｃ・・・（１）
したがって、図２に示すように、オーミック層を形成した段階では、表面側から、グラファイト層／Ｎｉ2Ｓｉ層／ＳｉＣ基板と言う構造となっている。
半田との接着のために、例えばＴｉ、Ｎｉ、Ａｕを順次堆積した多層膜をこのオーミック層上に形成するが、グラファイト層のために剥離が発生することが知られている（非特許文献２）。
このグラファイト層での剥離を抑制する対策の一つとして、ＳｉＣ基板上にＮｉのみならずＴｉも堆積し、その上で上記のシンタリングを実施する方法が提案されている（特許文献１）。ＮｉはＣよりＳｉとの反応エンタルピーが低く、逆にＴｉはＳｉよりＣとの反応エンタルピーが低いため、以下の式に示されるようにＳｉＣから放出されるカーボンはＴｉとの反応によりＴｉＣに変換される。
ＳｉＣ＋sＮｉ＋Ｔｉ→Ｎｉ2Ｓｉ＋ＴｉＣ・・・（２）
この場合のオーミック層を形成した段階での表面側からの層構成は、図３に示すように、ＴｉＣ層／Ｎｉ2Ｓｉ層／ＳｉＣ基板となっている（非特許文献３）。このＴｉＣ層上に、例えばＴｉ、Ｎｉ、Ａｕを順次堆積した多層膜を形成したところ、密着性は非常に良好となる。
特開２００６−３４４５８８号公報
S.Tanimoto, et al., Materials science Forum, Vols.389-393 (2002) p.879 S.Tanimoto et al., Phys.Status SolidiA 206, No.10, pp.2417-2430 (2009)） M.Levit et al., J.Appl.Phys., Vol.80, No.1 (1996)pp.167-173）。
しかしながら、実際の素子製造工程では、オーミック層形成後、直ちにＴｉ、Ｎｉ、Ａｕから成る３層膜を形成するわけではなく、その間には素子の種類によって様々な工程が存在する。
例えば、ショットキーバリアダイオードを例とすると、オーミック電極層（ＴｉＣ＋Ｎｉ2Ｓｉ）形成後の工程は、ショットキーコンタクトホール、ショットキーメタル形成、Ａｌ−Ｓｉメタル形成、ポリイミド形成となる。オーミック電極工程が、これらの工程の前に実施されるのは、オーミック電極層のシンタリング温度が９００℃以上と高いためである。また、Ｔｉ、Ｎｉ、Ａｕから成る３層膜が、前工程の最後に実施されるのは、Ａｕの製造ライン内へのクロスコンタミネーションを防止するためである。以降、前工程の最後に堆積されるＴｉ、Ｎｉ、Ａｕから成る３層膜のことを、「裏面３層メタル」と呼ぶこととする。
本発明者らが検討した結果、オーミック層形成後、裏面３層メタルを形成する前に、ショットキーコンタクトホール、ショットキーメタル形成、Ａｌ−Ｓｉメタル形成、ポリイミド形成等の工程を実施した場合、前述のようにＮｉ2Ｓｉとその上にＴｉＣを析出するように裏面電極を作製したのにも拘わらず、ウェハダイシングとそれに引き続くダイシングテープ（粘着力０.２Ｎ／２０ｍｍ）からのピックアップ後に、剥離が発生するという問題があることが判明した。
本発明は、こうした問題を鑑みてなされたものであって、ウェハダイシングとそれに引き続くダイシングテープからのピックアップ後にも剥離を生ずることのない炭化珪素半導体素子及びその製造方法を提供することを目的とするものである。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、炭化珪素基板上にＮｉおよびＴｉを含む薄膜を堆積した後にシンタリングによって形成されるＮｉ2ＳｉおよびＴｉＣから成る薄膜が、ＴｉＣが表面に析出する構造となっており、さらにこのＴｉＣ表面に第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜が順次堆積された構造において、ＴｉＣとＴｉとの界面において、前記界面に存在する元素に対するＴｉＣ由来のＣ組成比が１５ａｔ％〜２８ａｔ％となるようにすればよいという知見を得た。
また、上記の裏面構造においてシンタリング前に堆積されるＴｉおよびＮｉの膜厚比がＴｉ／Ｎｉ＝０.２〜０.６３となるようにすればよいことも判明した。
さらに、上記に記載の構造において、ＴｉＣを表面側とするＮｉ2ＳｉおよびＴｉＣから成る薄膜を形成する工程と、第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜を順次堆積する工程との間に、ＴｉＣ上にＴｉ薄膜を堆積する工程を入れるとよいことも判明した。
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
［１］炭化珪素基板上に、Ｎｉからなる薄層及びＴｉからなる薄層を堆積した後のシンタリングによって形成されたＮｉ2ＳｉおよびＴｉＣから成る薄膜が、ＴｉＣが表面に析出する構造となっており、さらにこのＴｉＣ表面に第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜が形成された構造を有し、前記ＴｉＣからなる層と前記Ｔｉ層との界面において、前記界面に存在する元素に対するＴｉＣ由来のＣ組成比が１５ａｔ％〜２８ａｔ％であることを特徴とする炭化珪素半導体素子。
［２］［１］に記載の炭化珪素半導体素子の製造方法であって、
炭化珪素基板上にＮｉなる薄膜及びＴｉからなる薄層を堆積する工程（Ａ）、
前記堆積の後にシンタリングして、前記基板上にＮｉ2ＳｉおよびＴｉＣから成る薄膜を、ＴｉＣが表面に析出するように形成する工程（Ｂ）、及び
該ＴｉＣからなる薄層の表面に、第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜を形成する工程（Ｃ）、
を少なくとも有し、
前記工程（Ａ）において、Ｔｉからなる薄層及びＮｉからなる薄層の膜厚比（Ｔｉ／Ｎｉ）が０.２〜０.６３となるように堆積することを特徴とする炭化珪素半導体素子の製造方法。
［３］前記工程（Ｂ）と、前記工程（Ｃ）との間に、Ｔｉからなる薄層を堆積する工程（Ｄ）を有することを特徴とする［２］に記載の炭化珪素半導体素子の製造方法。
本発明によれば、ウェハダイシングとそれに引き続くダイシングテープからのピックアップ後にも剥離を生ずることのない炭化珪素半導体素子を得ることができる。
本発明の炭化珪素半導体素子の一実施形態の層構成を模式的に示す図 ＳｉＣ基板上にＮｉを堆積した後にシンタリングすることによりオーミック層を形成した段階での層構成を模式的に示す模式図 ＳｉＣ基板上にＮｉ及びＴｉを堆積した後にシンタリングすることによりオーミック層を形成した段階での層構成を模式的に示す図 Ｘ線光電子分光法（ＸＰＳ）にて、ウェハの剥離界面近傍での各元素の深さ方向のプロファイルを測定した図 Ｘ線光電子分光法（ＸＰＳ）にて、ウェハの密着した部分の各元素の深さ方向のプロファイルを測定した図 ＸＰＳによる、Ｃ１ｓスペクトルを示す図 ＸＰＳによる、Ｔｉ２ｐスペクトルを示す図 ＸＰＳによる、Ｏ１ｓスペクトルを示す図 Ｔｉ（上段）とＮＩ（下段）のＡＥＳマッピング（１０μｍ）の結果を示す図。 オーミックシンタ直後に、ＸＰＳによるＴｉおよびＣの深さ方向プロファイルを測定した結果を示す図 アンモニア過水処理後に、ＸＰＳによるＴｉおよびＣの深さ方向プロファイルを測定した結果を示す図 リン硝酢酸エッチング後に、ＸＰＳによるＴｉおよびＣの深さ方向プロファイルを測定した結果を示す図 ＢＨＦエッチング後に、ＸＰＳによるＴｉおよびＣの深さ方向プロファイルを測定した結果を示す図 オーミック層と裏面３層メタルＴｉとの界面におけるＴｉＣ由来のカーボン組成と剥離の有無の相関を示す図 裏面Ｔｉ膜厚と歩留まり（剥離が発生しなかった素子の割合）の相関を示す図 パワーサイクル試験の結果を示す図
以下、本発明の炭化珪素半導体素子及びその製造方法について、図面を用いて、説明する。
図１は、本発明の炭化珪素半導体素子の一実施形態の層構成を模式的に示す図である。
本発明の炭化珪素半導体素子は、該図に示すように、炭化珪素（ＳｉＣ）基板上に、Ｎｉからなる薄層及びＴｉからなる薄層を堆積した後のシンタリングによって形成されたＮｉ2ＳｉおよびＴｉＣから成る薄膜が、ＴｉＣが表面に析出する構造となっており、さらにこのＴｉＣ表面に第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜が順次堆積された構造を有しており、該ＴｉＣとＴｉとの界面においてＴｉＣ由来のＣ組成比を１５％以上と高くすることにより、３層メタル（Ｔｉ／Ｎｉ／Ａｕ）の剥離を防止するものである。
（剥離のメカニズムの検証）
最初に、本発明者らが検証した剥離のメカニズムについて説明する。
剥離の原因を調査するため、最初に、深さ方向における剥離箇所を調査したところ、どのウェハにおいても剥離面は、オーミック電極層と裏面３層メタル中のＴｉとの界面であることが分かった。
次に、剥離に至るメカニズムを解明するために、剥離面を含んだ領域を分析することとした。
まずは、Ｘ線光電子分光法（ＸＰＳ）にて剥離界面近傍での各元素の深さ方向のプロファイルを測定した。剥離界面（オーミック層とＴｉ層との界面）近傍の情報を保護するために、裏面３層メタルをすべて剥離せず、Ａｕ、Ｎｉのみを王水およびリン硝酢酸液にて除去した。剥離したウェハでも全面で剥離を起こしているわけではないので、剥離がない領域で測定を行った。結果を、図４（ａ）及び図４（ｂ）に示す。
その結果、剥離したウェハと剥離が起こらないウェハで、剥離面に存在するカーボンの組成に差が見られた。すなわち、図４（ａ）に示すように、剥離したウェハは、剥離面でのカーボン組成が数％と低いのに対し、図４（ｂ）に示すように、剥離なく密着しているウェハでは、剥離面に存在するカーボン組成が２０％以上と高いことが判明した。
次いで、前記の剥離なく密着しているウェハについて、ＸＰＳスペクトルのケミカルシフトによりカーボンの結合状態を調べた。
Ｃ１ｓスペクトル、Ｔｉ２ｐスペクトル、及びＯ１ｓスペクトルを、それぞれ、図５（ａ）ないし図５（ｃ）に示す。
その結果、Ｃ１ｓのケミカルシフト（図５（ａ））より、剥離界面で検出されるカーボンは金属元素との結合状態にあることが分かった。一方、Ｔｉ２ｐのケミカルシフト（図５（ｂ））を調べると、剥離界面ではＴｉＯまたはＴｉＣの結合状態にあることが分かった）。また、Ｏ１ｓのケミカルシフト（図５（ｃ））が示すように、剥離界面での酸素元素の検出がほとんどないことから、剥離界面に存在するのはＴｉＣと結論付けられる。
様々な条件にて裏面構造を作製し、剥離面でのＴｉＣ由来のカーボン組成を整理すると、１０％以下で剥離が必ず発生し、１０〜１５％で剥離がしばしば発生、１５％以上では剥離の発生は見られなかった。
このようにオーミック層と裏面３層メタルのＴｉとの界面に存在するＴｉＣ量が剥離に影響するパラメータであることが分かった。
しかし、ＴｉＣ量が減少するとなぜ剥離が発生するかという点において、メカニズムが不明であった。
そこで、考察としてＴｉＣ量が減少しても裏面全体に一様に分布していればＴｉＣと裏面３層メタルのＴｉとの結合状態は変わらないので密着強度は変化しないが、ＴｉＣが面内でモザイク状になり結合力が低い物質が露出してくれば密着強度は低下すると予想した。
さらに、ＴｉＣは、製造工程で使用される、アンモニア過水、リン硝酢酸にエッチングされ、ＢＨＦ（バッファードフッ酸）にはエッチングされないと言うことが知られている（参考文献：M.Eizenberg and S.P.Mararka, J.Appl.Phys.，Vol.54，No.6 (1983) pp.3190-3194）ので、薬液によるエッチングによりＴｉＣがモザイク状になることも予想した。
以上のような想定メカニズムを検証するために、オージェ電子分光法（ＡＥＳ）による元素面内マッピングおよびＸＰＳによる深さ方向プロファイルを実施した。
調査したウェハは、（ａ）オーミック工程のみのもの（すなわち、シンタリング直後のもの）、（ｂ）オーミック層工程からショットキーメタル工程までを経たもの（すなわち、アンモニア過水処理後のもの）、（ｃ）オーミック層工程からＡｌ−Ｓｉメタル工程までを経たもの（すなわち、リン硝酢酸エッチング後のもの）、（ｄ）オーミック層工程から裏面３層メタル直前までの工程を経たもの（すなわち、ＢＨＦエッチング後のもの）、の４種類である。
図６は、Ｔｉ（上段）及びＮｉ（下段）のＡＥＳマッピング（１０μｍ）の推移を示す図である。
図６からわかるように、（ａ）のオーミック層工程直後では一様にＴｉが形成されておりＮｉがほとんど検出されないことから、ＴｉＣが面内に一様に堆積されているものと思われる。（ｂ）→（ｃ）→（ｄ）と工程が進むにつれ、Ｔｉの面内分布がまばらになり、Ｔｉのピークが低下した領域でＮｉのピークが増加した。
このことから工程が進むにつれ、ＴｉＣが一部エッチングされ、下地のＮｉ２Ｓｉが露出してくるものと考えられ、想定メカニズムが検証された。
図７（ａ）〜図７（ｄ）に、ＸＰＳによるＴｉおよびＣの深さ方向プロファイルを測定した結果を示す。（ａ）〜（ｄ）は上記のウェハと対応している。
図７からまず分かることは、工程が進むにつれてＴｉおよびＣが検出される膜厚、すなわちＴｉＣ膜厚が減少することである。さらに、図７（ｂ）、（ｃ）でのＴｉＣ膜厚の減少が大きいことが分かる。（ｂ）ではアンモニア過水の工程を、（ｃ）ではリン硝酢酸の工程を経ていること、（ｄ）ではバッファードフッ酸の工程を経ているがほとんどＴｉＣがエッチングされていない。
これらのことから、ＴｉＣがエッチングされる原因は、各工程で使用するウェットエッチング液、特に、アンモニア過水とリン硝酢酸によるものと考えられる。
さらに、剥離面においてＴｉＣ量が減少し、Ｎｉ2Ｓｉが露出すると剥離につながるメカニズムの考察、検討を行った。
ショットキーメタル形成時にはアンモニア過水処理の後、５００℃でのアニールを行っている。また、Ａｌ−Ｓｉメタル形成後のポリイミド工程ではポリイミドの硬化のために３５０℃でのアニールを行っている。谷本らの報告によると、１００℃〜６００℃のアニールにより、一部Ｎｉ2Ｓｉ中に分散していたカーボンが再拡散し、エネルギー的に安定なＮｉ2Ｓｉの表面にグラファイトとして析出することが報告されている（特開２００７−１８４５７１号公報参照）。
本工程でもＴｉＣが表面を被覆している領域では、Ｎｉ2Ｓｉ中に分散しているカーボンはＴｉＣに吸収される。しかし、一部Ｎｉ2Ｓｉが表面に露出している領域では、分散カーボンはそのまま表面にグラファイトとして析出する。このようなことが起こる結果、裏面オーミック層の表面はＴｉＣとグラファイトが混在した状況になっており、グラファイトの面積が増加するほど裏面３層メタルのＴｉとの密着強度が低下し、遂には剥離に至ると考えられる。
このことを検証するために、ショットキーメタル後のアニールおよびポリイミド硬化のアニールを実施した場合とアニールを行わない場合とで剥離状況を比較した。評価方法は上記の方法と同様である。この結果アニールを実施した場合でのみ剥離が見られており、上記のメカニズムの妥当性が証明された。
以上のようなメカニズムによりオーミック層表面がＴｉＣで被覆されているにも関わらず剥離が発生することが分かった。
以下に剥離を防止するための実施例を順次記載する。
基板となるウェハとして４Ｈ−ＳｉＣを用い、（０００１）Ｓｉ面上に、濃度１×１０16ｃｍ-3、膜厚１０μｍのｎ型エピタキシャル層を成長させた。このエピタキシャル層上に素子を作製した。以下ショットキーバリアダイオードを例として記載するが、縦型素子であればｐｉｎダイオード、ＭＯＳＦＥＴ、ＩＧＢＴなどに対しても適用できる。
（実施例１）
バッファードフッ酸液にウェハを浸漬し、裏面を被覆している酸化膜を除去した後、ＮｉおよびＴｉを順次堆積する。この時の堆積方法は、スパッタリング法、電子線蒸着法、抵抗加熱蒸着法など、いずれの方法を用いても構わない。また、ＮｉとＴｉを順次積層しても、ＮｉおよびＴｉの合金ターゲットをスパッタ、あるいは多元蒸着法にてＮｉとＴｉを同時に蒸着しても構わない。
またこの時のＮｉ膜厚を適正な範囲内とする必要がある。Ｎｉ膜厚が小さすぎるとこの後のシンタリングにてＳｉＣとＮｉの反応が十分ではなく、オーミック接触抵抗が増加してしまう問題がある。また逆に、Ｎｉ膜厚が大き過ぎるとこの後のシンタリングで形成されるＮｉ2Ｓｉの抵抗が無視できなくなる。これらの観点から、適正なＮｉ膜厚の範囲は２０〜２００ｎｍとすることが望ましい。
一方Ｔｉ膜厚に関しても、薄過ぎるとその後のシンタリングにてオーミック合金層表面に形成されるＴｉＣ量が少なくなり、逆に厚過ぎるとＴｉＣの抵抗成分が無視できなくなってしまう。このような観点からＴｉ膜厚の適正な範囲は５〜１００ｎｍとすることが望ましい。
このような観点から、本実施例では、Ｎｉ膜厚６０ｎｍに対して、Ｔｉ膜厚を１０ｎｍ、２０ｎｍ、３０ｎｍ、４０ｎｍと変化させ、剥離との相関を調査した。
このようにして堆積されたＮｉおよびＴｉから成る薄膜を４Ｈ−ＳｉＣ基板とのオーミック接触を得るためにシンタリングを行う。オーミック接触を得るために保持温度は９００℃以上、時間は１分以上が必要であり、保持温度および保持時間を増加させることにより、接触抵抗を低減することができる。しかし、一般的には表側に形成された酸化膜の膜質を変質させないために、酸化膜の融点約１２００℃より低い温度に設定される。
またＮｉ、Ｔｉの酸化により接触抵抗が増加することを防ぐために、シンタリング中の雰囲気は真空、Ａｒ、Ｈｅ、Ｈ2およびこれらの混合ガスとする必要がある。
これらの観点から、実施例では、シンタリング条件として、保持温度１０５０℃、保持時間２分、シンタリング雰囲気常圧Ａｒとした。
オーミック電極層（ＴｉＣ＋Ｎｉ2Ｓｉ）形成後の工程は前述したように、ショットキーコンタクトホール、ショットキーメタル、Ａｌ−Ｓｉメタル、ポリイミド、裏面３層メタルの順となる。
このとき裏面電極に影響する工程は、ショットキーコンタクトホール形成時のバッファードフッ酸処理、ショットキーメタルパターニング時のアンミニア過水処理、ショットキーメタルのシンタリング、Ａｌ−Ｓｉメタルのリン硝酢酸処理、ポリイミド硬化アニール、裏面３層メタル直前のバッファードフッ酸処理である。これらのうち、薬液処理条件は、表面側の酸化膜、ショットキーメタル、Ａｌ−Ｓｉメタルが各薬液により完全にパターニングされるように一義的に決められる。また、ショットキーメタルのシンタリングに関しても求められるショットキー界面特性により温度、時間、雰囲気が一義的に決められる。ポリイミドに関しても、材質、膜厚により、シンタリング条件は一義的に決められる。
従ってこれらの条件の詳細は割愛する。
以上のように作製された素子を前述したテープ引き剥がし試験（テープ粘着力：６.４〜９.４Ｎ／２５ｍｍ）により剥離の有無を評価した。
また、ＸＰＳによりオーミック層と裏面３層メタルＴｉとの界面におけるＴｉＣ由来のカーボン組成も調査した。
これらの結果を図８にまとめた。
図８に示すように、Ｔｉ膜厚１０ｎｍおよび４０ｎｍは剥離が発生したのに対し、２０ｎｍ、３０ｎｍでは剥離は発生しなかった。ＴｉＣ由来のカーボン組成割合は、剥離した場合で最大１２.３％、剥離なしの場合で最小２４.０％であり、これまでの実験結果と一致した。
図８から、カーボン組成が１５％となるＴｉ膜厚の範囲は１５ｎｍ〜４０ｎｍであり、Ｔｉ／Ｎｉ膜厚比にして、０.２〜０.６７となった。
（実施例２）
実施例１に記載の裏面メタルの作製方法において、オーミック層形成用シンタリング後に裏面オーミック層のＴｉＣを含む表面にＴｉ薄膜を堆積する工程を追加した。このとき後の工程で実施されるアンモニア過水ウェットエッチングによりＴｉＣが露出しないようにＴｉ膜厚を十分大きくした。さらに後の工程で実施されるリン硝酢酸に対してはこのＴｉ薄膜はエッチングされない。また、このＴｉ薄膜は裏面３層メタル前のバッファードフッ酸処理により除去される。すなわち、このＴｉ薄膜はＴｉＣの保護膜として機能する。その他の工程は実施例１と同様である。
膜厚１００ｎｍのＴｉショットキーメタルが表側に堆積された場合、裏面に堆積されるＴｉ膜厚を変化させて剥離との相関を調査した。裏面Ｔｉ膜厚の膜厚を０ｎｍから２００ｎｍまで２０ｎｍステップで変化させ、各膜厚毎に１０個の素子を用意した。上記で使用したテープによる引き剥がし試験を行い、剥離が発生しなかった素子の割合を歩留まりとして裏面Ｔｉ膜厚と歩留まりの相関を調査した。結果を図９に示す。
図９の結果より、裏面Ｔｉ薄膜０ｎｍから２０ｎｍへ増加するだけで、歩留まりが１０％から３０％と増加し、効果が確認できた。さらに裏面Ｔｉ膜厚を増加するにつれ歩留まりも増加し、１００ｎｍ以上の膜厚で歩留まりが１００％となった。
（実施例３）
さらに、本発明による裏面構造を有するショットキーバリアダイオードを作製したウェハをダイシングおよびピックアップ後、半田接着により裏面を、Ａｌワイヤーボンディングにてアノード電極をＴＯ−２２０リードフレームにそれぞれ接着し、ΔＴｃ＝９０℃となるように、周期的に素子のオン／オフを繰り返すパワーサイクル試験を実施した。結果を図１０に示す。
図１０に示す結果から明らかなように、従来の手法では、数１０００サイクルにて順方向電圧の増加が見られ、超音波検査では裏面の剥離が確認された。
一方、本発明の各手段を用いて同様のパワーサイクル試験を実施、１５０００サイクル経過後でも、順方向電圧は一定、裏面の剥離もなく、効果が確認できた。

Claims (3)

  1. 炭化珪素基板上に、Ｎｉからなる薄層及びＴｉからなる薄層を堆積した後のシンタリングによって形成されたＮｉ2ＳｉおよびＴｉＣから成る薄膜が、ＴｉＣが表面に析出する構造となっており、さらにこのＴｉＣ表面に第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜が形成された構造を有し、前記ＴｉＣからなる層と前記Ｔｉ層との界面において、前記界面に存在する元素に対するＴｉＣ由来のＣ組成比が１５ａｔ％〜２８ａｔ％であることを特徴とする炭化珪素半導体素子。
  2. 請求項１に記載の炭化珪素半導体素子の製造方法であって、
    炭化珪素基板上にＮｉなる薄膜及びＴｉからなる薄層を堆積する工程（Ａ）、
    前記堆積の後にシンタリングして、前記基板上にＮｉ2ＳｉおよびＴｉＣから成る薄膜を、ＴｉＣが表面に析出するように形成する工程（Ｂ）、及び
    該ＴｉＣからなる薄層の表面に、第一の薄膜としてＴｉ、第二の薄膜としてＮｉを含む多層薄膜を形成する工程（Ｃ）、
    を少なくとも有し、
    前記工程（Ａ）において、Ｔｉからなる薄層及びＮｉからなる薄層の膜厚比（Ｔｉ／Ｎｉ）が０.２４〜０.６３となるように堆積することを特徴とする炭化珪素半導体素子の製造方法。
  3. 前記工程（Ｂ）と、前記工程（Ｃ）との間に、１００ｎｍ以上の膜厚のＴｉからなる薄層を堆積する工程（Ｄ）を有することを特徴とする請求項２に記載の炭化珪素半導体素子の製造方法。
JP2012081906A 2012-03-30 2012-03-30 炭化珪素半導体素子及びその製造方法 Active JP6112698B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012081906A JP6112698B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子及びその製造方法
US14/387,487 US9252218B2 (en) 2012-03-30 2013-03-18 Silicon carbide semiconductor element and fabrication method thereof
PCT/JP2013/057740 WO2013146446A1 (ja) 2012-03-30 2013-03-18 炭化珪素半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081906A JP6112698B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013211467A JP2013211467A (ja) 2013-10-10
JP6112698B2 true JP6112698B2 (ja) 2017-04-12

Family

ID=49259704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081906A Active JP6112698B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US9252218B2 (ja)
JP (1) JP6112698B2 (ja)
WO (1) WO2013146446A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6165313B2 (ja) * 2015-08-12 2017-07-19 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP6922202B2 (ja) * 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019057682A (ja) 2017-09-22 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109994376B (zh) * 2017-12-30 2021-10-15 无锡华润微电子有限公司 碳化硅衬底上形成的欧姆接触结构及其形成方法
DE102018204376B4 (de) * 2018-03-22 2022-07-07 Infineon Technologies Ag Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
JP6929254B2 (ja) * 2018-08-23 2021-09-01 三菱電機株式会社 電力用半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646548B2 (ja) * 1999-01-11 2005-05-11 富士電機ホールディングス株式会社 ＳｉＣ半導体デバイス
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
JP5105770B2 (ja) 2005-05-13 2012-12-26 キヤノン株式会社 電子機器、その制御方法及びプログラム
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法

Also Published As

Publication number Publication date
US20150048383A1 (en) 2015-02-19
WO2013146446A1 (ja) 2013-10-03
JP2013211467A (ja) 2013-10-10
US9252218B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP6112698B2 (ja) 炭化珪素半導体素子及びその製造方法
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
US9401411B2 (en) SiC semiconductor device and method for manufacturing the same
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6390745B2 (ja) 炭化珪素半導体装置の製造方法
CN104303269B (zh) 碳化硅半导体装置的制造方法
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5458652B2 (ja) 炭化珪素半導体装置の製造方法
JP2008227286A (ja) 半導体装置およびその製造方法
JP2015053455A (ja) 電力用半導体装置及びその製造方法
JP2015023183A (ja) パワーモジュール
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
JP2010129585A (ja) 半導体装置の製造方法
JP6550741B2 (ja) 半導体装置の製造方法
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
JP2011198780A (ja) 半導体装置およびその製造方法
JP6237231B2 (ja) シート状構造体とその製造方法、電子部品及びその組立方法
JP2012099752A (ja) 炭化珪素半導体装置およびその製造方法
TWI419276B (zh) Semiconductor device and manufacturing method thereof
JP4977104B2 (ja) ダイヤモンド半導体素子
JPWO2020144790A1 (ja) 電力用半導体装置
JP6520656B2 (ja) 半導体装置および半導体装置の製造方法
JP6123617B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6112698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250