JP3646548B2

JP3646548B2 - ＳｉＣ半導体デバイス

Info

Publication number: JP3646548B2
Application number: JP417799A
Authority: JP
Inventors: 隆一浅井
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1999-01-11
Filing date: 1999-01-11
Publication date: 2005-05-11
Anticipated expiration: 2019-01-11
Also published as: JP2000208438A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化けい素（以下ＳｉＣと記す）を用いた半導体デバイス、特にそのオーミック電極に関する。
【０００２】
【従来の技術】
高周波、大電力の制御を目的としてシリコンを用いた電力用半導体素子（以下パワーデバイスと称する）では、各種の工夫により高性能化が進められている。しかし、パワーデバイスは、高温や放射線の存在下等で使用されることもあり、そのような条件下では、シリコンを用いたパワーデバイスは使用できないことがある。またシリコンパワーデバイスより更に高性能のパワーデバイスを求める声に対して、新しい材料の適用が検討されている。本発明で取り上げるＳｉＣは、広い禁制帯幅（４Ｈ型で３．２６ｅＶ、６Ｈ型で３．０２ｅＶ）をもつため、高温での電気伝導度の制御性や耐放射線性に優れ、またシリコンより約一桁大きい絶縁破壊電圧をもつため、高耐圧素子への適用が可能である。さらに、ＳｉＣは、シリコンの約二倍の電子飽和ドリフト速度をもつので、高周波大電力制御にも適する。
【０００３】
【発明が解決しようとする課題】
一般に電子デバイスには、オーミック電極が必要であり、さらにこれをベース金属にはんだづけする場合が多い。ＳｉＣデバイスにおいては、電導型がｎ型の場合にはニッケル（以下Ｎｉと記す）薄膜を形成し、これを熱処理してオーミック電極とすることができる。しかしその熱処理の際にＮｉは、ＳｉＣ中のシリコン原子と結合してシリサイドを形成する。ＳｉＣ中の余った炭素原子は、シリサイドの表面付近に堆積して、炭素層を形成し、はんだ付けの阻害要因となる。オージェ電子分析法によれば、炭素層の厚さは約５０ｎｍにもなることがわかった。
【０００４】
はんだ付け以外の半導体デバイスでも、シリサイド形成時に余った炭素原子は、半導体基板とオーミック電極との間に析出し、あるいは半導体基板とオーミック電極との間にボイドを生じて、信頼性上あるいは接触抵抗の点から問題になっている。
本発明の目的は、密着性の高いオーミック電極をもつＳｉＣ半導体デバイスを提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題解決のため本発明は、ＳｉＣを用いた半導体テバイスにおいて、オーミック電極の材質を、ＩＶａ、Ｖａ、ＶＩａ族の金属のような炭化物を形成し易い金属とニッケルとの合金とし、その合金層の上にニッケル層を積層する。
【０００６】
そのようにすれば、オーミック電極を形成した際にシリサイドが形成されて余った炭素原子が消費されるので、従来のように表面に炭素層が形成されて、例えばはんだ付けの阻害要因となる等の悪影響を免れることができる。
【０００７】
【発明の実施の形態】
以下図面を参照しながら本発明の実施の形態を説明する。
図１（ａ）、（ｂ）は、本発明のオーミック電極を形成したＳｉＣ半導体デバイス試料Ａ、試料Ｂの断面図である。試料ＡはＳｉＣ基板１上のオーミック電極をＮｉを母材とするＮｉ合金層２としたもの、試料Ｂは、Ｎｉ合金層２の上にＮｉ層３を積層したものである。炭化物を形成し易い金属としては、チタン（以下Ｔｉと記す）を選んだ。
【０００８】
以下に、試料の作製方法と、評価方法およびその結果について述べる。
基板には、鏡面研磨した４Ｈ型ＳｉＣ単結晶を用いた。その厚さは、３００μｍ、不純物濃度は、２×１０¹⁸ｃｍ^-3である。基板は、ダイサーにより５ｍｍ角のチップに切りわけた。本実施例では、（０００，−１）Ｃ面から＜１１，−２，０＞方向に約８度傾けて研磨した面を使用した。基板の前処理として、有機溶剤と酸による有機物除去、および熱酸化とふっ酸浸漬による表面の不完全層除去をおこなった。
【０００９】
以上の方法で処理した基板に、ＮｉとＴｉの薄膜を同時にスパッタし、約８００ｎｍの厚さのＮｉ合金層２を形成し、真空中（１×１０^-3Ｐａ）において、１０００℃、２分間の加熱をおこなって試料Ａとした。
この試料ＡのＮｉ合金層２上に更にＮｉ層３を１μｍ形成したものを試料Ｂとした。
【００１０】
比較例として、上の方法で処理したＳｉＣ基板に、Ｎｉ層のみを５００ｎｍ形成し、真空中（１×１０^-3Ｐａ）において、１０００℃、２分間の加熱をおこなったものを試料Ｃとした。
作製した試料のはんだづけ、およびその密着性評価は、次の方法でおこなった。
【００１１】
Ｎｉメッキを施した銅（以下Ｃｕと記す）板をホットプレートで約２００℃に加熱し、その上ではんだ（Ｐｂ−６０％Ｓｎ合金）とフラックスを溶かし、上記の各試料を押しつけて冷却し、接合した。銅板の大きさは２０ｍｍ角、厚さ０．５ｍｍである。
【００１２】
このＣｕ板を折り曲げて、試料の剥がれ方を観察した。図２は、密着性評価試験の結果を示す比較図である。
すなわち、はんだづけしたＣｕ板を折り曲げ、ＳｉＣ基板がＣｕ板に沿って割れたとき、その破片が剥がれなかったものの割合を示している。横軸は、試料の種類で、実施例の内容に対応している。
【００１３】
この図から、Ｔｉを加えたＮｉ合金を用いた試料Ａおよび試料Ｂで、密着性が格段に向上していることがわかる。
この結果は、Ｔｉが炭化物を形成し易い金属であるため、炭化物を形成することで、Ｎｉシリサイド生成時に余った炭素が消費され、炭素層の形成を抑制できたことによると考えられる。
試料Ａと試料Ｂとの間にも差があり、試料Ｂの方が密着性が更に向上しているが、いまのところこの理由は不明である。
【００１４】
さらに、これらのオーミック特性を評価するため、四探針法による接触抵抗の測定をおこなった。上記の試料作製方法でＮｉ、Ｔｉをスパッタ形成する際、金属マスクを用いて、電極をパターニングした。電極の形状は、直径２００μｍの円形とし、その間隔を１ｍｍとした。
【００１５】
図３は接触抵抗の比較図である。横軸は、試料の種類で、実施例の内容に対応している。
図からＴｉを添加したＮｉ合金でも接触抵抗は増大せず、むしろ僅かに減少していることがわかる。炭素層の存在が、密着性だけでなく、接触抵抗にも悪影響を与えていたと思われる。
【００１６】
表１に、ＴｉおよびＩＶａ族のジルコニウム（Ｚｒ）、Ｖａ族のバナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、ＶＩａ族のクロム（Ｃｒ）、タングステン（Ｗ）の１０００℃における炭化物生成反応のギブス自由エネルギを示した。
【００１７】
【表１】

これらの金属は、いずれも炭化物を形成し易い金属であることから、これらの金属とＮｉとの合金を用いれば、同様の効果が得られると考えられる。他にデータは見当たらなかったが、同じ族のＨｆ、Ｍｏ等についても同様と考えられる。
【００１８】
また、Ｎｉ合金の形成方法としては、上記の同時スパッタの他に、それぞれの金属を例えば４００ｎｍずつ連続的に蒸着して積層しても、その後の熱処理で十分合金化し、良い結果が得られることが確かめられた。
【００１９】
なお、この実施例では、４Ｈ−ＳｉＣのＣ面上に合金層を形成した例を述べたが、本発明の方法は、４Ｈ−ＳｉＣのＳｉ面、６Ｈ−ＳｉＣのＣ面、Ｓｉ面にも適用できる。
【００２０】
【発明の効果】
以上説明したように本発明により、ＳｉＣ半導体テバイスにおいて、オーミック電極の材質を、炭化物を形成し易い金属とニッケルとの合金とし、炭化物を形成し易い金属とニッケルとの合金層の上にニッケル層を積層することによって、炭素層の介在を免れ、電極の密着性および接触抵抗を大幅に改善することができた。特に、はんだ付けを要するＳｉＣ半導体デバイスにおいて、信頼性の向上に大きな貢献をなすものである。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は本発明のＳｉＣ半導体デバイスのオーミック電極部分の断面図
【図２】はんだづけした試料の密着性評価試験特性図
【図３】はんだづけした試料の接触抵抗評価試験特性図
【符号の説明】
１ＳｉＣ基板
２Ｎｉ合金
３Ｎｉ層

Claims

ＳｉＣを用いた半導体テバイスにおいて、オーミック電極の材質を、炭化物を形成し易い金属とニッケルとの合金とし、炭化物を形成し易い金属とニッケルとの合金層の上にニッケル層を積層したことを特徴とするＳｉＣ半導体デバイス。
炭化物を形成し易い金属として、ＩＶａ、Ｖａ、ＶＩａ族の金属を用いることを特徴とする請求項１に記載のＳｉＣ半導体デバイス。