JP6929254B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6929254B2
JP6929254B2 JP2018155920A JP2018155920A JP6929254B2 JP 6929254 B2 JP6929254 B2 JP 6929254B2 JP 2018155920 A JP2018155920 A JP 2018155920A JP 2018155920 A JP2018155920 A JP 2018155920A JP 6929254 B2 JP6929254 B2 JP 6929254B2
Authority
JP
Japan
Prior art keywords
film
metal
metal film
semiconductor device
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018155920A
Other languages
English (en)
Other versions
JP2020031142A (ja
Inventor
大 北野
大 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018155920A priority Critical patent/JP6929254B2/ja
Priority to US16/444,775 priority patent/US10971591B2/en
Priority to DE102019211754.6A priority patent/DE102019211754B4/de
Priority to CN201910759483.6A priority patent/CN110858610B/zh
Publication of JP2020031142A publication Critical patent/JP2020031142A/ja
Application granted granted Critical
Publication of JP6929254B2 publication Critical patent/JP6929254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電力用半導体装置に関する。
縦型の電力用半導体装置は、半導体基板、複数のセル領域及び主電極を備える。複数のセル領域は、半導体基板の主面上に配置される。主電極は、複数のセル領域上に配置される。
主電極には、ワイヤが超音波接続される場合もあるし、アウタリードが直接的に圧接又ははんだ接続される場合もある。しかし、従来の縦型の電力用半導体装置においては、ワイヤ、アウタリード等が接続される際に、セル領域に段差が存在することに起因して、素子が破壊される場合があった。例えば、ワイヤが超音波接続される際に、主電極が変形し、層間絶縁膜等のセル領域の要素等が破壊される場合があった。また、アウタリードが圧接又ははんだ接続される際に、熱ストレスにより素子が破壊される場合があった。
特許文献1に記載された縦型の電力用半導体装置においては、複数のセル領域上にエミッタ電極が形成される(段落0012及び0020)。エミッタ電極は、バリアメタル、第1の金属膜、高強度金属膜及び第2の金属膜を有する(段落0013)。第1の金属膜及び第2の金属膜は、Alを95%以上有する金属からなる(段落0013)。バリアメタル及び高強度金属膜は、Ti,W,Mo,V等の高融点金属、又は高融点金属の導電性化合物からなる(段落0013)。高強度金属膜は、第2の金属膜より強度が高い(段落0013)。特許文献1に記載された縦型の電力用半導体装置によれば、第2の金属膜より強度が高い高強度金属膜が存在するため、エミッタ電極にワイヤが超音波接続された際に第2の金属膜が変形したときでも、第1の金属膜の変形を抑制することができ、層間絶縁膜等のセル領域の要素へのダメージを緩和することができる(段落0015)。このため、エミッタ電極にワイヤが超音波接続される際の素子破壊を防ぐことができる(段落0015)。また、アウタリードがエミッタ電極に直接に圧接又ははんだ接続される際の素子破壊も防ぐことができる(段落0015)。
特開2011−249491号公報
特許文献1に記載された縦型の電力用半導体装置によれば、エミッタ電極にワイヤが超音波接続される場合、アウタリードがエミッタ電極に直接に圧接又ははんだ接続される際等の素子破壊をある程度抑制することができる。しかし、高強度金属膜の硬度が低いため、エミッタ電極にワイヤが超音波接続され、第2の金属膜が変形した場合に、高強度金属膜の変形を十分に抑制することができず、第1の金属膜の変形を十分に抑制することができない。このため、エミッタ電極にワイヤが超音波接続される際の素子破壊を十分に抑制することができない。また、アウタリードがエミッタ電極に直接に圧接又ははんだ接続される際の素子破壊も防ぐことができない。
本発明は、この問題に鑑みてなされた。本発明が解決しようとする課題は、素子破壊を抑制することができ信頼性を向上することができる電力用半導体装置を提供することである。
本発明は、電力用半導体装置に関する。
電力用半導体装置は、半導体基板、複数のセル領域、第1の主電極及び第2の主電極を備える。
半導体基板は、第1の主面及び第2の主面を有する。第2の主面は、第1の主面が配置される側と反対の側に配置される。
複数のセル領域は、第1の主面上に配置される。
第1の主電極は、複数のセル領域上に配置される。
第2の主電極は、第2の主面上に配置される。
複数のセル領域の各々は、半導体層、制御電極及び層間絶縁膜を備える。
半導体層は、第1の主電極に接続される。
層間絶縁膜は、制御電極を覆い、第1の主電極から制御電極を電気的に絶縁する。
半導体層と層間絶縁膜との間には、段差が形成される。
第1の主電極は、第1の金属膜、中間膜及び第2の金属膜を備える。
第1の金属膜は、複数のセル領域上に配置される。中間膜は、第1の金属膜上に配置される。第2の金属膜は、中間膜上に配置される。
第1の金属膜及び第2の金属膜は、95重量%以上のAl濃度を有する金属からなる。
中間膜は、金属化合物からなる主成分相、及び鉄族元素からなる副成分相を含む。副成分相は、主成分相を互いに結合する。主成分相を構成する金属化合物は、長周期型の周期表における4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素と、C及びNからなる群より選択される少なくとも1種の元素と、の金属化合物である。
中間膜は、第2の金属膜の硬度より高い硬度を有する。
本発明によれば、素子破壊を抑制することができ信頼性を向上することができる電力用半導体装置を提供することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1の電力用半導体装置の断面を模式的に図示する断面図である。 比較例の電力用半導体装置の断面を模式的に図示する断面図である。 実施の形態2の電力用半導体装置の断面を模式的に図示する断面図である。 実施の形態2の電力用半導体装置の、図3の切断線A−Aにより示される位置における断面を模式的に図示する部分断面図である。 実施の形態3の電力用半導体装置の断面を模式的に図示する断面図である。
1 実施の形態1
1.1 電力用半導体装置
図1は、実施の形態1の電力用半導体装置の断面を模式的に図示する断面図である。
図1に図示される実施の形態1の電力用半導体装置100は、トレンチ絶縁ゲートバイポーラトランジスタ(IGBT)である。
電力用半導体装置100は、半導体基板110を備える。実施の形態1においては、半導体基板110は、n型半導体基板であり、Siからなる。半導体基板110は、第1の主面140及び第2の主面142を有する。第2の主面142は、第1の主面140が配置される側と反対の側に配置される。
電力用半導体装置100は、半導体層112及び半導体層114を備える。実施の形態1においては、半導体層112はp型半導体層であり、半導体層114はn半導体層である。半導体層112は、第1の主面140上に配置される。半導体層114は、半導体層112の上面144の一部を占める領域上に配置される。
電力用半導体装置100は、制御電極116及び絶縁膜118を備える。実施の形態1においては、制御電極116はゲート電極であり、絶縁膜118はゲート絶縁膜である。電力用半導体装置100には、半導体層112及び半導体層114を貫通し半導体基板110に達するトレンチ溝146が形成される。制御電極116は、トレンチ溝146に埋設され、絶縁膜118により半導体層112、半導体層114及び半導体基板110から隔てられる。
電力用半導体装置100は、層間絶縁膜120を備える。層間絶縁膜120は、制御電極116を覆い、制御電極116を下述する第1の主電極122から電気的に絶縁する。
電力用半導体装置100は、複数のセル領域148を備える。複数のセル領域148は、第1の主面140上に配置される。複数のセル領域148の各々である各セル領域には、半導体層112、半導体層114、制御電極116、絶縁膜118、層間絶縁膜120及びトレンチ溝146が属する。各セル領域148においては、半導体層112及び半導体層114と層間絶縁膜120との間に段差が形成される。
電力用半導体装置100は、第1の主電極122を備える。実施の形態1においては、第1の主電極122は、エミッタ電極である。第1の主電極122は、複数のセル領域148上に配置される。第1の主電極122には、半導体層112及び半導体層114が接続される。
第1の主電極122は、バリアメタル160、第1の金属膜162、中間膜164及び第2の金属膜166を備える。バリアメタル160、第1の金属膜162、中間膜164及び第2の金属膜166は、記載された順序で複数のセル領域148上に形成される。したがって、第1の金属膜162は、複数のセル領域148上に配置される。中間膜164は、第1の金属膜162上に配置される。第2の金属膜166は、中間膜164上に配置される。バリアメタル160は、第1の金属膜162と複数のセル領域148との間に配置される。
第1の金属膜162及び第2の金属膜166は、95重量%以上のAl濃度を有する金属からなる。これにより、第1の金属膜162及び第2の金属膜166の加工性、並びに第2の金属膜166へのワイヤの接続の容易性が向上する。ここでいう「金属」は、純金属及び合金のいずれであってもよい。
バリアメタル160及び中間膜164は、金属化合物からなる主成分相、及び鉄族元素からなる副成分相を含む。副成分相は、主成分相を互いに結合する。
主成分相を構成する金属化合物は、長周期型の周期表における4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素と、C及びNからなる群より選択される少なくとも1種の元素と、の金属化合物である。したがって、主成分相を構成する金属化合物は、4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素の金属化合物であり、炭化物、炭窒化物及び窒化物からなる群より選択される少なくとも1種である。4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素は、例えばW,Ti及びTaからなる群より選択される少なくとも1種の元素である。
副成分相を構成する鉄族元素は、Fe,Co及びNiからなる群より選択される少なくとも1種の元素である。
したがって、中間膜164は、WC−Co系合金、WC−TiC−Co系合金、WC−TaC−Co系合金、WC−TiC−TaC−Co系合金、WC−Ni−Cr系合金、TiC−TaN−Ni−Mo系合金等からなる。
金属化合物からなる主成分相は、高い硬度を有する。このため、主成分相を互いに結合してなる中間膜164は、高い硬度を有し、第2の金属膜166の硬度より高い硬度を有する。
また、中間膜164は、導電性も有する。
電力用半導体装置100は、半導体層124及び半導体層126を備える。実施の形態1においては、半導体層124はn半導体層であり、半導体層126はp型コレクタ層である。半導体層124及び半導体層126は、第2の主面142上に配置される。
電力用半導体装置100は、第2の主電極128を備える。実施の形態1においては、第2の主電極128は、コレクタ電極である。第2の主電極128は、半導体層124及び半導体層126に重ねて第2の主面142上に配置される。
1.2 比較例と実施の形態1との対比
図2は、比較例の電力用半導体装置の断面を模式的に図示する断面図である。
図2に図示される比較例の電力用半導体装置900は、図1に図示される実施の形態1の電力用半導体装置100と次の点で相違する:実施の形態1の電力用半導体装置100においては、第1の主電極122が、バリアメタル160以外に、第1の金属膜162、中間膜164及び第2の金属膜166を備える。これに対して、比較例の電力用半導体装置900においては、第1の主電極122が、バリアメタル160以外に、金属膜168のみを備え、金属膜168が、95重量%以上のAl濃度を有する金属からなる。
比較例の電力用半導体装置900においては、第1の主電極122にワイヤが超音波接続された場合に、第1の主電極122が変形し、素子が破壊される場合がある。例えば、層間絶縁膜120等のセル領域148の要素等が破壊される場合がある。
これに対して、実施の形態1の電力用半導体装置100においては、第1の主電極122にワイヤが超音波接続された場合に、第2の金属膜166の硬度より高い硬度を有する中間膜164が存在するため、第2の金属膜166が変形するが、第1の金属膜162の変形が抑制される。したがって、第1の主電極122へのワイヤの接続により層間絶縁膜120等のセル領域148の要素等に加わるダメージを緩和することができる。このため、第1の主電極122にワイヤが超音波接続される際の素子破壊を十分に抑制することができる。また、アウタリードが第1の主電極122に直接に圧接又ははんだ接続される際の熱ストレスによる素子破壊も抑制することができる。すなわち、実施の形態1によれば、素子破壊を抑制することができ信頼性を向上することができる。
また、複数のセル領域148と第1の金属膜162との間に配置されるバリアメタル160を上述した材料により構成することにより、第1の主電極122によるSi食われを抑制することができ、Si食われによる素子破壊を抑制することができる。この効果は、電力用半導体装置100が微細パターンを有する場合に特に顕著にあらわれる。
2 実施の形態2
図3は、実施の形態2の電力用半導体装置の断面を模式的に図示する断面図である。図4は、実施の形態2の電力用半導体装置の、図3の切断線A−Aにより示される位置における断面を模式的に図示する部分断面図である。
図3及び図4に図示される実施の形態2の電力用半導体装置200は、中間膜164がメッシュ状の平面形状を有する点で、図1に図示される実施の形態1の電力用半導体装置100と相違する。
実施の形態2の電力用半導体装置200においても、実施の形態1の電力用半導体装置100と同様に、第2の金属膜166の硬度より高い硬度を有する中間膜164が存在するため、素子破壊を抑制することができ信頼性を向上することができる。
加えて、実施の形態2の電力用半導体装置200においては、第1の電極膜162と第2の金属膜166とが中間膜164の開口部を介して互いに接触するため、通電能力を向上することができる。
3 実施の形態3
図5は、実施の形態3の電力用半導体装置の断面を模式的に図示する断面図である。
図5に図示される実施の形態3の電力用半導体装置300は、第1の金属膜162が有する、中間膜164が配置される側に配置される主面150が平坦である点で、実施の形態1の電力用半導体装置100と相違する。当該第1の金属膜162は、Alを高温スパッタリングすること、Alリフローを行うこと等により半導体層112及び半導体層114と層間絶縁膜120との間の段差を埋めることにより、形成することができる。
実施の形態3の電力用半導体装置300に備えらえる第1の金属膜162は、実施の形態1又は2の電力用半導体装置に備えられる第1の金属膜162を置き換えることができる。
実施の形態3の電力用半導体装置300においても、実施の形態1の電力用半導体装置100と同様に、第2の金属膜166の硬度より高い硬度を有する中間膜164が存在するため、素子破壊を抑制することができ信頼性を向上することができる。
加えて、実施の形態3の電力用半導体装置300においては、第1の主電極122にワイヤが接続される際に第1の主電極122に加わる応力を中間膜164の全体で均等に受けることができるので、第1の主電極122へのワイヤの接続により層間絶縁膜120等のセル領域148の要素等に加わるダメージをさらに緩和することができる。このため、第1の主電極122にワイヤが超音波接続される際の素子破壊をさらに抑制することができる。また、アウタリードが第1の主電極122に直接に圧接又ははんだ接続される際の熱ストレスによる素子破壊もさらに抑制することができる。
4 変形例
実施の形態1、2及び3の電力用半導体装置100、200及び300は、トレンチIGBTである。しかし、上述した技術は、トレンチIGBT以外の、複数のセル領域148を備える縦型の電力用半導体装置においても採用しうる。例えば、上述した技術は、金属酸化物半導体電界効果トランジスタ(MOSFET)においても採用しうる。上述した技術がMOSFETにおいて採用される場合は、第1の主電極は、ソース電極であり、第2の主電極は、ドレイン電極である。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
100 電力用半導体装置、110 半導体基板、112 半導体層、114 半導体層、116 制御電極、118 絶縁膜、120 層間絶縁膜、160 バリアメタル、162 第1の金属膜、164 中間膜、166 第2の金属膜。

Claims (4)

  1. 第1の主面、及び前記第1の主面が配置される側と反対の側に配置される第2の主面を有する半導体基板と、
    前記第1の主面上に配置される複数のセル領域と、
    前記複数のセル領域上に配置される第1の主電極と、
    前記第2の主面上に配置される第2の主電極と、
    を備え、
    前記複数のセル領域の各々は、
    前記第1の主電極に接続される半導体層と、
    制御電極と、
    前記制御電極を覆い、前記第1の主電極から前記制御電極を電気的に絶縁し、前記半導体層との間に段差を形成する層間絶縁膜と、
    を備え、
    前記第1の主電極は、
    前記複数のセル領域上に配置され、95重量%以上のAl濃度を有する金属からなる第1の金属膜と、
    前記第1の金属膜上に配置され、長周期型の周期表における4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素と、C及びNからなる群より選択される少なくとも1種の元素と、の金属化合物からなる主成分相、並びに鉄族元素からなり前記主成分相を互いに結合する副成分相を含む中間膜と、
    前記中間膜上に配置され、95重量%以上のAl濃度を有する金属からなる第2の金属膜と、
    を備え、
    前記中間膜は、前記第2の金属膜の硬度より高い硬度を有する
    電力用半導体装置。
  2. 前記第1の主電極は、
    前記第1の金属膜と前記複数のセル領域との間に配置され、長周期型の周期表における4A,5A及び6A族元素からなる群より選択される少なくとも1種の元素と、C及びNからなる群より選択される少なくとも1種の元素と、の金属化合物からなる主成分相、並びに鉄族元素からなり前記主成分相を互いに結合する副成分相を含むバリアメタル
    をさらに備える
    請求項1の電力用半導体装置。
  3. 前記中間膜は、メッシュ状の平面形状を有する
    請求項1又は2の電力用半導体装置。
  4. 前記第1の金属膜は、前記中間膜が配置される側に配置される主面を有し、
    前記主面は、平坦である
    請求項1から3までのいずれかの電力用半導体装置。
JP2018155920A 2018-08-23 2018-08-23 電力用半導体装置 Active JP6929254B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018155920A JP6929254B2 (ja) 2018-08-23 2018-08-23 電力用半導体装置
US16/444,775 US10971591B2 (en) 2018-08-23 2019-06-18 Power semiconductor device
DE102019211754.6A DE102019211754B4 (de) 2018-08-23 2019-08-06 Leistungs-Halbleitervorrichtung
CN201910759483.6A CN110858610B (zh) 2018-08-23 2019-08-16 电力用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018155920A JP6929254B2 (ja) 2018-08-23 2018-08-23 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2020031142A JP2020031142A (ja) 2020-02-27
JP6929254B2 true JP6929254B2 (ja) 2021-09-01

Family

ID=69412375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018155920A Active JP6929254B2 (ja) 2018-08-23 2018-08-23 電力用半導体装置

Country Status (4)

Country Link
US (1) US10971591B2 (ja)
JP (1) JP6929254B2 (ja)
CN (1) CN110858610B (ja)
DE (1) DE102019211754B4 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JP4085536B2 (ja) * 1998-11-09 2008-05-14 株式会社日本自動車部品総合研究所 電気機器およびその製造方法並びに圧接型半導体装置
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US20100193835A1 (en) 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
JP2011249491A (ja) 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP6112698B2 (ja) 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
CN103296037B (zh) * 2012-07-12 2016-06-15 上海天马微电子有限公司 接触垫、平板图像探测器及其制作方法
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP2017118060A (ja) 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
DE102018101392A1 (de) 2017-01-24 2018-07-26 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und verfahren zum herstellen derselben
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
KR102434174B1 (ko) * 2017-11-22 2022-08-19 에스케이하이닉스 주식회사 홀 내에 국한된 선택 소자 패턴를 갖는 반도체 메모리 장치
DE102018114591B4 (de) * 2018-06-18 2021-09-02 Infineon Technologies Ag Transistorbauelement

Also Published As

Publication number Publication date
DE102019211754B4 (de) 2024-08-01
CN110858610B (zh) 2023-09-08
CN110858610A (zh) 2020-03-03
US10971591B2 (en) 2021-04-06
DE102019211754A1 (de) 2020-02-27
US20200066860A1 (en) 2020-02-27
JP2020031142A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6897141B2 (ja) 半導体装置とその製造方法
JP2018093244A5 (ja)
KR101248440B1 (ko) 전력용 반도체장치
JP5605095B2 (ja) 半導体装置
CN104170092B (zh) 半导体装置
JP5192163B2 (ja) 半導体装置
JP2016143804A (ja) 半導体装置
JP2016162975A (ja) 半導体装置
JP6545394B2 (ja) 半導体装置
JP6929254B2 (ja) 電力用半導体装置
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP7170894B2 (ja) 半導体装置
US9761548B1 (en) Bond pad structure
WO2022013991A1 (ja) 電力用半導体装置
JP7495225B2 (ja) 半導体装置
CN105830203B (zh) 半导体装置
JP2011023527A (ja) 半導体装置
JP5723314B2 (ja) 回路素子を備えるモジュール
JP7310590B2 (ja) 半導体装置
JP2019125758A (ja) 半導体装置の製造方法
JP7415413B2 (ja) 半導体装置
JP2015192017A (ja) 半導体装置および半導体装置の製造方法
JP2023058346A (ja) 半導体装置および半導体装置の製造方法
JP2019114705A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R150 Certificate of patent or registration of utility model

Ref document number: 6929254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150