JP6111400B2 - 映像信号処理回路、映像信号処理方法、及び、表示装置 - Google Patents

Description

本開示は、映像信号処理回路、映像信号処理方法、及び、表示装置に関する。

表示装置、より具体的には、フラットパネル型（平面型）の表示装置において、表示パネルの経時的な輝度劣化に関しては、画素信号の情報と表示パネルの代表的な劣化特性から予測した劣化値（劣化予測値）に基づいて補正を行う。しかしながら、表示パネル毎に劣化特性のばらつきが発生するために、代表的な劣化予測値（見積値）だけでは十分な劣化補正を行うことができない。

その対策として、ダミー画素を用いて表示パネル毎の輝度実劣化状態を輝度センサにて測定し、その測定結果を基に劣化予測値（見積値）を実際の劣化状態に合うように定期的に修正し、補正精度を保証する技術が提案されている（例えば、特許文献１参照）。

特開２００７−１８７７６１号公報

しかし、上記の従来技術のように、輝度センサによる実劣化状態の測定では、低輝度側での画質劣化に影響の大きい輝度変化、即ち、発光開始点の電圧シフト（発光開始電圧シフト／オフセット）を精度よく検出することが困難である。

但し、輝度センサを用いて発光開始電圧シフト（階調劣化）を精度よく検出することは不可能ではない。しかし、受光感度の高い大面積の輝度センサを使用する必要がある他、測定に長時間を要する等、輝度センサとして高価な測定器同等の性能が必要となるため、コストアップや調整工数の増加を招くとともに、ユーザー使用時の利便性に制約等を与える影響が大きくなる。

本開示は、高価な輝度センサ等を使用しなくとも、低輝度側での画質劣化に影響の大きい発光開始電圧シフトの劣化予測値（見積値）のばらつきを精度よく補正可能な映像信号処理回路、映像信号処理方法、及び、当該映像信号処理回路を有する表示装置を提供することを目的とする。

上記の目的を達成するための本開示の第１の映像信号処理回路は、
有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
を備え、
電流検出部は、
第１のダミー画素を駆動するドライバの出力端と、第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗と、
検出抵抗の両端間に発生する電圧値を検出する検出アンプと
を有し、
表示パネルは、左右両側から電源電圧が供給される構成となっており、
電流検出部は、電流変化の検出時に、表示パネルの片側からの電源電圧の供給を遮断するスイッチを有する
ものである。
また、上記の目的を達成するための本開示の第２の映像信号処理回路は、
有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
を備え、
電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
ものである。

また、上記の目的を達成するための本開示の第１の映像信号処理方法は、
表示パネルの有効画素領域外に配された第１のダミー画素の電流変化を検出し、
検出した電流の実劣化量に基づいて、予め定められた劣化予測値を修正し、
修正した劣化予測値に基づいて、有効画素を駆動する映像信号を補正し、
第１のダミー画素を駆動するドライバの出力端と、第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗の両端間に発生する電圧値を検出することにより、第１のダミー画素の電流変化を検出し、
表示パネルは、左右両側から電源電圧が供給される構成となっており、
電流変化の検出時に、表示パネルの片側からの電源電圧の供給を遮断する
ものである。
また、上記の目的を達成するための本開示の第２の映像信号処理方法は、
表示パネルの有効画素領域外に配された第１のダミー画素の電流変化を検出し、
検出した電流の実劣化量に基づいて、予め定められた劣化予測値を修正し、
修正した劣化予測値に基づいて、有効画素を駆動する映像信号を補正し、
電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
ものである。

また、上記の目的を達成するための本開示の第１の表示装置は、
映像信号処理回路を備え、
映像信号処理回路は、
有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
を有し、
電流検出部は、
第１のダミー画素を駆動するドライバの出力端と、第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗と、
検出抵抗の両端間に発生する電圧値を検出する検出アンプと
を有し、
表示パネルは、左右両側から電源電圧が供給される構成となっており、
電流検出部は、電流変化の検出時に、表示パネルの片側からの電源電圧の供給を遮断するスイッチを有する
ものである。
また、上記の目的を達成するための本開示の第２の表示装置は、
映像信号処理回路を備え、
映像信号処理回路は、
有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
を有し、
電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
ものである。

表示パネルの経時的な輝度劣化の要素として、有効画素の発光部の発光効率の低下に加えて、発光部を駆動するトランジスタの特性の劣化（低下）がある。表示パネルの有効画素領域外にダミー画素を設け、当該ダミー画素の電流の実劣化量を検出することで、発光部を駆動するトランジスタの特性の劣化分を検出できる。そして、有効画素を駆動する映像信号に対して補正を行うために予め定められた劣化予測値を、ダミー画素の電流の実劣化量に基づいて修正し、この修正した劣化予測値を用いて補正処理を行うことで、トランジスタ特性の劣化分を加味した輝度劣化を補正できる。

本開示によれば、高価な輝度センサ等を使用しなくとも、低輝度側での画質劣化に影響の大きい発光開始電圧シフトの劣化予測値（見積値）のばらつきを精度よく補正できるため、表示パネルの経時的な輝度劣化の補正精度を向上できる。
尚、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の実施形態に係る表示装置のシステム構成を示すブロック図である。 図２は、補正処理部において実行される焼き付き補正の考え方についての説明に供する図である。 図３Ａは、初期処理のステップの処理手順を示すフローチャートであり、図３Ｂは、通常処理の通常動作モードの処理手順を示すフローチャートである。 図４は、通常処理の測定／ＬＵＴ修正モードの処理手順を示すフローチャートである。 図５Ａは、市松パターン構造の検出パターンのパターン図であり、図５Ｂは、縦ストライプパターン構造の検出パターンのパターン図である。 図６は、劣化量算出方法についての説明に供する図である。 図７Ａは、輝度劣化測定の場合の初期測定時のＶ−Ｌ特性を示す図であり、図７Ｂは、輝度劣化測定の場合の通常測定時のＶ−Ｌ特性を示す図である。 図８Ａは、階調劣化測定の場合の初期測定時のＶ−Ｌ特性を示す図であり、図８Ｂは、階調劣化測定の場合の通常測定時のＶ−Ｌ特性を示す図である。 図９は、輝度劣化カーブ特性を示す図である。 図１０は、有効画素の具体的な回路構成の一例を示す回路図である。 図１１は、電流センサ（電流検出回路）の構成の一例を示す回路図である。 図１２は、階調劣化測定用ダミー画素の電流検出のための電源供給線の配線引き出しの一例を示す配線図である。 図１３は、電流センサの２つのスイッチの動作例を示す図である。 図１４は、階調劣化測定用ダミー画素に適用する、電流変化を検出するための検出パターンの一例を示す図である。 図１５は、階調劣化測定用ダミー画素に適用する、電流変化を検出するための検出パターンの他の例を示す図である。 図１６は、変形例に係るダミー画素の回路構成を示す回路図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の映像信号処理回路、映像信号処理方法、及び、表示装置、全般に関する説明２．実施形態についての説明
３．変形例

＜本開示の映像信号処理回路、映像信号処理方法、及び、表示装置、全般に関する説明＞ 本開示の映像信号処理回路又は映像信号処理方法は、画像の表示に寄与する有効画素の発光部が、電流の強度（大きさ）に応じて発光制御される電流駆動型の発光素子から成る表示装置に用いて好適なものである。電流駆動型の発光素子として、例えば、有機薄膜に電界をかけると発光する現象を用いた有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と記述する）を用いることができる。電流駆動型の発光素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。

画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。

本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、電流検出部が検出する電流について、第１のダミー画素の発光部を駆動するトランジスタに流れる電流とすることができる。これにより、表示パネルの経時的な輝度劣化の要素の一つである、発光部を駆動するトランジスタの特性の劣化（低下）を検出できることになる。

上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、有効画素領域外に第２のダミー画素を設ける一方、当該第２のダミー画素の輝度変化を検出する輝度検出部を備える構成とすることができる。これにより、表示パネルの経時的な輝度劣化の要素の他の一つである、有効画素の発光部の発光効率の低下分を検出できることになる。このとき、修正処理部について、検出した電流の実劣化量及び検出した輝度の実劣化量に基づいて、予め定められた劣化予測値を修正する構成とすることができる。

また、上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、第１のダミー画素及び第２のダミー画素について、有効画素と同等の構成を有し、かつ、動作条件も有効画素と同じ構成とすることができる。また、第１のダミー画素及び第２のダミー画素について、有効画素領域外に１行以上設けられる構成とすることができる。ここで、第１のダミー画素及び第２のダミー画素について、共通の画素から成る構成とすることができる。あるいは又、第１のダミー画素及び第２のダミー画素について、遮光構造を有する構成とすることができる。

また、上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、電流検出部について、検出抵抗と検出アンプとを有する構成とすることができる。ここで、検出抵抗は、第１のダミー画素を駆動するドライバの出力端と、第１のダミー画素に電源電圧を供給する電源供給線との間に接続される。検出アンプは、検出抵抗の両端に発生する電圧値を検出する。

また、上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、表示パネルが左右両側から電源電圧が供給される構成の場合、電流検出部について、電流変化の検出時に、表示パネルの片側からの電源電圧の供給を遮断するスイッチを有する構成とすることができる。また、電流検出部について、検出抵抗の両端間を選択的に短絡するスイッチを有する構成とすることができる。あるいは又、電流検出部について、第１のダミー画素の発光電流がパルス状の応答となる場合は、パルス状の応答の発光電流に同期して電流変化を検出する構成とすることができる。

また、上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、電流変化を検出のための検出パターンについて、１ラインが複数の画素ブロックに分けられ、輝度条件が異なる１種類以上の常時点灯画素ブロックと非点灯画素ブロックとから成る構成とすることができる。あるいは又、電流変化を検出のための検出パターンについて、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る構成とすることができる。

また、上述した好ましい構成を含む本開示の映像信号処理回路、映像信号処理方法、及び、表示装置にあっては、第１のダミー画素について、発光部を持たない構成とすることができる。すなわち、有効画素は、発光部と当該発光部を駆動するトランジスタを少なくとも有するのに対し、第１のダミー画素については、発光部が存在しない構成とする。これにより、第１のダミー画素が配置される領域には遮光構造が不要となる。

＜実施形態についての説明＞
図１は、本開示の実施形態に係る表示装置のシステム構成を示すブロック図である。

本実施形態では、画像の表示に寄与する有効画素の発光部が、電流の強度（大きさ）に応じて発光制御される電流駆動型の発光素子（電気光学素子）、例えば、有機ＥＬ素子から成るアクティブマトリクス型の有機ＥＬ表示装置を例に挙げて説明する。

アクティブマトリクス型の有機ＥＬ表示装置は、有機ＥＬ素子に流れる電流を、当該有機ＥＬ素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いることができる。本実施形態に係る有機ＥＬ表示装置１は、表示パネルモジュール（有機ＥＬパネルモジュール）１０、補正処理部２０、及び、修正処理部３０から成る。

表示パネルモジュール１０において、表示パネルを構成する発光素子（本例では、有機ＥＬ素子）は、その発光量と発光時間に比例して劣化する特性がある。一方で、表示パネルによって表示される画像の内容は一様ではない。このため、特定の表示領域の発光素子の劣化が進行しやすい。そして、劣化が進行した特定の表示領域の発光素子の輝度は、他の表示領域の発光素子の輝度に比べて相対的に低下する。このようにして、表示パネルが部分的に輝度劣化を起こす現象は、一般に、「焼き付き」と呼ばれている。

この表示パネルの焼き付きの原因となる輝度劣化の補正処理が、本実施形態では、補正処理部２０及び修正処理部３０によって行われる。そして、補正処理部２０及び修正処理部３０は、本開示の映像信号処理回路と言うことになる。また、補正処理部２０及び修正処理部３０による処理方法は、本開示の映像信号処理方法と言うことになる。補正処理部２０は、予め定められた劣化予測値（見積値）に基づいて、表示パネル（有機ＥＬパネル）の輝度劣化を含めた各種の補正処理を行う。修正処理部３０は、例えばＣＰＵ（中央処理装置）から成り、後述する各種センサの制御や各種センサを用いて所望の測定結果を取得し、その取得結果を基に、予め定められた劣化予測値（見積値）を修正する処理を行う。

［表示パネルモジュールの構成］
表示パネルモジュール１０は、データドライバ１１及びゲートスキャンドライバ１２を含む有機ＥＬパネル１３と、データドライバ１１やゲートスキャンドライバ１２等を駆動するタイミングコントローラ１４とを有する。

有機ＥＬパネル１３は、画像の表示に寄与する有効画素が行列状に２次元配置されて成る有効画素領域１５に加えて、当該有効画素領域１５の近傍に輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７を有する。輝度劣化測定用ダミー画素群１６のダミー画素は、輝度劣化をモニターするための画素（第２のダミー画素）であり、画像の表示には寄与しない。階調劣化測定用ダミー画素群１７は、階調劣化をモニターするための画素（第１のダミー画素）であり、画像の表示には寄与しない。例えば、輝度劣化測定用ダミー画素群１６は有効画素領域１５の下側に配置され、階調劣化測定用ダミー画素群１７は有効画素領域１５の上側に配置されている。但し、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の配置については、この配置例に限定されるものではない。

輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の各ダミー画素は、有効画素領域１５の有効画素と同等の構成（その詳細については後述する）を有し、有効画素領域１５の近傍に１行以上設けられる。また、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の各ダミー画素は、駆動電圧や駆動タイミング等の動作条件（駆動条件）についても、有効画素領域１５の有効画素と同じである。そして、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の各ダミー画素も、有効画素領域１５の有効画素と同様に、ゲートスキャンドライバ１２によって駆動される。

［補正処理部の構成］
補正処理部２０は、信号処理部２１による各種の信号処理の他に、本開示の重要な機能である焼き付き（輝度劣化）の補正処理が実施される。この補正処理を行う焼き付き補正部２２は、輝度劣化を補正するためのゲイン補正部２３と、階調劣化を補正するためのオフセット補正部２４とによって構成されている。ここで、輝度劣化の要因を、高輝度側での画質劣化に影響の大きい輝度変化（高輝度側変化）と、低輝度側での画質劣化に影響の大きい輝度変化（低輝度側変化）の２つに分けた場合、ゲイン補正部２３が高輝度側変化についての補正を担い、オフセット補正部２４が低輝度側変化についての補正を担う。

ゲイン補正部２３は、輝度劣化予測ＬＵＴ２３１、劣化履歴積算部２３２、及び、輝度ゲイン処理部２３３によって構成されている。輝度劣化予測ＬＵＴ２３１は、映像信号レベルより輝度劣化を予測する劣化予測値（見積値）を格納したテーブル（ルックアップテーブル）である。オフセット補正部２４は、階調劣化予測ＬＵＴ２４１、劣化履歴積算部２４２、及び、階調オフセット処理部２４３によって構成されている。階調劣化予測ＬＵＴ２４１は、映像信号レベルより階調劣化を予測する劣化予測値を格納したテーブル（ルックアップテーブル）である。

補正処理部２０は、信号処理部２１及び焼き付き補正部２２（ゲイン補正部２３及びオフセット補正部２４）の他に、ダミー画素パターン生成部２５及び信号出力部２６を備えている。ダミー画素パターン生成部２５は、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の各測定用ダミー画素領域にエージングパターンや測定パターンを表示するためのパターン信号を生成する。信号出力部２６は、焼き付き補正部２２を経た映像信号と、ダミー画素パターン生成部２５から与えられるパターン信号とを適宜混合したり、スイッチングしたりする。

（焼き付き補正の考え方）
ここで、補正処理部２０において実行される焼き付き補正の考え方について、図２を用いて説明する。

有機ＥＬパネル１３の有効画素の点灯輝度条件と点灯時間より、単位時間当たりの輝度劣化を示す輝度劣化予測ＬＵＴ２３１を基に、輝度劣化量ΔＬを次式（１）に従って予測する。
ΔＬ＝ΣΔＬｎ ・・・（１）
階調劣化(電圧シフト)に関しても、単位時間当たりの階調劣化を示す階調劣化予測ＬＵＴ２４１を基に、同じ手法で劣化量を算出することが可能である。

このようにして算出した劣化予測値に基づいて、入力映像信号に対して焼き付きゲインおよびオフセット補正を行う。具体的には、入力映像信号に対して補正係数値の乗算及び加減演算処理を実行する。輝度劣化予測ＬＵＴ２３１は、予め製品投入前の評価専用パネルやテストセル等を複数用いて、特定輝度条件、環境時間下で測定した結果の平均値に基づいて作製されることが多い。そのため、パネル特性のばらつきが大きい場合、十分な補正効果が得られない場合が発生する。

本開示の技術は、輝度劣化、階調劣化に対して個別パネルに特性ばらつきが発生しても補正精度的に十分な補正効果を得ることができる手法を提供するものである。以下に、その手法について説明する。

焼き付き補正については、輝度劣化成分と階調劣化成分に個別に分離して実行することが可能である。輝度劣化は、主要因として、有機ＥＬ素子の材料自体の発光効率が劣化することによって起こる。階調劣化については、有機ＥＬ素子を駆動するためのトランジスタの特性（発光開始電圧シフト）の劣化（低下）によって起こる。これらの劣化は最終的に輝度変化として現れるため、発光画素の輝度変化を測定することも可能である。但し、トランジスタの特性の劣化は、低輝度側の輝度変化となるため、輝度変化を測定のみでは、効果的な補正を行うことができない。

本開示の技術では、輝度劣化と階調劣化をそれぞれ輝度変化、電流変化という形で測定することによって実画素の劣化を測定し、その測定結果を基に各劣化予測ＬＵＴ２３１，２４１を適宜自動的に更新するようにする。これにより、パネル毎の特性ばらつきを低減することができる。この劣化予測ＬＵＴ２３１，２４１の修正を行う部分が、以下に説明する修正処理部３０である。

［修正処理部の構成］
修正処理部３０は、輝度センサ３１、電流センサ３２、ダミー画素センサ制御部３３、センサ信号処理部３４、初期特性保持部３５、輝度／階調劣化算出部３６、劣化量予測ＬＵＴ保持部３７、ダミー画素劣化履歴積算部３８、及び、劣化量予測ＬＵＴ修正値算出部３９によって構成されている。

輝度センサ３１は、輝度劣化測定用ダミー画素群１６のダミー画素の輝度変化を検出する輝度検出部の一例である。電流センサ３２は、階調劣化測定用ダミー画素群１７のダミー画素の電流変化を検出する電流検出部（電流検出回路）の一例である。ダミー画素センサ制御部３３は、輝度センサ３１及び電流センサ３２の動作、並びに、ダミー画素の発光を制御するためのものである。センサ信号処理部３４は、輝度センサ３１及び電流センサ３２の出力信号を平均化する処理を行うためのものである。

初期特性保持部３５は、劣化量を検出する際に基準となる初期測定結果を保持するためのものである。輝度／階調劣化算出部３６は、エージング後の輝度変化および電流変化の測定結果より劣化量を算出するためのものである。ここで、「エージング」とは、ユーザーの使用期間中にダミー画素を一定輝度で発光させることを言う。劣化量予測ＬＵＴ保持部３７は、ダミー画素の発光値から各劣化量を予測するためのものである。ダミー画素劣化履歴積算部３８は、劣化量の予測が行われたダミー画素の劣化量の履歴を積算するためのものである。劣化量予測ＬＵＴ修正値算出部３９は、履歴積算結果と実画素の測定結果より求めた輝度／階調劣化量を基に劣化予測ＬＵＴの修正を行うためのものである。

（劣化予測ＬＵＴの修正処理の概要）
上記構成の修正処理部３０における、劣化測定用ダミー画素による輝度劣化予測ＬＵＴ及び階調劣化予測ＬＵＴの修正処理の概要について説明する。

劣化予測ＬＵＴの修正処理は、初期処理のステップと、ユーザーが使用している状態で行われる通常処理のステップとの２つのステップで実行される。初期処理については、表示パネルモジュール１０の出荷前に実施することが望ましい。但し、出荷前の実施に限られるものではなく、商品形態になった後でも、ユーザーが使用前の初期設定時に実施することも可能である。

初期処理のステップの処理手順について、図３Ａのフローチャートを用いて説明する。先ず、劣化測定用ダミー画素の劣化量を算出するための基準となるエージング開始前の発光電圧特性（Ｖ−Ｌ）と発光電流特性（Ｉ−Ｌ）、即ち、ダミー画素の初期特性を基準データとして輝度センサ３１及び電流センサ３２によって測定する（ステップＳ１１）。次いで、この測定したダミー画素の初期特性を、センサ信号処理部３４を経由して初期特性保持部３５に保存する（ステップＳ１２）。

ユーザーが使用している状態で行われる通常処理は、通常動作モードと測定／ＬＵＴ修正モードとから成る。

通常処理の通常動作モードの処理手順について、図３Ｂのフローチャートを用いて説明する。先ず、劣化測定用ダミー画素を所定の輝度で発光させてエージングし、それと同時に、エージング画素の階調に応じて劣化予測ＬＵＴよりダミー画素の劣化量履歴を算出する（ステップＳ２１）。

次に、一定期間が経過したか否かの判定を行う（ステップＳ２２）。ここで、一定期間（一定時間）としては、例えば、１表示フレーム周期が設定される。そして、ステップＳ２２で一定時間が経過したと判定するまで、ステップＳ２１の処理、即ち、エージング画素点灯＆劣化量履歴算出の処理を繰り返して実行する。これにより、一定期間毎に、即ち、１表示フレーム周期毎に劣化量履歴が積算される。そして、劣化履歴積算量を定期的に保存する（ステップＳ２３）。この通常動作モードの処理は、ダミー画素劣化履歴積算部３８の処理となる。

続いて、通常処理の測定／ＬＵＴ修正モードの処理手順について、図４のフローチャートを用いて説明する。先ず、所定時間ｔだけエージングした後の劣化測定用ダミー画素の発光電圧特性と発光電流特性を測定（即ち、劣化データを取得）し、保存する（ステップＳ３１）。次いで、初期処理で測定した発光電圧特性及び発光電流特性（即ち、基準データ）と、エージング後に測定した発光電圧特性及び発光電流特性（即ち、劣化データ）とに基づいて、輝度劣化量（ゲイン劣化量）ΔＬｄを算出する（ステップＳ３２）。この輝度劣化量ΔＬｄの算出処理は、輝度／階調劣化算出部３６の処理となる。

次に、各エージング条件の劣化履歴積算量ΔＬｍを読み出し（ステップＳ３３）、次いで、上記の測定結果より算出した輝度劣化量ΔＬｄと、通常動作モードで積算した劣化履歴積算値ΔＬｄとに基づいて補正係数を算出する（ステップＳ３４）。そして、その算出した補正係数を基に劣化予測ＬＵＴを更新し、保存する（ステップＳ３５）。この劣化予測ＬＵＴの更新＆保存処理は、劣化量予測ＬＵＴ保持部３７及び劣化量予測ＬＵＴ修正値算出部３９の処理となる。

以上の処理を行うことで、一連のダミー画素による劣化予測ＬＵＴの更新処理が完了する。更新処理完了後はまた通常動作モードに移行し、エージングが再開される。以降は、通常動作モードと測定／ＬＵＴ修正モードとを定期的に交互に繰り返し、適宜劣化予測ＬＵＴを更新する。通常動作モードと測定／ＬＵＴ修正モードとは、定期的（設定間隔）での繰り返しに限られるものではなく、例えば、駆動モード毎に実施する構成を採ることも可能である。

以上では、輝度劣化予測ＬＵＴの修正処理を例に挙げて説明したが、階調劣化予測ＬＵＴの修正処理についても、基本的に、輝度劣化予測ＬＵＴの修正処理と同様である。

（検出パターン、センサ測定方法、及び、劣化量算出方法について）
ここで、各劣化量検出のための検出パターン、その検出パターンを用いた輝度センサ３１による測定方法、及び、劣化量算出方法について説明する。

本実施形態に係る表示パネルモジュール（有機ＥＬパネルモジュール）１０は、輝度劣化をモニターするための輝度劣化測定用ダミー画素群１６と、階調劣化(電流劣化)をモニターするための階調劣化測定用ダミー画素群１７とを有している。

先ず、輝度劣化測定用ダミー画素群１６について説明する。劣化量検出のための検出パターンとは、輝度劣化測定用ダミー画素群１６における発光画素と非発光画素の配置パターンのことである。検出パターンとしては、発光画素（点灯画素）と非発光画素（非点灯画素）とが混在するものを使用する。例えば、図５Ａに示す発光画素と非発光画素とが市松状の繰り返し配置となる市松パターン構造や、図５Ｂに示す発光画素と非発光画素とが縦ストライプ状の繰り返し配置となる縦ライン（ストライプ）パターン構造の検出パターンを使用する。

そして、エージング状態では、発光画素を所定の輝度条件で常時点灯し続ける。非発光画素については、エージング中も非点灯となる。図５Ａに示す市松パターン構造や、図５Ｂに示す縦ラインパターン構造のように、発光画素と非発光画素とを混在させる理由は、非発光画素によって、発光による劣化分を除いた変動分を検出することができるからである。

検出パターンのサイズについては、輝度センサ３１の受光感度や画素サイズに応じて最適なパターンサイズを選択する。図５Ａに、輝度センサ３１の平面視のサイズを二点鎖線で示す。図５Ａに示すように、検出パターンは、輝度センサ３１の平面視のサイズより大きいサイズ（領域）となるように設けられる。検出パターンは、エージングを行う全ての色に適用される。また、検出パターンは、劣化予測ＬＵＴの輝度条件数分のパターン数を隣接パターンが測定に影響を及ぼさないような間隔で配置することが望ましい。

以下に、図５Ｂに示す縦ラインパターン構造の検出パターンを使用した場合を例に挙げて、輝度センサ３１による測定方法及び劣化量算出方法について説明する。

縦ラインパターン構造の検出パターンにあっては、例えば、奇数列のダミー画素を点灯（エージング）画素とし、偶数列のダミー画素を非点灯（非エージング）画素とする。そして、測定時は、点灯画素、非点灯画素共に、所定の表示階調範囲内で表示パターン信号Ｖ_sigをダミー画素パターン生成部２５で可変し、階調−輝度の関係を輝度センサ３１で測定する。

次に、非点灯画素の階調−輝度の初期測定の測定結果と、非点灯画素の階調−輝度の所定時間ｔが経過後の測定結果とから、経時及び環境変動量Ｇａｉｎ＿ｒｅｆ／Ｏｆｆｓｅｔ＿ｒｅｆを算出する。次いで、経時及び環境変動量Ｇａｉｎ＿ｒｅｆ／Ｏｆｆｓｅｔ＿ｒｅｆを基に、エージング後の点灯画素の階調−輝度の測定値の経時及び環境変動分を補正する。そして、経時及び環境変動分の補正結果と、劣化量算出基準値として初期に測定済みの階調−輝度の測定結果とから点灯、エージング経過後の各輝度／階調劣化量を算出する。

具体的な算出方法については、次の通りである。すなわち、図６に示すように、初期測定時（初期特性）の輝度とエージング後の輝度とが等しくなるときの階調をすべての測定ポイントについて求め、エージング後階調（劣化後階調）−初期階調（劣化前階調）の関係を導く。図６に示す式は、有機ＥＬパネル１３の発光特性が例えばγ＝２．２の場合であり、当該式において、ｙは輝度、ｘは階調、ａ（ａ₁，ａ₂，・・・）は輝度劣化係数、ｂ（ｂ₁，ｂ₂，・・・）は階調劣化係数である。

そして、この導出結果を基に最小二乗法による回帰演算を用いることによって輝度劣化量（ゲイン成分）と階調劣化量（オフセット成分）を算出することが可能となる。より具体的には、非エージングのある測定ポイント（階調）と同じ階調のときのエージングの輝度が、非エージングの何階調目に相当するかを算出（測定ポイント間は直線補間）し、回帰計算により輝度劣化量と階調劣化量を算出する。

階調−輝度の関係を輝度センサ３１で測定する際の測定階調範囲と測定ステップについては次の通りである。図７Ａに、輝度劣化測定の場合の初期測定時のＶ−Ｌ特性（電圧−輝度）を示し、図７Ｂに、輝度劣化測定の場合の通常測定時のＶ−Ｌ特性（電圧−電流）を示す。初期測定時には、初期の測定結果が基準となる訳であるから、相対的に細かいステップにて細かく測定する。一方、通常測定時は、ユーザー使用時であることから、相対的に大きなステップにて大まかに測定する。測定ステップについては、基本的に均等に設定するが、不均等に設定することも可能である。測定時のステップの方向については、任意に変更可能である。ステップの方向が変更可能であることで、例えば、両方向で測定してその平均をとるようにすることができる。

図８Ａに、階調劣化測定の場合の初期測定時のＶ−Ｌ特性を示し、図８Ｂに、階調劣化測定の場合の通常測定時のＶ−Ｌ特性を示す。測定ステップについては、基本的に、輝度劣化測定の場合と同じ考え方である。尚、階調劣化測定の場合は、発光開始電圧シフトを検出するものであるため、測定範囲は低階調側に限定してもよい。

上記のように輝度センサ３１の測定結果から階調劣化量（オフセット成分）も算出可能ではあるが、本実施形態では、輝度センサ３１に関しては輝度劣化量（ゲイン成分）の補正にのみ使用することを特徴とする。

（輝度劣化予測ＬＵＴの補正について）
次に、輝度劣化予測ＬＵＴ２３１の補正の具体的な処理方法について説明する。

前述のエージング画素の輝度変化の測定結果から算出した輝度劣化量（ゲイン成分）と、通常動作時に所定輝度で点灯した時間と、輝度劣化予測ＬＵＴ２３１から算出される劣化履歴積算値を基に補正係数を算出する。劣化履歴積算値については、ＣＰＵで点灯時間の積算を行う場合、輝度劣化予測ＬＵＴ２３１と時間積算値より、下記の手順で算出することができる。

点灯積算時間Ｔを次式（２）のように定義する。
Ｔ＝Ｔ_m ・・・（２）
次に、図９に示す輝度劣化カーブ特性において、各変化率ａ_iに対する時間Δｔ_iを、次式（３）に基づいて算出する。
Δｔ_i＝ΔＬ／ａ_i ・・・（３）

上記の式（２）及び式（３）より、次式（４）を満たすＴ_d及びｉを算出する。
Ｔ_d＝Ｔ_m−ΣΔｔ_i＜０ ・・・（４）
そして、式（４）を満たすｉ＝ｎと定義する。

上記の式（４）から求めたＴ_d及びｎより、次式（５）にて履歴積算値Ｌ_mを算出する。
Ｔ_d＝ΔＬ×ｎ＋ａ_n+1×ΔＴ_d ・・・（５）
このようにして、図９に示す輝度劣化カーブ特性からどの程度劣化したかを履歴積算値Ｌ_mとして算出する。

補正係数については、各ダミー画素の劣化量履歴積算結果ΔＬ_masterと、ダミー画素のセンサ検出結果より算出した劣化量ΔＬ_dummyを基に、次式（６）にて各輝度のＬＵＴ補正係数Ｃ_ofを算出する。

このようにして、補正係数Ｃ_ofは、前回の輝度劣化量（ゲイン成分）の情報と前回の劣化積算値からの各々の輝度劣化量の差分と劣化履歴積算値の差分の比として算出される。更新する輝度劣化予測ＬＵＴ２３１は、直前の劣化予測ＬＵＴにこの補正係数Ｃ_ofを掛けることによって生成される。以上の処理を適宜繰り返すことにより、予め有機ＥＬ表示装置１に設定されていた輝度劣化予測ＬＵＴ２３１が更新されていく。有効画素の劣化履歴に関しては、補正係数Ｃ_ofの平均値を使用して修正を行うようにする。

（有効画素の画素回路）
ここで、有機ＥＬパネル１３の有効画素領域１５を構成する有効画素の具体的な回路構成について、図１０を用いて説明する。図１０は、有効画素の具体的な回路構成の一例を示す回路図である。有効画素５０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子（電気光学素子）である有機ＥＬ素子５１から成る。

図１０に示すように、有効画素５０は、有機ＥＬ素子５１と、有機ＥＬ素子５１に電流を供給することによって当該有機ＥＬ素子５１を駆動する駆動回路とによって構成されている。有機ＥＬ素子５１は、全ての画素５０に対して共通に配線された共通電源線６４にカソード電極が接続されている。

有機ＥＬ素子５１を駆動する駆動回路は、駆動トランジスタ５２、サンプリングトランジスタ（書込みトランジスタ）５３、保持容量５４、及び、補助容量５５から成る。すなわち、ここで例示する駆動回路は、２つのトランジスタ（２２，２３）及び２つ容量素子（２４，２５）から成る２Ｔｒ／２Ｃ型の回路構成となっている。

駆動トランジスタ５２及びサンプリングトランジスタ５３として、例えば、Ｎチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ５２及びサンプリングトランジスタ５３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、駆動トランジスタ５２及びサンプリングトランジスタ５３の一方又は両方として、Ｐチャネル型のＴＦＴを用いることもできる。

上記の回路構成の駆動回路では、後述するように、駆動トランジスタ５２に与える電源電圧を切り替えることによって有機ＥＬ素子５１の発光／非発光（発光時間）を制御することになる。このため、本画素回路を有する有機ＥＬパネル１３にあっては、有効画素５０を駆動する垂直駆動部（スキャンドライバ）として、ゲートスキャンドライバ１２に加えて、電源スキャンドライバ１８が設けられている。

そして、有効画素領域１５には、行列状の有効画素５０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線６１と電源供給線６２とが画素行毎に配線されている。更に、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線６３が画素列毎に配線されている。走査線６１は、ゲートスキャンドライバ１２の対応する行の出力端に接続されている。電源供給線６２は、電源スキャンドライバ１８の対応する行の出力端に接続されている。信号線６３は、データドライバ１１の対応する列の出力端に接続されている。

データドライバ１１は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖ_sigと基準電圧Ｖ_ofsとを選択的に出力する。ここで、基準電圧Ｖ_ofsは、映像信号の信号電圧Ｖ_sigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、周知の閾値電圧（Ｖ_th）の補正処理等に用いられる。

ゲートスキャンドライバ１２は、有効画素５０への映像信号の信号電圧の書込みに際して、走査線６１に対して書込み走査信号ＷＳを順次供給することによって有効画素領域１５の各画素５０を行単位で順番に走査する、所謂、線順次走査を行う。

電源スキャンドライバ１８は、ゲートスキャンドライバ１２による線順次走査に同期して、第１電源電圧Ｖ_{cc_H}と当該第１電源電圧Ｖ_{cc_H}よりも低い第２電源電圧Ｖ_{cc_L}とで切り替わることが可能な電源電圧ＤＳを電源供給線６２に供給する。電源スキャンドライバ１８による電源電圧ＤＳのＶ_{cc_H}／Ｖ_{cc_L}の切替えによって、有効画素５０の発光／非発光（消光）の制御が行われる。

駆動トランジスタ５２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子５１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線６２に接続されている。サンプリングトランジスタ５３は、一方の電極（ソース／ドレイン電極）が信号線６３に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ５２のゲート電極に接続されている。また、サンプリングトランジスタ５３のゲート電極は、走査線６１に接続されている。

駆動トランジスタ５２及びサンプリングトランジスタ５３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量５４は、一方の電極が駆動トランジスタ５２のゲート電極に接続され、他方の電極が駆動トランジスタ５２の他方の電極、及び、有機ＥＬ素子５１のアノード電極に接続されている。補助容量５５は、一方の電極が有機ＥＬ素子５１のアノード電極に接続され、他方の電極が固定電位のノード（本例では、共通電源線６４／有機ＥＬ素子５１のカソード電極）に接続されている。補助容量５５は、例えば、有機ＥＬ素子５１の容量不足分を補い、保持容量５４に対する映像信号の書込みゲインを高めるために設けられている。但し、補助容量５５は、必須の構成要素ではない。すなわち、有機ＥＬ素子５１の容量不足分を補う必要がない場合には、補助容量５５は不要となる。

上記構成の有効画素５０において、サンプリングトランジスタ５３は、ゲートスキャンドライバ１２から走査線６１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、サンプリングトランジスタ５３は、信号線６３を通してデータドライバ１１から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖ_sigまたは基準電圧Ｖ_ofsをサンプリングして画素５０内に書き込む。サンプリングトランジスタ５３によって書き込まれた信号電圧Ｖ_sigまたは基準電圧Ｖ_ofsは、駆動トランジスタ５２のゲート電極に印加されるとともに保持容量５４に保持される。

駆動トランジスタ５２は、電源供給線６２の電源電圧ＤＳが第１電源電圧Ｖ_{cc_H}にあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ５２は、電源供給線６２から電流の供給を受けて有機ＥＬ素子５１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ５２は、飽和領域で動作することにより、保持容量５４に保持された信号電圧Ｖ_sigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子５１に供給し、当該有機ＥＬ素子５１を電流駆動することによって発光させる。

駆動トランジスタ５２は更に、電源電圧ＤＳが第１電源電圧Ｖ_{cc_H}から第２電源電圧Ｖ_{cc_L}に切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ５２は、有機ＥＬ素子５１への駆動電流の供給を停止し、有機ＥＬ素子５１を非発光状態にする。すなわち、駆動トランジスタ５２は、電源電圧ＤＳ（Ｖ_{cc_H}／Ｖ_{cc_L}）の切替えの下に、有機ＥＬ素子５１の発光時間（発光／非発光）を制御するトランジスタとしての機能をも併せ持っている。

上述した有機ＥＬパネル１３では、ゲートスキャンドライバ１２及び電源スキャンドライバ１８を有効画素領域１５の左右方向の一方側にそれぞれ配する、所謂、片側駆動の構成となっているが、これに限られるものではない。すなわち、ゲートスキャンドライバ１２及び電源スキャンドライバ１８を共に、有効画素領域１５の左右方向の両側に配する、所謂、両側駆動の構成を採ることも可能である。この両側駆動の構成を採ることで、走査線６１及び電源供給線６２の配線抵抗や配線容量（寄生容量）に起因する伝搬遅延の問題を解消することができる。

（発光電流変化の検出原理及び電流センサの構成）
次に、階調劣化測定用ダミー画素の発光電流Ｉ_dsの変化を検出する原理及び電流センサ（電流検出部／電流検出回路）３２の構成について以下に説明する。

階調劣化測定用ダミー画素（電流変化検出用専用画素）は、有効画素領域１５の外に１スキャンライン（１行）以上設けられる。発光電流Ｉ_dsの変化については、図１１に示すように、そのスキャンラインについてのゲートスキャンドライバ１２（１２Ａ，１２Ｂ）の出力端と、パネル発光電源用配線である電源供給線６２との間に挿入された検出抵抗７１の両端に発生する電圧値にて検出する。発光電流Ｉ_dsを検出するための電流センサ３２の具体的な構成については後述する。

尚、先述した画素構成にあっては、電源電圧ＤＳの切替えによって有機ＥＬ素子５１の発光時間を制御する場合などには、有機ＥＬ素子５１に流れる発光電流Ｉ_dsがパルス状の応答となる。このような場合には、パルス状の応答の発光電流に同期して、より具体的には、発光時間の制御に同期して有効発光期間の発光電流Ｉ_dsの電流変化を検出することになる。

ところで、カラー表示対応の表示装置にあっては、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。そして、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。その際、電流変化を検出する画素について、エージング及び劣化検出は、全色の画素を対象として行ってもよいが、特定色（代表色）を対象として行ってもよい。

図１１には、階調劣化測定用ダミー画素群１７の１番目のライン（行）の２つのダミー画素１７Ａの画素回路について図示している。図１０と図１１との対比から明らかなように、ダミー画素１７Ａは、有効画素５０と同等の構成となっている。すなわち、ダミー画素１７Ａは、有機ＥＬ素子５１、駆動トランジスタ５２、サンプリングトランジスタ５３、保持容量５４、及び、補助容量５５から成る構成となっている。ダミー画素１７Ａは更に、駆動電圧や駆動タイミング等の動作条件についても有効画素５０と同じである。輝度劣化測定用ダミー画素群１６のダミー画素についても同様である。

図１２は、階調劣化測定用ダミー画素の電流検出のための電源供給線６２の配線引き出しの一例を示す配線図である。図１２には、理解を容易にするために、走査線６１を破線で示し、電源供給線６２を一点鎖線で示している。本例では、ゲートＮｏ．１〜４の電源供給線６２をダミー画素の電流検出のための配線とし、ゲートＮｏ．１とＮｏ．３の配線を使用して電流検出を行う。

図１２に示すように、検出抵抗７１に接続される電源供給線６２は、データドライバ１１が搭載されるデータＣＯＦ(Chip On Film)４１（又は、ゲートスキャンドライバ１２が搭載されるゲートＣＯＦ４２）を介して中継基板４３（又は、中継基板４４）に渡される。そして、中継基板４３（又は、中継基板４４）に渡された電源供給線６２は、当該中継基板４３（又は、中継基板４４）に配置された検出抵抗７１に接続される。

尚、電流変化検出のための階調劣化測定用ダミー画素群（領域）１７は、ダミー画素１７Ａが発光した光が外部に漏れないように、ブラックマスク等の遮光構造によって覆われている。

図１１において、電流センサ３２は、発光電流Ｉ_dsを検出するための検出抵抗７１に加えて、微弱な検出電圧を増幅する差動アンプ回路７２と、アナログ電圧をデジタル値に変換するＡＤコンバータ７３とを有し、中継基板４３（又は、中継基板４４）に配された構成となっている。差動アンプ回路７２は、検出抵抗７１の両端間に発生する微弱な検出電圧を検出する検出アンプの一例である。ＡＤコンバータ７３から出力される、発光電流Ｉ_dsについての検出電圧のデジタル値は、センサ制御部（ダミー画素センサ制御部）３３に供給される。センサ制御部３３は、電流センサ３２に対する各種の設定や、変換トリガ、測定値の読み出しを行う。

電流センサ３２は更に、通常動作時に検出抵抗７１をバイパスする（短絡する）ためのスイッチ７４及び両側駆動（両側電源供給）の場合に検出時にのみ片側駆動（片側電源供給）に切り替えるためのスイッチ７５を有している。これらスイッチ７４，７５は、エージング時の検出抵抗７１による電圧降下の影響を低減し、かつ、測定時の電流微弱な電流を効果的に検出するための工夫の１つとして設けられている。

１ラインの検出電流は微弱である。このような状況下において、電源スキャンドライバ１８を含むゲートスキャンドライバ１２Ａ，１２Ｂが有効画素領域１５を挟んで左右両側に存在し、電源電圧ＤＳをパネルの両側から供給すると、電流の流れが分散して均等に測定できず、検出精度が低下する場合がある。スイッチ７５はその対策として、即ち、電流の流れを分散させず、検出精度の向上を図るために設けられている。

スイッチ７４，７５の動作例を図１３に示す。電流変化検出用専用画素である階調劣化測定用ダミー画素１７Ａのモードとして、エージングモード・起動時のモード１、片側駆動エージング時のモード２、Ｉ_ds／２の電流測定時のモード３、及び、電流測定モードのモード４の４つのモードの場合について説明する。

エージングモード・起動時のモード１では、検出抵抗７１側のスイッチ７４及び切離しゲート側のスイッチ７５を共に閉（Ｃｌｏｓｅ）状態とする。片側駆動エージング時のモード２では、スイッチ７４を閉状態とし、スイッチ７５を開（Ｏｐｅｎ）状態とする。Ｉ_ds／２の電流測定時のモード３では、スイッチ７４を開状態とし、スイッチ７５を閉状態とする。電流測定モードのモード４では、スイッチ７４，７５を共に開状態とする。

（電流変化検出用の検出パターン）
階調劣化測定用ダミー画素に適用する、電流変化を検出するための検出パターンの例を図１４に示す。検出パターンは、１ライン（１行）が複数の画素ブロックに分けられ、輝度条件が異なる１種類以上のエージング画素領域（常時点灯画素ブロック）と非エージング画素部（非点灯画素ブロック）とから構成される。電流センサ３２のばらつきや経時劣化を校正するために各ラインに黒パターン（非エージング画素部）を挿入する。測定時に、０［ｎｉｔ］の特性を測定し、初期値と比較することで、電流センサ３２のばらつきや経時劣化を校正することができる。

また、エージング時及び測定時のパネル位置による特性ばらつきを低減することを目的とした検出パターンとすることも可能である。具体的には、図１５に示すように、１種類以上の輝度条件の常時点灯画素（エージング画素）と非点灯画素（非エージング画素）との組み合わせで構成される検出パターンのブロックを、１ライン内で周期的に複数個配置する構成とすることも可能である。輝度劣化測定用ダミー画素のときと同様にエージング状態では、所定の輝度条件で発光画素は常時点灯し続ける。非発光画素は、エージング中も非点灯となる。

測定時（初期動作及び通常動作）は、発光、非発光画素共に所定の表示階調範囲内で表示パターン信号Ｖ_sig(表示階調)を可変し、表示階調−発光電流の関係を検出抵抗７１の両端間に発生する電圧値として測定する。発光電流劣化に関しては、発光開始電圧を検出することが重要であるため、特に低輝度側の測定感度の向上に重点を置いた検出回路構成及びサンプリングにすることによってより精度の高い検出が可能となる。

以降の階調劣化予測ＬＵＴの更新処理に関しては、輝度劣化測定用ダミー画素と輝度センサ３１による輝度劣化予測ＬＵＴの更新処理と同じ処理が実行される。但し、階調劣化予測ＬＵＴの更新には、算出したオフセット成分（階調劣化）のみを補正に使用することを特徴とする。

以上に説明した処理がすべて実行されることによって輝度劣化及び階調劣化に対して個別パネルの特性にばらつきが発生しても補正精度的に十分な補正効果が得られることとなる。特に、高感度で高価な輝度センサ等を使用しなくても、低輝度側で画質劣化に影響の大きい発光開始電圧シフトの劣化予測値（見積値）のばらつきを精度よく補正できる。輝度センサ３１については、高輝度側測定を優先することによって測定時間の短縮も可能になる。また、輝度センサ３１自体の感度の劣化や、取り付け位置の経時的なずれによる測定誤差の影響を低減することが可能になるため補正精度が向上する。

＜変形例＞
以上、本開示の技術について実施形態を用いて説明したが、本開示の技術は上記の実施形態に記載の範囲には限定されない。すなわち、本開示の技術の要旨を逸脱しない範囲内で上記の実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本開示の技術の技術的範囲に含まれる。

例えば、上記の実施形態では、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７を個別に配置する構成としたが、共用する（共通の画素を用いる）構成でも構わない。輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７を共通のダミー画素群とすることによって測定用ダミー画素を配する領域を削減できるため、測定用ダミー画素を設けることによる有機ＥＬパネル１３の額縁の増加を必要最小限に抑えることが可能となる。

また、上記の実施形態では、輝度劣化測定用ダミー画素群１６及び階調劣化測定用ダミー画素群１７の各ダミー画素を共に有効画素５０と同様の画素構造のものを使用する場合を例に挙げて説明を行ったが、これに限られるものではない。階調劣化に関しては、駆動トランジスタ５２のトランジスタ特性（発光開始電圧シフト）の劣化（低下）により、発光電流Ｉ_dsが変化することによって発生する。そのため、この発光電流Ｉ_dsの変化に着目した場合、駆動トランジスタ５２のみに流れる電流変化を検出するようにしても、階調劣化を測定することは可能である。

そこで、階調劣化測定用ダミー画素群１７のダミー画素１７Ｂについて、図１６に示すように、有効画素５０の画素回路と同じ構造（例えば、ＴＦＴ構造）で、かつ、有機ＥＬ素子５１が接続されていない（有機ＥＬ素子５１を持たない）画素構成とする。より具体的には、駆動トランジスタ５２の一方の電極（ソース／ドレイン電極）を共通電源線６４に直接接続し、駆動トランジスタ５２に流れる電流変化を検出することによって階調劣化を測定する。

先述した実施形態のように、測定に有機ＥＬ素子５１を発光させるダミー画素１７Ａを用いる場合、その発光による影響が有効画素領域１５に及ばないようにするための工夫が必要となる。具体的には、階調劣化測定用ダミー画素群１７を有効画素領域１５からある程度離して配置したり、先述したように遮光構造が必要になる。これに対して、本変形例に係るダミー画素１７Ｂの回路構成のように、有機ＥＬ素子５１を持たない画素構成の場合、有効画素領域１５外にダミー画素１７Ｂを配置する制約がなくなるとともに、遮光構造が必要なくなるため、パネル設計の自由度をより向上できる。例えば、有機ＥＬ素子５１を持つ画素構成の場合に比べて、パネルの狭額縁化を図ることができるため、画面サイズを大きくできる。

また、上記の実施形態では、電流検出部（電流センサ）３２を構成する検出抵抗７１及び差動アンプ回路７２等を中継基板４３（又は、中継基板４４）に配するとしたが、有機ＥＬパネル１３上、あるいは、データドライバ１１又はゲートスキャンドライバ１２に内蔵することも可能である。この場合も、データＣＯＦ４１（又は、ゲートＣＯＦ４２）を介して中継基板４４（又は、中継基板４５）に検出電圧が伝送される。

また、上記の実施形態では、有機ＥＬ素子５１を駆動する駆動回路について、２つのトランジスタ（５２，５３）及び２つ容量素子（５４，５５）から成る２Ｔｒ／２Ｃ型の回路としたが、これに限られるものではない。例えば、基準電圧Ｖ_ofsを選択的に駆動トランジスタ５２に与えるスイッチングトランジスタを追加した回路構成や、必要に応じて更に１つあるいは複数のトランジスタを追加した回路構成とすることもできる。

更に、上記の実施形態では、有効画素５０の発光素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子を用いた表示装置全般に対して適用可能である。

尚、本開示は以下のような構成を取ることもできる。
［１］有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と、
を備える映像信号処理回路。
［２］電流検出部が検出する電流は、第１のダミー画素の発光部を駆動するトランジスタに流れる電流である上記［１］に記載の映像信号処理回路。
［３］表示パネルは、有効画素領域外に配された第２のダミー画素を有し、
第２のダミー画素の輝度変化を検出する輝度検出部を備え、
修正処理部は、電流検出部が検出する電流の実劣化量及び輝度検出部が検出する輝度の実劣化量に基づいて、予め定められた劣化予測値を修正する上記［１］又は上記［２］に記載の映像信号処理回路。
［４］第１のダミー画素及び第２のダミー画素は、有効画素と同等の構成を有し、かつ、動作条件も有効画素と同じである上記［１］から上記［３］のいずれかに記載の映像信号処理回路。
［５］第１のダミー画素及び第２のダミー画素は、有効画素領域外に１行以上設けられる上記［１］から上記［４］のいずれかに記載の映像信号処理回路。
［６］第１のダミー画素及び第２のダミー画素は、共通の画素から成る上記［１］から上記［５］のいずれかに記載の映像信号処理回路。
［７］第１のダミー画素及び第２のダミー画素は、遮光構造を有する上記［１］から上記［６］のいずれかに記載の映像信号処理回路。
［８］電流検出部は、
第１のダミー画素を駆動するドライバの出力端と、第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗と、
検出抵抗の両端間に発生する電圧値を検出する検出アンプと、
を有する上記［１］から上記［７］のいずれか１項に記載の映像信号処理回路。
［９］表示パネルは、左右両側から電源電圧が供給される構成となっており、
電流検出部は、電流変化の検出時に、表示パネルの片側からの電源電圧の供給を遮断するスイッチを有する上記［８］に記載の映像信号処理回路。
［１０］電流検出部は、検出抵抗の両端間を選択的に短絡するスイッチを有する上記［８］又は上記［９］に記載の映像信号処理回路。
［１１］電流検出部は、第１のダミー画素の発光電流がパルス状の応答となる場合は、パルス状の応答の発光電流に同期して電流変化を検出する上記［１］から上記［１０］のいずれかに記載の映像信号処理回路。
［１２］電流変化を検出のための検出パターンは、１ラインが複数の画素ブロックに分けられ、輝度条件が異なる１種類以上の常時点灯画素ブロックと非点灯画素ブロックとから構成される上記［１］から上記［１１］のいずれかに記載の映像信号処理回路。
［１３］電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る上記［１］から上記［１２］のいずれかに記載の映像信号処理回路。
［１４］第１のダミー画素は、発光部を持たない構成となっている上記［１］から上記［１３］のいずれかに記載の映像信号処理回路。
［１５］有効画素及びダミー画素の発光部が、電流の強度に応じて発光制御される電流駆動型の発光素子から成る上記［１］から上記［１４］のいずれかに記載の映像信号処理回路。
［１６］電流駆動型の発光素子は、有機エレクトロルミネッセンス素子である上記［１５］に記載の映像信号処理回路。
［１７］表示パネルの有効画素領域外に配された第１のダミー画素の電流変化を検出し、
検出した電流の実劣化量に基づいて、予め定められた劣化予測値を修正し、
修正した劣化予測値に基づいて、有効画素を駆動する映像信号を補正する映像信号処理方法。
［１８］表示パネルの有効画素領域外に配された第２のダミー画素の電流変化を検出し、
検出した電流の実劣化量及び検出した輝度の実劣化量に基づいて、予め定められた劣化予測値を修正する上記［１７］に記載の映像信号処理方法。
［１９］有効画素領域外に配された第１のダミー画素を有する表示パネルと、
第１のダミー画素の電流変化を検出する電流検出部と、
電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
修正処理部によって修正された劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と、
を備える映像信号処理回路を有する表示装置。
［２０］表示パネルは、有効画素領域外に配された第２のダミー画素を有し、
第２のダミー画素の輝度変化を検出する輝度検出部を備え、
修正処理部は、電流検出部が検出する電流の実劣化量及び輝度検出部が検出する輝度の実劣化量に基づいて、予め定められた劣化予測値を修正する上記［１９］に記載の表示装置。

１・・・有機ＥＬ表示装置、１０・・・表示パネルモジュール（有機ＥＬパネルモジュール）、１１・・・データドライバ、１２（１２Ａ，１２Ｂ）・・・ゲートスキャンドライバ、１３・・・有機ＥＬパネル、１４・・・タイミングコントローラ、１５・・・有効画素領域、１６・・・輝度劣化測定用ダミー画素群、１７・・・階調劣化測定用ダミー画素群、１７Ａ，１７Ｂ・・・ダミー画素、１８・・・電源スキャンドライバ、２０・・・補正処理部、２１・・・信号処理部、２２・・・焼き付き補正部、２３・・・ゲイン補正部、２４・・・オフセット補正部、２５・・・ダミー画素パターン生成部、２６…信号出力部、３０・・・修正処理部、３１・・・輝度センサ、３２・・・電流センサ、３３・・・ダミー画素センサ制御部、３４・・・センサ信号処理部、３５・・・初期特性保持部、３６・・・輝度／階調劣化算出部、３７・・・劣化量予測ＬＵＴ保持部、３８・・・ダミー画素劣化履歴積算部、３９・・・劣化量予測ＬＵＴ修正値算出部、４１・・・データＣＯＦ、４２・・・ゲートＣＯＦ、４３，４４・・・中継基板、５０・・・有効画素、５１・・・有機ＥＬ素子、５２・・・駆動トランジスタ、５３・・・サンプリングトランジスタ、５４・・・保持容量、５５・・・補助容量、６１・・・走査線、６２・・・電源供給線、６３・・・信号線、６４・・・共通電源線、７１・・・検出抵抗、７２・・・差動アンプ回路、７３・・・ＡＤコンバータ、７４，７５・・・スイッチ

Claims (20)

1. 有効画素領域外に配された第１のダミー画素を有する表示パネルと、
   前記第１のダミー画素の電流変化を検出する電流検出部と、
   前記電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
   前記修正処理部によって修正された前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
   を備え、
   前記電流検出部は、
   前記第１のダミー画素を駆動するドライバの出力端と、前記第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗と、
   前記検出抵抗の両端間に発生する電圧値を検出する検出アンプと
   を有し、
   前記表示パネルは、左右両側から前記電源電圧が供給される構成となっており、
   前記電流検出部は、前記電流変化の検出時に、前記表示パネルの片側からの前記電源電圧の供給を遮断するスイッチを有する
   映像信号処理回路。
2. 前記電流検出部が検出する電流は、前記第１のダミー画素の発光部を駆動するトランジスタに流れる電流である
   請求項１に記載の映像信号処理回路。
3. 前記表示パネルは、前記有効画素領域外に配された第２のダミー画素を有し、
   前記第２のダミー画素の輝度変化を検出する輝度検出部を備え、
   前記修正処理部は、前記電流検出部が検出する電流の実劣化量及び前記輝度検出部が検出する輝度の実劣化量に基づいて、予め定められた前記劣化予測値を修正する
   請求項１または請求項２に記載の映像信号処理回路。
4. 前記第１のダミー画素及び前記第２のダミー画素は、前記有効画素と同等の構成を有し、かつ、動作条件も前記有効画素と同じである
   請求項３に記載の映像信号処理回路。
5. 前記第１のダミー画素及び前記第２のダミー画素は、前記有効画素領域外に１行以上設けられる
   請求項３または請求項４に記載の映像信号処理回路。
6. 前記第１のダミー画素及び前記第２のダミー画素は、共通の画素から成る
   請求項３から請求項５のいずれか一項に記載の映像信号処理回路。
7. 前記第１のダミー画素及び前記第２のダミー画素は、遮光構造を有する
   請求項３から請求項６のいずれか一項に記載の映像信号処理回路。
8. 前記電流検出部は、前記検出抵抗の両端間を選択的に短絡するスイッチを有する
   請求項１から請求項７のいずれか一項に記載の映像信号処理回路。
9. 前記電流検出部は、前記第１のダミー画素の発光電流がパルス状の応答となる場合は、パルス状の応答の前記発光電流に同期して前記電流変化を検出する
   請求項１から請求項８のいずれか一項に記載の映像信号処理回路。
10. 前記電流変化を検出のための検出パターンは、１ラインが複数の画素ブロックに分けられ、輝度条件が異なる１種類以上の常時点灯画素ブロックと非点灯画素ブロックとから構成される
    請求項１から請求項９のいずれか一項に記載の映像信号処理回路。
11. 前記電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
    請求項１から請求項９のいずれか一項に記載の映像信号処理回路。
12. 前記第１のダミー画素は、発光部を持たない構成となっている
    請求項１に記載の映像信号処理回路。
13. 前記有効画素及び前記第１のダミー画素の発光部が、電流の強度に応じて発光制御される電流駆動型の発光素子から成る
    請求項１から請求項１１のいずれか一項に記載の映像信号処理回路。
14. 電流駆動型の前記発光素子は、有機エレクトロルミネッセンス素子である
    請求項１３に記載の映像信号処理回路。
15. 有効画素領域外に配された第１のダミー画素を有する表示パネルと、
    前記第１のダミー画素の電流変化を検出する電流検出部と、
    前記電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
    前記修正処理部によって修正された前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
    を備え、
    前記電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
    映像信号処理回路。
16. 表示パネルの有効画素領域外に配された第１のダミー画素の電流変化を検出し、
    検出した電流の実劣化量に基づいて、予め定められた劣化予測値を修正し、
    修正した前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正し、
    前記第１のダミー画素を駆動するドライバの出力端と、前記第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗の両端間に発生する電圧値を検出することにより、前記第１のダミー画素の電流変化を検出し、
    前記表示パネルは、左右両側から前記電源電圧が供給される構成となっており、
    前記電流変化の検出時に、前記表示パネルの片側からの前記電源電圧の供給を遮断する
    映像信号処理方法。
17. 前記表示パネルの前記有効画素領域外に配された第２のダミー画素の輝度変化を検出し、
    検出した電流の実劣化量及び検出した輝度の実劣化量に基づいて、予め定められた前記劣化予測値を修正する
    請求項１６に記載の映像信号処理方法。
18. 表示パネルの有効画素領域外に配された第１のダミー画素の電流変化を検出し、
    検出した電流の実劣化量に基づいて、予め定められた劣化予測値を修正し、
    修正した前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正し、
    前記電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
    映像信号処理方法。
19. 映像信号処理回路を備え、
    前記映像信号処理回路は、
    有効画素領域外に配された第１のダミー画素を有する表示パネルと、
    前記第１のダミー画素の電流変化を検出する電流検出部と、
    前記電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
    前記修正処理部によって修正された前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
    を有し、
    前記電流検出部は、
    前記第１のダミー画素を駆動するドライバの出力端と、前記第１のダミー画素に電源電圧を供給する電源供給線との間に接続された検出抵抗と、
    前記検出抵抗の両端間に発生する電圧値を検出する検出アンプと
    を有し、
    前記表示パネルは、左右両側から前記電源電圧が供給される構成となっており、
    前記電流検出部は、前記電流変化の検出時に、前記表示パネルの片側からの前記電源電圧の供給を遮断するスイッチを有する
    表示装置。
20. 映像信号処理回路を備え、
    前記映像信号処理回路は、
    有効画素領域外に配された第１のダミー画素を有する表示パネルと、
    前記第１のダミー画素の電流変化を検出する電流検出部と、
    前記電流検出部が検出する電流の実劣化量に基づいて、予め定められた劣化予測値を修正する修正処理部と、
    前記修正処理部によって修正された前記劣化予測値に基づいて、有効画素を駆動する映像信号を補正する補正処理部と
    を有し、
    前記電流変化を検出のための検出パターンは、１種類以上の輝度条件の常時点灯画素と非点灯画素との組み合わせで構成され、当該検出パターンのブロックが、１ライン内で周期的に複数個配置されて成る
    表示装置。