JP2012141333A - 信号処理装置、信号処理方法、表示装置及び電子機器 - Google Patents
信号処理装置、信号処理方法、表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2012141333A JP2012141333A JP2010291841A JP2010291841A JP2012141333A JP 2012141333 A JP2012141333 A JP 2012141333A JP 2010291841 A JP2010291841 A JP 2010291841A JP 2010291841 A JP2010291841 A JP 2010291841A JP 2012141333 A JP2012141333 A JP 2012141333A
- Authority
- JP
- Japan
- Prior art keywords
- conversion efficiency
- value
- pixel circuit
- deterioration
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】焼き付き補正の精度を上げる。
【解決手段】輝度劣化情報生成部211では、所定の経過時間ごとに、輝度測定部2111が画素回路609に複数レベルの駆動電流を供給し、各レベルの駆動電流に対する輝度値を測定する。変換効率算出部2113は、各レベルの駆動電流と輝度値との関係に基づき、画素回路609の変換効率値を算出する。変換効率劣化値算出部2115は、変換効率値と、補正の基準となる基準変換効率とから変換効率劣化値を算出し、輝度劣化情報保持部2116の輝度劣化情報を更新する。変換効率劣化補正パターン生成部212は、輝度劣化情報に基づき、焼き付き補正に用いる変換効率劣化補正パターンを生成する。
【選択図】図6
【解決手段】輝度劣化情報生成部211では、所定の経過時間ごとに、輝度測定部2111が画素回路609に複数レベルの駆動電流を供給し、各レベルの駆動電流に対する輝度値を測定する。変換効率算出部2113は、各レベルの駆動電流と輝度値との関係に基づき、画素回路609の変換効率値を算出する。変換効率劣化値算出部2115は、変換効率値と、補正の基準となる基準変換効率とから変換効率劣化値を算出し、輝度劣化情報保持部2116の輝度劣化情報を更新する。変換効率劣化補正パターン生成部212は、輝度劣化情報に基づき、焼き付き補正に用いる変換効率劣化補正パターンを生成する。
【選択図】図6
Description
本発明は、発光素子を有する画素回路に駆動信号を出力する信号処理装置、信号処理方法、画素回路を有する表示装置及び電子機器に関する。
表示装置には、複数の画素をマトリックス状に配置した画素部を有し、表示すべき画像情報に応じて画素部を制御することによって画像を表示するものがある。近年、この画素部に自発光素子である有機EL(Electroluminescence)素子を用いた表示装置が注目されている。このような表示装置では、有機EL素子を含む画素回路をマトリックス状に配置し、表示画面を構成する。しかし、この有機EL素子は表示対象となる画像データに応じて発光量を変えることにより階調を表現するため、有機EL素子の劣化の度合いが画素回路ごとに異なる。このため、時間の経過に応じて劣化の度合いが大きい画素と、劣化の度合いが少ない画素とが表示画面上に混在する。このとき、劣化の大きい画素が周辺の画素よりも暗くなることによって直前に表示されていた画像が残っているように見える現象(いわゆる、焼き付き)が生じる。
このような焼き付き現象を防止するため、未使用期間中に劣化の度合いの小さい発光素子の劣化を進行させて、劣化の度合いの大きい発光素子の劣化の度合いと均一にする表示装置が提案されている(例えば、特許文献1参照)。
しかしながら、未使用期間中に劣化の度合いの小さい発光素子の劣化を進行させて、劣化の度合いの大きい発光素子の劣化の度合いと均一にする表示装置では、発光素子全体の劣化を進行させる恐れがある。また、表示装置の未使用期間に焼き付きの補正を行うため、表示装置の使用中には補正できないという問題点もある。そこで、表示装置の使用中に発光素子自体の劣化を考慮して、映像信号の階調値を変更することにより、焼き付きを補正する方法が考えられる。
例えば、映像信号を表示させる画素回路の劣化の度合いに合わせて映像信号の階調値を指定し、その変更した映像信号を用いて発光素子を発光させる方法が考えられる。例えば、予め一般的な画素回路の駆動時間と輝度の劣化の度合いとを対応付けた劣化情報を装置に内蔵しておき、駆動時間の経過に応じてその劣化情報に基づいて推定される各画素の輝度劣化量に合わせて映像信号の階調値を変更することが考えられる。しかし、画素の劣化は画素回路ごとに異なるとともに、画素回路に供給される映像信号も表示対象ごとに異なる。このため、一般的な劣化情報を用いて精度よく焼き付き補正を行うことは、容易ではなかった。
このような点に鑑み、精度の高い劣化情報を得ることによって、焼き付きを精度よく補正することが可能な信号処理装置、信号処理方法、表示装置及び電子機器を提供することを目的とする。
上記目的を解決するために、発光素子を有する画素回路に駆動信号を出力する信号処理装置が提供される。この信号処理装置は、測定部と、変換効率算出部と、変換効率劣化値算出部とを有する。測定部は、所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力して各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動する。そして、それぞれの駆動電流値で駆動されたときの所定の画素回路の輝度を測定する。変換効率算出部は、駆動信号のレベルに応じた駆動電流値と、所定の画素回路の輝度値との関係に基づいて所定の画素回路の変換効率値を算出する。変換効率劣化値算出部は、所定の画素回路の変換効率値を所定の画素回路が補正の基準状態にあるときの変換効率値と比較し、所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出する。そして、この変換効率劣化値によって所定の画素回路が補正の基準状態にあったときからの経過時間と所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する。
このような信号処理装置によれば、測定部は、所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力し、各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動する。そして、それぞれの駆動電流値で駆動された時の所定の画素回路の輝度を測定する。これにより、駆動信号のレベルに応じた駆動電流値と、そのときの輝度値という測定情報が得られる。変換効率値算出部は、駆動信号のレベルに応じた駆動電流値と、所定の画素回路の輝度値との関係に基づいて、所定の画素回路の変換効率値を算出する。変換効率値は、駆動電流値がどの程度の輝度に変換されるのかを示した値である。画素回路の劣化とともに変換効率値は下がっていく。ここでは、所定の更新時間ごとに、複数レベルの駆動信号で取得した測定値から所定の画素回路の変換効率値が得られる。これにより、変換効率成分を抽出し、正確な変換効率値を得ることができる。変換効率劣化値算出部は、所定の画素回路の変換効率値を所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出する。そして、変換効率劣化値によって、所定の画素回路が補正の基準状態にあったときからの経過時間と、この所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する。これにより、実際の測定値が考慮された輝度劣化情報が得られる。
また、上記課題を解決するために、上記の信号処理装置と同様の信号処理を行う信号処理方法、表示装置及び電子機器が提供される。
開示の信号処理装置、信号処理方法、表示装置及び電子機器によれば、実際の画素回路を用いて測定した測定情報に基づいて、画素回路の変換効率劣化に関する輝度劣化情報を生成する。このとき、複数レベルの駆動信号で測定した測定情報を用いて変換効率劣化を算出することから、正確な変換効率劣化値を得ることができる。また、正確な変換効率劣化値に基づいて焼き付き補正を行うことによって、焼き付き補正を精度よく行うことができる。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、実施の形態の表示装置の構成例を示した概念図である。表示装置100は、焼き付き補正部200と、ライトスキャナ(WSCN;Write SCaNner)410、水平セレクタ(HSEL;Horizontal SELector)420、電源スキャナ(DSCN;Drive SCaNner)430及び画素アレイ部500を有する。
画素アレイ部500は、n×m(n,mは2以上の整数)個の2次元マトリックス状に配列された画素回路600〜608を有する。図1では、便宜上、1行目、2行目及びm行目における1列目、2列目及びn列目に配置された9個の画素回路600〜608が示されている。画素回路600〜608は、それぞれ走査線(WSL;Write Scan Line)411を介してライトスキャナ(WSCN)410に接続する。また、データ線(DTL;DaTa Line)421を介して水平セレクタ(HSEL)420、電源線(DSL;Drive Scan Line)431を介して電源スキャナ(DSCN)430に接続する。図1では、便宜上、走査線(WSL)411、データ線(DTL)421、電源線(DSL)431には、接続する画素回路の列番号(1,・・・,n)または行番号(1,・・・,m)が振られている。例えば、1行目、1列目に配置されている画素回路600には、走査線WSL1、データ線DTL1及び電源線DSL1が接続している。
焼き付き補正部200は、映像信号の階調値を入力し、画素回路600〜608のそれぞれの劣化の度合いに合わせて映像信号の階調値を変更することによって焼き付きを補正する信号処理回路である。また、信号処理装置として構成することもできる。ここで、映像信号の階調値とは、画素回路600〜608が所定の輝度で発光するように駆動を指示する駆動信号であり、発光の輝度の大きさのレベル(段階)を指定する。例えば、発光の輝度の大きさを256段階(階調)で表現することができる。階調値の信号レベルが大きくなるほど、発光の輝度が大きくなる。ここで、画素回路600が初期状態のときに発光の輝度が200nitとなる映像信号の階調値を「階調値200」とする。所定の時間経過後では、画素回路600の劣化により、「階調値200」を出力しても発光の輝度が100nitしか得られなくなるとする。同様に、「階調値300」のときの発光の輝度が初期状態の300nitから200nitに劣化したとする。この場合、焼き付き補正部200は、「階調値200」の初期状態の輝度(200nit)を得るため、例えば、出力する映像信号の階調値を「階調値400」に変更する。焼き付き補正部200は、この変更した映像信号を、信号線209を介して水平セレクタ(HSEL)420に供給する。これにより、画素回路600は、200nitの輝度で発光することになり、焼き付きを補正することができる。
ライトスキャナ(WSCN)410は、行単位により画素回路600〜608を順次走査する線順次走査を行う。水平セレクタ(HSEL)420は、ライトスキャナ(WSCN)410による線順次走査に合わせて、画素回路600〜608における発光輝度の大きさを設定するためのデータ信号を、各列の画素回路600〜608に供給する。電源スキャナ(DSCN)430は、ライトスキャナ(WSCN)410による線順次走査に合わせて、画素回路600〜608を駆動させるための電源信号を行単位に生成する。そして、画素回路600〜608は、走査線(WSL)411からの操作信号に基づいて、データ線(DTL)421からの映像信号の電位を保持して、その保持した電位に応じて所定の期間発光する。
図2は、画素回路の構成例を模式的に示す回路図である。図2は、画素回路600について示したが、他の画素回路も同様の構成である。
画素回路600は、書込みトランジスタ610と、駆動トランジスタ620と、保持容量630と、発光素子640と、を有する。図2の例では、書込みトランジスタ610及び駆動トランジスタ620がそれぞれnチャンネル型トランジスタである場合を想定している。なお、書込みトランジスタ610及び駆動トランジスタ620は、この組み合わせに限定されない。例えば、pチャンネル型トランジスタを適用することもできるし、トランジスタは、エンハンスメント型、デプレション型やデュアルゲート型であってもよい。
この画素回路600において、書込みトランジスタ610のゲート端子及びドレイン端子には、走査線(WSL)411及びデータ線(DTL)421がそれぞれ接続されている。また、書込みトランジスタ610のソース端子には、駆動トランジスタ620のゲート端子(g)及び保持容量630の一方の電極(一端)が接続されている。図2では、この接続電位を第1ノード(ND1)650とする。また、駆動トランジスタ620のドレイン端子(d)には、電源線(DSL)431が接続され、ソース端子(s)には保持容量630の他方の電極(他端)及び発光素子640のアノード電極が接続されている。図2では、この接続電位を第2ノード(ND2)660とする。
書込みトランジスタ610は、走査線(WSL)411からの走査信号に従って、データ線(DTL)431からのデータ信号を第1ノード(ND1)650に供給するトランジスタである。この書込みトランジスタ610は、画素回路600の駆動トランジスタ620の閾値のバラつきを取り除くために、データ信号の基準電位を保持容量630の一端に供給する。ここにいう基準電位とは、駆動トランジスタ620の閾値電圧に相当する電圧を保持容量630の保持させるための基準となる固定電位のことである。また、書込みトランジスタ610は、駆動トランジスタ620の閾値電圧に相当する電圧が保持容量630に保持された後に、データ信号の信号電位を保持容量630の一端に順次書き込む。
駆動トランジスタ620は、発光素子640を発光させるために、信号電位に応じて保持容量630に保持された信号電圧に基づいて、駆動電流を発光素子640に出力する。この駆動トランジスタ620は、駆動トランジスタ620を駆動させるための電源電位が電源線(DSL)431から印加されている状態において、保持容量630に保持された信号電圧に応じた駆動電流を発光素子640に出力する。
保持容量630は、書込みトランジスタ610によって供給されたデータ信号に応じた電圧を保持する。すなわち、保持容量630は、書込みトランジスタ610によって書き込まれた信号電位に応じた信号電圧を保持する役割を果たす。
発光素子640は、駆動トランジスタ620から出力された駆動電流の大きさに応じて発光する。また、発光素子640は、出力端子がカソード線680に接続されている。このカソード線680からは、発光素子640の基準電位としてカソード電位(Vcat)が供給されている。この発光素子640は、例えば、有機ELにより実現することができる。
なお、画素回路600の構成は、図2に示した回路構成に限定されない。すなわち、駆動トランジスタ620及び発光素子640を含むものであれば、画素回路600に適用できる。例えば、3つ以上のトランジスタで発光を制御するとしてもよい。
以上、説明したように、表示装置100の画素回路600は、データ線(DTL)421を介して供給される信号電位に応じた駆動電流が発光素子640に供給されることにより、駆動電流に応じた輝度で発光する。したがって、画素回路600を構成する駆動トランジスタ620や発光素子640等が劣化すると、駆動電流の量や発光の量の変化により、信号電位に対する輝度の値が初期の状態からズレてしまう。全ての画素回路において同じ量のズレが発生するのであれば、いわゆる焼き付き現象が生じることはない。しかしながら、有機EL素子は表示する画像データに応じて発光する量を変えることにより階調を表現するため、有機EL素子の劣化の度合いが表示画面の画素回路ごとに異なる。このため、劣化の大きい画素回路の表示が周辺の画素回路の表示より暗くなることによって、焼き付き現象が生じる。
図3は、画素回路の経時輝度変化の一例を示した図である。図3は、発光素子として有機EL素子を有する画素回路に対し、発光素子640を200nitの輝度で発光させる階調値を出力して駆動したときの経過時間に応じた輝度の変化を示している。図3の横軸は初期状態を起点として累積した経過時間を表わしている。図3の縦軸は、経過時間に応じた経時輝度を補正の基準の基準輝度「200nit」に対する比で表わしている。ここで、初期状態は、対象の画素回路が補正の基準状態にある状態を指し、初期状態にあるときを経過時間「0」としている。経過時間が「0」の初期状態では、経時輝度の基準輝度に対する比は「1.0」、すなわち、経時輝度は200nitである。図3からは、画素回路の駆動時間が経過するに従って輝度が低下していることがわかる。例えば、4000時間経過すると、画素回路に初期状態と同じ階調値を出力しても、得られる輝度は初期状態の「0.8」、すなわち160nitになる。そこで、4000時間経過後の画素回路で200nitの輝度を得るには、輝度劣化量に相当する補正量を映像信号の階調値に加える補正を行えばよい。これにより、この画素回路は、見かけ上、200nitで発光することになる。
図4は、映像信号の階調値と輝度値との関係を示した図である。図4の横軸は、焼き付き補正部200に入力される映像信号の階調値、縦軸を画素回路600〜608における発光の輝度の値(輝度値)をそれぞれ表わしている。また、画素特性曲線(初期)710は、初期状態の画素回路における入力された階調値と輝度値との関係を表わし、画素特性曲線(補正対象)720は、初期状態から時間が経過した画素回路における入力された階調値と輝度値との関係を表わしている。
ここで、画素特性曲線(初期)710について説明する。この画素特性曲線(初期)710は、例えば、次に示す二次関数により表現される。
L= A×S2 ・・・(1)
L= A×S2 ・・・(1)
ここで、Lは輝度値である。Aは、発光素子640の変換効率に応じて定まる係数(効率計数)である。またS2は、駆動トランジスタ620の二乗特性を用いて算出した値であって、発光素子640に供給される駆動電流に相当する値である。このように、輝度値Lは、発光素子640の効率係数Aと駆動電流S2によって算出することができる。
画素特性曲線(補正対象)720は、時間の経過によって発光素子640が劣化し、駆動電流を輝度に変換する変換効率に劣化が生じるため、画素特性曲線(初期)710よりも曲線の傾きが緩やかになっている。また、この画素特性曲線(補正対象)720は、画素特性曲線(初期)710と比較して、横軸方向に駆動電流量減少成分D1の分だけ右側へシフトしている。この駆動電流量減少成分D1は、駆動電流の減少した量(駆動電流減少量)を示す成分であり、駆動トランジスタ620及び発光素子640の劣化に起因して生じる。すなわち、式(1)で表わされる画素特性曲線(初期)710に対し、画素特性曲線(補正対象)720は、次に示す二次関数により表現される。
Ld= Ad×(S−ΔS)2 ・・・(2)
Ld= Ad×(S−ΔS)2 ・・・(2)
ここで、Ldは、補正対象となる画素回路の輝度値である。Adは、補正対象となる画素回路の発光素子640の変換効率に応じて定まる係数(効率係数)である。また、ΔSは、駆動電流量減少成分D1である。また(S−ΔS)2は、駆動電流量減少成分D1が考慮された発光素子640に供給される駆動電流を示す。このように、劣化した輝度値Ldは、劣化した効率係数Adと駆動電流量減少成分D1が考慮された駆動電流(S−ΔS)2によって算出することができる。
以上説明したように、表示装置100の使用に伴って画素回路が劣化すると、変換効率劣化及び駆動電流の減少が生じることによって、映像信号の階調値に対する輝度値が低下する。なお、変換効率劣化は画素特性曲線の傾きの低下に相当し、駆動電流の減少は画素特性曲線の階調のシフトに相当する。
表示装置100の焼き付き補正部200では、補正の基準状態、例えば劣化が起きていない初期状態の画素特性曲線(初期)710を基準とし、劣化が起きた画素回路の画素特性曲線(補正対象)720がその基準(画素特性曲線710)と一致するように映像信号の階調値を補正する。詳細は後述するが、焼き付き補正部200では、変換効率劣化を補正する変換効率劣化補正パターンと、駆動電流量の減少(電流劣化)を補正する電流劣化補正パターンとを用意し、劣化が起きた画素回路の映像信号の階調値を補正する。
ここで、変換効率劣化成分の補正について説明する。変換効率劣化成分の補正では、次の式に基づいて映像信号の階調を変更する。式(1),(2)に基づき、補正後の階調値Soutは、次の式で求められる。
Sout=(ΔA)-1/2×Sin ・・・(3)
ΔA=Ad/A ・・・(4)
Sout=(ΔA)-1/2×Sin ・・・(3)
ΔA=Ad/A ・・・(4)
ここで、Sinは、焼き付き補正部200により補正される前の映像信号の階調値である。また、ΔAは、補正対象画素回路の効率係数Adを分子とし、初期状態の画素回路の効率係数Aを分母とした変換効率の比を表わす分数の値(変換効率劣化値)である。
ところで、初期状態の効率係数Aは、素子の規格値や出荷時の測定などによって知ることができるが、動作中の画素回路の効率係数Adは、実際に測定することができない。そこで、所定の階調値で連続動作する画素回路の初期状態からの経過時間と、変換効率劣化値との相関関係を予め輝度劣化情報として焼き付き部200内に保持しておき、この輝度劣化情報に基づいて各画素回路の効率係数Adを推定し、補正量を算出する。しかし、画素回路の劣化の度合いは、その動作環境等により異なることから、予め設定された一般的な輝度劣化情報では精度よく補正を行うことが難しい。そこで、実施の形態の表示装置100の焼き付き補正部200では、実際に画素回路の劣化度合いを測定し、測定結果に合わせて輝度劣化情報を更新する処理を行い、焼き付き補正の精度を上げる。
[焼き付き補正部の構成例]
まず、焼き付き補正部200のハードウェア構成例を説明する。図5は、焼き付き補正部のハードウェア構成の一例を示した図である。
まず、焼き付き補正部200のハードウェア構成例を説明する。図5は、焼き付き補正部のハードウェア構成の一例を示した図である。
焼き付き補正部200は、補正パターン生成部210、補正演算部220、補正パターン保持部230及びDRAM(Dynamic Random Access Memory)240を有し、入力した映像信号の階調値を補正し、焼き付き補正映像データとして画素アレイ部500に出力する。
補正パターン生成部210は、CPU(Central Processing Unit)210aによって、補正パターン生成処理を行う。CPU210aには、内部バスを介して、ROM(Read Only Memory)210b及びRAM(Random Access Memory)210cと、補正演算部220及び補正パターン保持部230等の周辺機器が接続されている。
RAM210cには、CPU210aによる処理に必要な各種データが格納される。ROM210bには、OSのプログラム、アプリケーションプログラム、及び各種データが格納される。
補正演算部220は、映像信号の階調値を取得し、焼き付き補正処理を行う。処理を高速に行うため、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)などで構成される。
補正パターン保持部230は、補正パターン生成部210が生成した補正パターンを保持する記憶部である。例えば、フラッシュメモリなどの半導体記憶装置により構成される。
DRAM240は、補正演算部220が参照するための補正パターンを保持する記憶部である。例えば、DDR SDRAM(Double-Data-Rate Synchronous DRAM)など、比較的高速処理が可能なメモリで構成される。
次に、焼き付き補正部200の機能構成例を説明する。図6は、焼き付き補正部の機能構成の一例を示した図である。
焼き付き補正部200は、輝度劣化情報生成部211、変換効率劣化補正パターン生成部212及び電流劣化補正パターン生成部213を有する補正パターン生成部210と、補正演算部220と、変換効率劣化補正パターン保持部231及び電流劣化補正パターン保持部232と、を有する。
輝度劣化情報生成部211は、輝度測定部2111、測定情報保持部2112、変換効率算出部2113、基準変換効率値供給部2114、変換効率劣化値算出部2115及び輝度劣化情報保持部2116を有し、画素回路609から得られる輝度値に基づいて、輝度劣化情報を更新する。
輝度測定部2111は、予め決められた画素回路609の輝度劣化情報を更新する更新周期に応じた所定の更新時間ごとに起動される。更新時間になると、輝度測定部2111は、表示装置100の所定の画素回路609に、大きさの異なる複数レベルの駆動信号を出力し、それぞれのレベルの駆動信号における画素回路609の輝度を測定する。例えば、予め決められた複数レベルの階調値に対応する駆動信号を画素回路609に出力し、そのときの輝度を測定する。これにより、複数レベルの階調値について、階調値に応じた駆動電流と輝度値との組が測定データとして得られる。なお、このときの駆動電流値には、画素回路609の劣化による駆動電流の減少分は含まれていない。この階調値を出力したときに、補正の基準状態の画素回路609に流れると想定される駆動電流に相当する。また、駆動電流値の代わりに、階調値と輝度値とを対応付けた測定データを取得するとしてもよい。この輝度劣化情報の更新周期は、任意の時間を設定することができる。例えば、画素回路609の劣化はゆっくり進行するので、焼き付き補正部200にかかる負担を軽減するため、変換効率劣化補正パターンの生成処理等と比較して長い時間に設定することができる。対象となる画素回路609は、画素アレイ部500に含まれる画素回路であるが、表示画面には含まれないダミー画素回路を用いる。ダミー画素回路を用いることにより、表示装置100が稼働中であっても、表示画面に影響することなく、測定処理を行うことができる。なお、出荷前の検査や調整などには、表示画面を構成する画素を対象画素として画素回路ごとの特性を取得できるようにしてもよい。輝度測定部2111では、予め複数レベルの駆動信号、例えば、複数レベルの階調値を決めておき、輝度劣化情報の更新時間には、指定された階調値を順次画素回路609に出力し、そのときの輝度値を測定する。測定した輝度値は、駆動電流値または階調値に関連付けて測定情報保持部2112に供給する。なお、測定処理期間以外の期間には、画素回路609に予め決められた階調値を継続的に出力しておく。例えば、200nitの輝度劣化情報を求める場合には、測定期間を除き、画素回路609を200nitに対応する階調値で発光させておく。これにより、画素回路609を用いて200nitの輝度劣化情報を得ることができる。
測定情報保持部2112は、輝度測定部2111から供給された画素回路609に出力した駆動電流値または階調値と、そのときの駆動電流値または階調値における発光素子640の輝度の測定値(輝度値)とを測定情報として保持する。以下の説明では、複数レベルの駆動電流値と輝度値との組を測定情報とする。測定情報保持部2112は、保持している測定情報を変換効率算出部2113に供給する。
変換効率算出部2113は、輝度測定部2111が複数レベルの階調値または駆動電流値で測定した輝度値に基づき、画素回路609の効率係数を変換効率値として算出する。式(2)に示したように、劣化した画素回路の効率係数Adは、画素回路の輝度値Ldと、駆動電流量減少成分D1が考慮された駆動電流(S−ΔS)2によって算出することができる。しかし、ここでは駆動電流量減少成分D1は測定することができない。このため、輝度測定部2111によって計測された輝度値に対応する駆動電流値は、予め決められた階調値に応じた駆動電流値、すなわち、駆動電流量減少成分が考慮されていない駆動電流値である。したがって、単純に測定された輝度値Ldを分子とし、駆動電流値を分母として変換効率を算出しても、正確な効率係数Adは得られない。そこで、複数レベルで測定された駆動電流値と、駆動電流に対応する輝度値とを用いて変換効率値を求める。例えば、異なるレベル間の駆動電流値の変化量と、これに対応する輝度値の変化量とに基づいて、駆動電流値の変化量に対する輝度値変化量の傾き(輝度値変化量/駆動電流値変化量)を算出する。こうして算出した変換効率値には、駆動電流量減少成分D1による影響が含まれておらず、精度の高い変換効率値を得ることができる。算出した変換効率値は、変換効率劣化値算出部2115に供給する。
基準変換効率値供給部2114は、変換効率劣化の補正の基準となる画素回路の変換効率値を変換効率劣化値算出部2115に供給する。例えば、劣化が起きていない初期状態の画素回路609の変換効率値を保持しておき、その保持している変換効率値を基準変換効率値として供給する。
変換効率劣化値算出部2115は、変換効率算出部2113から供給された測定時の画素回路609の変換効率値と、基準変換効率値供給部2114から供給された基準変換効率値とに基づいて変換効率劣化値を算出する。例えば、式(4)に基づき、変換効率劣化値(ΔA)を算出する。補正対象画素回路の変換効率値を分子とし、補正の基準状態の画素回路の変換効率値を分母とした変換効率の比を算出する。そして、算出した変換効率劣化値と、測定時の補正の基準状態からの経過時間とに基づいて、輝度劣化情報を更新する。輝度劣化情報は、所定の輝度における補正の基準状態からの経過時間と、変換効率劣化値との関係を表わすものである。例えば、輝度劣化情報の該当する経過時間に対応する変換効率劣化値を、今回算出した変換効率劣化値で置き換える。また、取得した変換効率劣化値に合わせて経過時間と変換効率劣化値との相関関係を表わす輝度劣化曲線を更新し、更新した輝度劣化曲線に合わせて輝度劣化情報を更新するとしてもよい。更新した輝度劣化情報は、輝度劣化情報保持部2116に供給する。
輝度劣化情報保持部2116は、変換効率劣化値算出部2115が更新した輝度劣化情報を保持する。輝度劣化情報は、例えば、所定の輝度における補正の基準状態からの経過時間と、その経過時間における変換効率劣化値とが対応付けられた表形式の輝度劣化情報として輝度劣化情報保持部2116に保持される。なお、輝度劣化情報の形式は、どのような形式であってもよい。また、輝度の劣化の度合いは、画素回路が発光している輝度によって異なるので、複数レベルの輝度に関する輝度劣化情報を用意するとしてもよい。あるいは、1つの輝度の輝度劣化情報をマスタ情報として保持しておき、他の輝度における変換効率劣化値は、このマスタ情報に基づいて算出するとしてもよい。輝度が異なっても、輝度の劣化の割合は同様であるため、1つの輝度についてマスタ情報を用意しておけば、他の輝度における変換効率劣化値を算出することができる。
このように、表示装置100に実際に搭載される画素回路609の劣化を測定し、輝度劣化情報を生成することにより、表示装置100の実際の状態を反映した輝度劣化情報を得ることができる。また、このような輝度劣化情報に基づく効率係数を用いた場合には、予め保持されている効率係数を用いる場合と比較して、変換効率の劣化を精度よく補正できる。
変換効率劣化補正パターン生成部212は、変換効率劣化を補正するためのパターン(変換効率劣化補正パターン)を生成する。変換効率劣化補正パターンとは、画素回路600〜608のそれぞれに対する変換効率劣化の補正値(変換効率劣化値)により構成される補正パターンであり、変換効率劣化量を補正するための補正情報である。例えば、この変換効率劣化値は、図4に示した画素特性曲線(補正対象)720の画素特性曲線(初期)710に対する傾きの値となる。詳細は後述するが、変換効率劣化補正パターン生成部212では、画素アレイ部500を構成する各画素回路の変換効率劣化情報を保持しておき、所定の周期ごとに各画素回路の変換効率劣化値を算出する。このとき、各画素回路の変換効率劣化値を算出するため、輝度劣化情報保持部2116に保持される画素回路609の輝度劣化情報を参照する。画素回路609は、表示用の画素回路600〜608と同じ動作環境に置かれて動作している。このため、画素回路609が駆動を開始してからの経過時間と変換効率劣化値との関係と、画素回路600〜608における経過時間と変換効率劣化値との関係には、相関関係があると見なせる。そこで、例えば、画素回路600〜608の変換効率劣化値を、画素回路609を用いて測定した所定の階調値の輝度劣化情報に基づいて算出する。算出した各画素回路の変換効率劣化値は、変換効率劣化補正パターン保持部231に供給する。
電流劣化補正パターン生成部213は、駆動電流減少量を補正するためのパターン(電流劣化補正パターン)を生成する。電流劣化補正パターンとは、画素回路608〜609のそれぞれに対する駆動電流減少量の補正値(電流量劣化値)により構成される補正パターンであり、駆動電流減少量を補正するための補正情報である。例えば、この電流量劣化値は、初期状態の画素回路を補正の基準状態とする焼き付き補正部200では、図4に示した駆動電流量減少成分D1の値となる。電流劣化補正パターン生成部213では、画素アレイ部500を構成する各画素回路の電流量劣化情報を保持しておき、所定の周期ごとに各画素回路の駆動電流の新たな減少量を算出し、積算することによって電流量劣化情報を更新する。例えば、補正演算部220から供給された補正後の映像信号に基づいて、画素回路600〜608の新たな減少量に関する情報を、減少量係数を用いて算出する。ここで、減少量係数とは、例えば、時間の経過に応じた駆動電流の減少量を求めるための係数で、予め保持しておく。また、輝度測定部2111が測定した測定情報に基づいて、適宜更新するとしてもよい。
変換効率劣化補正パターン保持部231及び電流劣化補正パターン保持部232は、補正パターン保持部230に含まれる。変換効率劣化補正パターン保持部231は、変換効率劣化補正パターン生成部212から供給された変換効率劣化値を画素回路ごとに保持する。以下の説明では、この各画素回路の変換効率劣化値により構成される変換効率劣化値群を変換効率劣化補正パターンとする。この変換効率劣化補正パターン保持部231は、保持している変換効率劣化補正パターンを補正演算部220に供給する。電流劣化補正パターン保持部232は、電流劣化補正パターン生成部213から供給された電流量劣化値を画素回路ごとに保持するものである。以下の説明では、この各画素回路の電流量劣化値により構成される電流量劣化値群を電流劣化補正パターンとする。この電流劣化補正パターン保持部232は、保持している電流劣化補正パターンを補正演算部220に供給する。
補正演算部220は、入力された映像信号を補正するものであり、補正された映像信号を変換効率劣化補正パターン生成部212及び電流劣化補正パターン生成部213と、信号線209を介して水平セレクタ(HSEL)420とに供給する。この補正演算部220は、変換効率劣化を補正する変換効率劣化補正演算処理と、電流劣化を補正する電流劣化補正演算処理とを行う。変換効率劣化補正演算処理では、変換効率劣化補正パターン保持部231から供給された変換効率劣化補正パターンに基づいて、入力された映像信号の階調値を変更することによって、変換効率劣化を補正する。変換効率劣化の補正が施された映像信号の階調値は、続いて電流劣化補正演算処理が施される。電流劣化補正演算処理では、電流劣化補正パターン保持部232から供給された電流劣化補正パターンに基づいて、変換効率劣化補正が施された映像信号の階調値を変更し、電流劣化を補正する。その補正した映像信号の階調値は、変換効率劣化補正パターン生成部212及び電流劣化補正パターン生成部213と、信号線209を介して水平セレクタ(HSEL)420とに供給する。
このように、輝度劣化情報生成部211を焼き付き補正部200に設けることによって、画素回路600〜608における輝度値の劣化を精度よく補正することができる。
次に、輝度劣化情報生成部211による輝度劣化情報の生成例について図面を参照して説明する。以下の説明では、補正の基準状態を初期状態とする。
[輝度劣化情報の生成例]
図7は、輝度劣化情報生成部による輝度劣化情報の生成例を示す図である。図7では、測定情報保持部2112に保持されている測定情報730に基づいて、輝度劣化情報保持部2116に輝度劣化情報(階調値200)740が保持されるまでの流れを模式的に示したものである。ここでは、初期状態で200nitの輝度を得る階調値で画素回路609を駆動させたときの輝度劣化情報を生成する場合について説明する。以下の説明では、この階調値を「階調値200」と表記する。なお、処理の開始前までに、補正の基準となる初期状態における変換効率値が、基準変換効率値供給部2114に供給される。そして、画素回路609に対し「階調値200」を出力する。所定の周期ごとに到来する輝度測定の期間を除き、画素回路609には、この「階調値200」が出力される。これにより、「階調値200」における画素回路609の劣化度合いを測定することができる。
図7は、輝度劣化情報生成部による輝度劣化情報の生成例を示す図である。図7では、測定情報保持部2112に保持されている測定情報730に基づいて、輝度劣化情報保持部2116に輝度劣化情報(階調値200)740が保持されるまでの流れを模式的に示したものである。ここでは、初期状態で200nitの輝度を得る階調値で画素回路609を駆動させたときの輝度劣化情報を生成する場合について説明する。以下の説明では、この階調値を「階調値200」と表記する。なお、処理の開始前までに、補正の基準となる初期状態における変換効率値が、基準変換効率値供給部2114に供給される。そして、画素回路609に対し「階調値200」を出力する。所定の周期ごとに到来する輝度測定の期間を除き、画素回路609には、この「階調値200」が出力される。これにより、「階調値200」における画素回路609の劣化度合いを測定することができる。
測定情報保持部2112には、初期状態からt時間(tは任意の正の値)経過したとき、輝度測定部2111が測定した複数レベルの駆動電流と、その駆動電流を画素回路609へ出力したときの輝度値と、が対応付けて保持されている。輝度測定部2111では、駆動電流をI1,I2,・・・,Inとn段階に変化させて輝度値を測定し、測定情報(t)730として測定情報保持部2112に供給する。例えば、駆動電流I1のとき輝度値L1、駆動電流I2のとき輝度値L2、駆動電流Inのとき輝度値Lnが測定されている。
変換効率算出部2113では、測定情報保持部2112から測定情報(t)730を読み出し、初期状態からt時間経過したときの画素回路609の変換効率値を算出する。例えば、レベル間の駆動電流の変化量に対する輝度値の変化量の傾きを算出し、変換効率値を求める。算出した変換効率値は、変換効率劣化値算出部2115に供給する。
変換効率劣化値算出部2115は、変換効率算出部2113から供給された初期状態からt時間経過したときの変換効率値と、基準変換効率値供給部2114から供給された初期状態の基準変換効率値と、から変換効率劣化値を算出する。例えば、式(4)を用いて変換効率劣化値を求める。そして、算出した変換効率劣化値を用いて、輝度劣化情報保持部2116が保持する輝度劣化情報(階調値200)740を更新する。最も簡単な更新方法によれば、初期状態からt時間経過した時間が「100」で、算出された変換効率劣化値が「0.99」であったとき、輝度劣化情報(階調値200)740の該当する経過時間「100」に対応する変換効率劣化値「0.99」に置き換える。
こうして、輝度劣化情報が実際の測定値に合わせて更新される。
ここで、測定情報について説明する。図8は、測定情報に基づく画素特性の一例を示した図である。図8の横軸は、輝度測定部2111が出力した階調値に対応する駆動電流の大きさ、縦軸は輝度測定部2111が測定した発光の輝度の値(輝度値)をそれぞれ表わしている。
図8の例では、それぞれ駆動電流I1,I2,・・・,Inに対応する輝度値L1,L2,・・・,Lnがプロットされている。画素特性731は、プロットされた測定データを結んだものであり、初期状態からt時間が経過したときの画素回路609における入力階調値(駆動電流)と輝度値との関係を表わしている。式(2)からも明らかなように、輝度値L1,L2,・・・,Lnで発光させたときの駆動電流I1,I2,・・・,Inには、駆動電流量減少成分D1が共通に含まれている。そこで、駆動電流値の変化に対する輝度値の変化をプロットした画素特性731の傾きを算出することにより、駆動電流減少成分D1を除いた正確な変換効率値を算出することができる。
なお、画素特性731から駆動電流量減少成分D1を求め、電流劣化補正パターン生成部213の減少量係数の算出に用いるとしてもよい。
次に、輝度劣化情報について説明する。図9は、輝度劣化情報に基づく輝度劣化曲線の一例を示した図である。図9の横軸は、画素回路609を駆動したときの初期状態からの経過時間、縦軸は変換効率劣化値算出部2115が算出した変換効率劣化をそれぞれ表わしている。
輝度劣化曲線(階調値100)751は、画素回路609を階調値100で駆動させたときの経過時間と、変換効率劣化との関係を表わしている。階調値100とは、初期状態において画素回路609を100nitで発光させる階調値である。
輝度劣化曲線(階調値200)752は、画素回路609を階調値200で駆動させたときの経過時間と、変換効率劣化との関係を表わしている。階調値200とは、初期状態において画素回路609を200nitで発光させる階調値である。
輝度劣化曲線(階調値400)753は、画素回路609を階調値400で駆動させたときの経過時間と、変換効率劣化との関係を表わしている。階調値400とは、初期状態において画素回路609を400nitで発光させる階調値である。
例えば、図7に示した輝度劣化情報の生成処理で説明したように、階調値200について輝度劣化情報を生成する場合、変換効率劣化値算出部2115によって、経過時間t1,t2,・・・において変換効率劣化値が算出される。この変換効率劣化値は、図7に示した生成処理手順によって、画素回路609において実測された測定データに基づくものである。このため、経過時間t1,t2,・・・において算出した変換効率劣化値を用いて輝度劣化曲線(階調値200)752を補正すれば、実際の表示装置100の動作状態に合った正確な輝度劣化曲線を得ることができる。
なお、輝度劣化曲線(階調値100)751、輝度劣化曲線(階調値200)752、輝度劣化曲線(階調値400)753には、相関関係がある。例えば、「階調値200」において変換効率劣化値が所定の割合(例えば、10パーセント)劣化するのに要する時間と、「階調値100」において10パーセント変換効率劣化値が同様に所定の割合劣化するのに要する時間と、には比例関係がある。輝度劣化情報保持部2116に、例えば、輝度劣化曲線(階調値200)752を保持しておけば、他の輝度劣化曲線の変換効率劣化値を算出することができる。
次に、輝度劣化情報保持部2116が保持する輝度劣化情報に基づいて、変換効率劣化補正パターン生成部212が行う変換効率劣化補正パターンの生成例について説明する。
[変換効率劣化補正パターンの生成例]
図10は、変換効率劣化補正パターンの生成例を示す図である。図10では、輝度劣化情報保持部2116が保持する輝度劣化情報740に基づく輝度劣化曲線(階調値200)752を用いて、変換効率劣化補正パターン保持部231の変換効率劣化補正パターン(n)770が生成されるまでの流れを模式的に説明している。なお、便宜上、表示装置100に備えられている画素回路を1〜mにより識別する。ここで、変換効率劣化補正パターンは、補正演算部220が映像信号の処理周期と同じ周期、またはそれよりも長い周期で生成することができる。これは、輝度が画素回路ごとにバラついたとしても、劣化はゆっくり進行するためである。例えば、変換効率劣化補正パターンを1時間間隔で更新することにより、焼き付き補正部200の演算量を軽減することができる。しかし、以下では、補正された映像信号が画素回路に出力されるごとに変換効率劣化補正パターンを更新する場合について説明する。
図10は、変換効率劣化補正パターンの生成例を示す図である。図10では、輝度劣化情報保持部2116が保持する輝度劣化情報740に基づく輝度劣化曲線(階調値200)752を用いて、変換効率劣化補正パターン保持部231の変換効率劣化補正パターン(n)770が生成されるまでの流れを模式的に説明している。なお、便宜上、表示装置100に備えられている画素回路を1〜mにより識別する。ここで、変換効率劣化補正パターンは、補正演算部220が映像信号の処理周期と同じ周期、またはそれよりも長い周期で生成することができる。これは、輝度が画素回路ごとにバラついたとしても、劣化はゆっくり進行するためである。例えば、変換効率劣化補正パターンを1時間間隔で更新することにより、焼き付き補正部200の演算量を軽減することができる。しかし、以下では、補正された映像信号が画素回路に出力されるごとに変換効率劣化補正パターンを更新する場合について説明する。
輝度劣化情報保持部2116には、輝度劣化曲線(階調値200)752を表わす輝度劣化情報(階調値200)740が保持されている。輝度劣化情報(階調値200)740には、測定対象の画素回路609を階調値200で駆動させた場合における初期状態からの経過時間に対応付けて変換効率劣化値が保持されている。
変換効率劣化補正パターン生成部212は、変換効率劣化情報更新部2121、変換効率劣化情報保持部2122及び変換効率劣化値算出部2123を有する。ここでは、補正演算部220によって補正された映像信号を1分間隔で取得することによって、変換効率劣化補正パターンを更新するものとする。
変換効率劣化情報更新部2121は、変換効率劣化情報保持部2122に保持されている変換効率劣化情報を、画素回路1〜mの変換効率の新たな劣化量を加算することによって更新する。ここで、変換効率劣化情報とは、例えば、画素1〜mの変換効率劣化の量を、特定の階調値における発光時間に換算した値である。換算した値は、特定の階調値で画素を発光させたときにこの変換効率の劣化の量と同等の劣化が生じるまでにかかる発光時間に相当する。変換効率劣化情報更新部2121は、例えば、補正演算部220から供給された補正後の映像信号に基づいて、画素回路1〜mの変換効率の新たな劣化に関する情報を、効率劣化換算係数を用いて算出する。ここで、効率劣化換算係数とは、例えば、時間の経過に応じた発光素子640の変換効率の劣化量を、発光時間及び発光時における階調に基づいて算出するための係数である。この効率劣化換算係数は、輝度劣化情報保持部2116が保持する輝度劣化情報(階調値200)に基づいて算出することができる。そして、補正後の映像信号の階調値と、変換効率劣化情報(n−1)760に設定されるこの画素回路の劣化量を特定の階調値(階調値200)の発光時間に換算した変換効率の劣化量と、に基づき、効率劣化換算係数を用いて画素回路1〜mの変換効率劣化値を得ることができる。例えば、変換効率劣化情報(n−1)760に設定される発光時間を輝度劣化曲線(階調値200)752の経過時間を起点とし、そこから劣化量算出時までの経過時間と、その間に出力された階調値とに基づき、この期間の劣化量を算出する。変換効率劣化情報更新部2121は、算出した画素回路1〜mの新たな劣化量を、変換効率劣化情報保持部2122に保持される変換効率劣化情報(n−1)760の該当する画素番号の劣化情報の値に加算し、変換効率劣化情報(n−1)760を更新する。
変換効率劣化情報保持部2122は、変換効率劣化情報更新部2121が供給する画素回路1〜mの輝度の変換効率の劣化に関する変換効率劣化情報を画素回路ごとに保持する。
図10の変換効率劣化情報(n−1)760には、n−1回目の更新時間の表示に基づく変換効率劣化値が保持されている。この変換効率劣化情報(n−1)760は、今回(n回目)の更新時間の表示を補正する変換効率劣化補正パターン(n)770を生成するために用いられる。変換効率劣化情報(n−1)760の左欄には画素回路の番号である画素番号、右欄にはその画素回路の変換効率劣化情報(劣化情報)が保持されている。例えば、ここでは、変換効率劣化値を、階調値200の発光時間(経過時間)に換算した値とする。例えば、画素番号「i」に対応する変換効率劣化情報として「160」時間が保持され、画素番号「1」、「2」、「m」に対応する変換効率劣化情報として「100」時間が保持されている。
このような変換効率劣化情報(n−1)760が変換効率劣化情報保持部2122に保持されている状態で、変換効率劣化値算出部2123は、n回目の変換効率劣化補正パターンを更新する。まず、補正対象となる画素回路に関する変換効率劣化情報を取得し、この画素回路の効率係数を算出し、算出した効率係数を対象変換効率値として変換効率劣化値算出部2123に供給する。例えば、画素番号「1」の対象変換効率値が変換効率劣化値算出部2123に供給される過程について説明する。まず、変換効率劣化情報更新部2121は、変換効率劣化情報(n−1)760から画素番号「1」の劣化情報「100」を取得し、係数変換情報を用いて効率係数を算出する。係数変換情報は、予め保持しているとする。そして、算出した画素番号「1」の画素回路の効率係数と、補正の基準となる基準効率劣化値から、この画素回路の変換効率劣化値を算出し、変換効率劣化補正パターン保持部231に供給する。これにより、変換効率劣化補正パターン(n)のc1に対応する変換効率劣化値が変換効率劣化補正パターン保持部231に保持される。
こうして、補正パターン生成部210が生成し、変換効率劣化補正パターン保持部231に保持される変換効率劣化補正パターン(n)770について説明する。
変換効率劣化補正パターン(n)770は、変換効率劣化値算出部2123により生成される変換効率劣化補正パターンを模式的に示すものである。図10の例では、変換効率劣化値算出部2123により生成された画素回路ごとの変換効率劣化値を、表示画面を構成する画素の配置に合わせて配置した場合に終える変換効率劣化パターンを模式的に表わしている。具体的には、変換効率劣化補正パターン(n)770は、変換効率劣化情報(n−1)760に基づいて生成された変換効率劣化値により構成される補正パターンの一例であり、n回目の1分間の間に表示される各フレームに関する映像信号を補正するための補正パターンである。
この変換効率劣化補正パターン(n)770における変換効率劣化値c1は、変換効率劣化情報(n−1)760において示した画素番号「1」に対応する画素回路を補正するための変換効率劣化値である。また、変換効率劣化値c2,ci及びcmも変換効率劣化値c1と同様に、変換効率劣化情報(n−1)760において示した画素番号「2」、「i」及び「m」に対応する画素回路に供給される映像信号を補正するための変換効率劣化値である。補正演算部220では、この変換効率劣化補正パターン(n)231に基づいて映像信号の階調値を補正する。
例えば、画素番号「i」の画素回路の変換効率劣化値ciは、他の画素番号「1」、「2」及び「m」よりも変換効率劣化値c1,c2及びcmよりも大きいとする。この場合、補正演算部220は、画素番号「i」に対応する画素回路の映像信号の階調値の補正量(増分)は、他の画素番号「1」、「2」及び「m」の画素回路の映像信号の階調値の補正量(増分)よりも大きくする。このように、階調値を補正することによって、焼き付きを補正することができる。
以上のように、変換効率劣化補正パターンは、実測された画素回路の劣化状態に基づいて算出されるため、焼き付きを精度よく補正することができる。
[輝度劣化情報生成部の動作例]
次に、焼き付き補正部200の輝度劣化情報生成部211の動作について説明する。図11は、輝度劣化情報生成処理の手順例を示すフローチャートである。
次に、焼き付き補正部200の輝度劣化情報生成部211の動作について説明する。図11は、輝度劣化情報生成処理の手順例を示すフローチャートである。
予め決められた所定の周期で、輝度劣化情報生成処理が開始される。画素回路の劣化はゆっくり進行するので、長い周期、例えば、1日あるいは10日おきといった周期で実行されればよい。
[ステップS01] 輝度測定部2111は、測定対象のダミー画素回路に対する輝度測定を開始する。測定する階調値を指示するポインタkに初期値(=1)を設定する。
[ステップS02] 輝度測定部2111は、ポインタが指示する階調値(k)をダミー画素回路に出力する。なお、階調値(k)に対応する駆動電流は、予め既知であるとする。
[ステップS03] 輝度測定部2111は、ステップS02で出力した階調値(k)を出力したダミー画素回路の輝度を測定する。測定した輝度値は、階調値(k)に対応する駆動電流に対応付け、測定情報保持部2112に供給する。
[ステップS04] 輝度測定部2111は、次の階調値を出力するため、ポインタに1を加える。
[ステップS05] 輝度測定部2111は、ポインタをチェックし、全階調値の輝度測定が終了したかどうかを判定する。終了しているときは、処理をステップS06に進める。終了していないときは、ステップS02に処理を進め、次の階調値で輝度測定を行う。
[ステップS06] 輝度測定部2111は、輝度測定を開始する前にダミー画素回路に設定されていた元の階調値を出力する。
[ステップS07] 変換効率算出部2113は、測定情報保持部2112が保持する測定情報に基づいて、駆動電流の変化量に対応する輝度値の変化量(Δ傾き)を算出する。算出したΔ傾きを変換効率値として、変換効率劣化値算出部2115へ供給する。
[ステップS08] 変換効率劣化値算出部2115は、変換効率算出部2113が算出したダミー画素回路の現在の変換効率値と、ダミー画素回路の初期状態の変換効率値と、からダミー画素回路の変換効率の劣化の割合を示す変換効率劣化値を算出する。
[ステップS09] 変換効率劣化値算出部2115は、算出した変換効率劣化値を用いて、輝度劣化情報を更新する。
以上の処理手順が実行されることにより、実際の画素回路において測定された劣化度合いに基づく輝度劣化情報を生成することができる。輝度劣化情報は、ダミー画素回路の測定値に基づくため、焼き付き補正の対象の画素回路の正確な輝度劣化情報を得ることができる。また、この輝度劣化情報を用いて焼き付き補正を行えば、精度よく焼き付き補正を行うことができる。
以上説明した表示装置100は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラ等、電子機器に入力された、もしくは、電子機器内で生成した映像信号を画像もしくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下このような表示装置100が適用された電子機器の例を示す。
[電子機器への適用例]
図12は、実施の形態の表示装置を備えたテレビジョンセットを示す斜視図である。図12に示したテレビジョンセットは、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、表示装置100をその映像表示画面11に用いることにより作製される。
図12は、実施の形態の表示装置を備えたテレビジョンセットを示す斜視図である。図12に示したテレビジョンセットは、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、表示装置100をその映像表示画面11に用いることにより作製される。
図13は、実施の形態の表示装置を備えたデジタルスチルカメラを示す斜視図である。図13は、上段がデジタルスチルカメラの正面図を示し、下段がデジタルスチルカメラの背面図を示す。図13に示したデジタルスチルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、実施の形態の表示装置100をその表示部16に用いることにより作製される。
図14は、実施の形態の表示装置を備えたノート型パーソナルコンピュータを示す斜視図である。図14に示したノート型パーソナルコンピュータは、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、実施の形態の表示装置100をその表示部22に用いることにより作製される。
図15は、実施の形態の表示装置を備えた携帯端末装置を示す模式図である。図15では、左側に携帯端末装置が開いた状態を示し、右側に携帯端末装置が閉じた状態を示している。図15に示した携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、実施の形態の表示装置100をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図16は、実施の形態の表示装置を備えたビデオカメラを示す斜視図である。図16に示したビデオカメラは、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、実施の形態の表示装置100をそのモニター36に用いることにより作製される。
上記の電子機器によれば、特に、変換効率の劣化成分を高い精度で得ることができるので、焼き付きを精度よく解消することができる。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、信号処理装置、表示装置及び電子機器が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置(HDD)、フレキシブルディスク(FD)、磁気テープなどがある。光ディスクには、DVD、DVD−RAM、CD−ROM/RWなどがある。光磁気記録媒体には、MO(Magneto-Optical disk)などがある。
プログラムを流通させる場合には、例えば、そのプログラムが記録されたDVD、CD−ROMなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
また、上記の処理機能の少なくとも一部を、DSP(Digital Signal Processor)、ASIC、PLD(Programmable Logic Device)などの電子回路で実現することもできる。
100・・・表示装置、 200・・・焼き付き補正部、 210・・・補正パターン生成部、 211・・・輝度劣化情報生成部、 212・・・変換効率劣化補正パターン生成部、 213・・・電流劣化補正パターン生成部、 220・・・補正演算部、 230・・・補正パターン保持部、 231・・・変換効率劣化補正パターン保持部、 232・・・電流劣化補正パターン保持部、 500・・・画素アレイ部、 600〜608・・・画素回路、 610・・・書込みトランジスタ、 620・・・駆動トランジスタ、 630・・・保持容量、 640・・・発光素子、 2111・・・輝度測定部、 2112・・・測定情報保持部、 2113・・・変換効率算出部、 2114・・・基準変換効率値供給部、 2115・・・変換効率劣化値算出部、 2116・・・輝度劣化情報保持部
Claims (7)
- 所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力して各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動し、それぞれの駆動電流値で駆動されたときの前記所定の画素回路の輝度を測定する測定部と、
前記駆動信号のレベルに応じた駆動電流値と、前記所定の画素回路の輝度値との関係に基づいて前記所定の画素回路の変換効率値を算出する変換効率算出部と、
前記所定の画素回路の変換効率値を前記所定の画素回路が補正の基準状態にあるときの変換効率値と比較し、前記所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出し、該変換効率劣化値によって前記所定の画素回路が補正の基準状態にあったときからの経過時間と該所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する変換効率劣化値算出部と、
を有する信号処理装置。 - 前記変換効率算出部は、前記測定部によって前記複数レベルの駆動信号から得られた前記所定の画素回路の駆動電流値と輝度値とに基づいて、前記駆動信号の異なるレベル間の駆動電流値の変化量と、該駆動電流値の変化量に対応する輝度値の変化量との関係から前記変換効率値を算出する、
請求項1記載の信号処理装置。 - 予め生成された前記所定の画素回路に関する輝度劣化情報を保持する輝度劣化情報保持部を有し、
前記変換効率劣化値算出部は、算出した前記変換効率劣化値に基づいて、前記輝度劣化情報保持部に保持されている前記輝度劣化情報を該変換効率劣化値に合わせて補正し、前記輝度劣化情報を更新する、
請求項1記載の信号処理装置。 - 任意の大きさの駆動信号で駆動させることができるダミー画素回路を有し、
前記測定部は、該ダミー画素回路を前記所定の画素回路として用いる、
請求項1記載の信号処理装置。 - 所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力して各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動し、それぞれの駆動電流値で駆動されたときの該画素回路の輝度を測定する手順と、
前記駆動信号のレベルに応じた駆動電流値と、前記所定の画素回路の輝度値との関係に基づいて前記所定の画素回路の変換効率値を算出する手順と、
前記所定の画素回路の変換効率値を前記所定の画素回路が補正の基準状態にあるときの変換効率値と比較し、前記所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出し、該変換効率劣化値によって前記所定の画素回路が補正の基準状態にあったときからの経過時間と該所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する手順と、
を有する信号処理方法。 - 映像信号の階調値に応じて発光する発光素子を有する複数の画素回路と、
所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力して各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動し、それぞれの駆動電流値で駆動されたときの該画素回路の輝度を測定する測定部と、
前記駆動信号のレベルに応じた駆動電流値と、前記所定の画素回路の輝度値との関係に基づいて前記所定の画素回路の変換効率値を算出する変換効率算出部と、
前記所定の画素回路の変換効率値を前記所定の画素回路が補正の基準状態にあるときの変換効率値と比較し、前記所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出し、該変換効率劣化値によって前記所定の画素回路が補正の基準状態にあったときからの経過時間と該所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する変換効率劣化値算出部と、
前記複数の画素回路それぞれについて、前記輝度劣化情報に基づいて該画素回路の変換効率劣化量を算出し、該画素回路の変換効率劣化量に応じて前記映像信号の階調値を補正する変換効率劣化補正パターンを生成し、前記画素回路ごとに生成した変換効率劣化補正パターンを用いて該画素回路に対する映像信号の階調値を補正し、該画素回路へ出力する補正演算部と、
を有する表示装置。 - 映像信号の階調値に応じて発光する発光素子を有する複数の画素回路と、
所定の更新時間ごとに、大きさの異なる複数レベルの駆動信号を出力して各レベルの駆動信号に応じた駆動電流値で所定の画素回路を駆動し、それぞれの駆動電流値で駆動されたときの該画素回路の輝度を測定する測定部と、
前記駆動信号のレベルに応じた駆動電流値と、前記所定の画素回路の輝度値との関係に基づいて前記所定の画素回路の変換効率値を算出する変換効率算出部と、
前記所定の画素回路の変換効率値を前記所定の画素回路が補正の基準状態にあるときの変換効率値と比較し、前記所定の画素回路が補正の基準状態にあったときからの経過時間に応じた変換効率劣化値を算出し、該変換効率劣化値によって前記所定の画素回路が補正の基準状態にあったときからの経過時間と該所定の画素回路の変換効率劣化値との関係を示した輝度劣化情報を更新する変換効率劣化値算出部と、
前記複数の画素回路それぞれについて、前記輝度劣化情報に基づいて該画素回路の変換効率劣化量を算出し、該画素回路の変換効率劣化量に応じて前記映像信号の階調値を補正する変換効率劣化補正パターンを生成し、前記画素回路ごとに生成した変換効率劣化補正パターンを用いて該画素回路に対する映像信号の階調値を補正し、該画素回路へ出力する補正演算部と、
を有する電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010291841A JP2012141333A (ja) | 2010-12-28 | 2010-12-28 | 信号処理装置、信号処理方法、表示装置及び電子機器 |
US13/317,368 US20120162284A1 (en) | 2010-12-28 | 2011-10-17 | Signal processing device, signal processing method, display device, and electronic apparatus |
CN2011104459605A CN102542984A (zh) | 2010-12-28 | 2011-12-28 | 信号处理设备、信号处理方法、显示器件和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010291841A JP2012141333A (ja) | 2010-12-28 | 2010-12-28 | 信号処理装置、信号処理方法、表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012141333A true JP2012141333A (ja) | 2012-07-26 |
Family
ID=46316142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010291841A Pending JP2012141333A (ja) | 2010-12-28 | 2010-12-28 | 信号処理装置、信号処理方法、表示装置及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120162284A1 (ja) |
JP (1) | JP2012141333A (ja) |
CN (1) | CN102542984A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI600000B (zh) * | 2013-05-23 | 2017-09-21 | Joled Inc | Image signal processing circuit, image signal processing method and display device |
CN110910805A (zh) * | 2019-12-31 | 2020-03-24 | 深圳创维-Rgb电子有限公司 | 一种显示屏的补偿调节装置及其补偿调节方法 |
JP2022045649A (ja) * | 2020-09-09 | 2022-03-22 | 株式会社Joled | 表示装置及び表示装置の駆動方法 |
CN113903300B (zh) * | 2021-10-12 | 2023-06-02 | 维沃移动通信有限公司 | 显示面板、校准方法、校准装置和电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258792A (ja) * | 2001-02-28 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2004146936A (ja) * | 2002-10-22 | 2004-05-20 | Mitsubishi Electric Corp | カラーディスプレイ装置 |
JP2007240803A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 自発光表示装置、黒レベル補正装置及びプログラム |
JP2010517092A (ja) * | 2007-01-24 | 2010-05-20 | イーストマン コダック カンパニー | 経年劣化および効率補償を備えたoledディスプレイ |
JP2010139838A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
JP2010139837A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
JP2010139836A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5130634B2 (ja) * | 2006-03-08 | 2013-01-30 | ソニー株式会社 | 自発光表示装置、電子機器、焼き付き補正装置及びプログラム |
JP5446216B2 (ja) * | 2008-11-07 | 2014-03-19 | ソニー株式会社 | 表示装置及び電子機器 |
JP5302915B2 (ja) * | 2009-03-18 | 2013-10-02 | パナソニック株式会社 | 有機el表示装置及び制御方法 |
-
2010
- 2010-12-28 JP JP2010291841A patent/JP2012141333A/ja active Pending
-
2011
- 2011-10-17 US US13/317,368 patent/US20120162284A1/en not_active Abandoned
- 2011-12-28 CN CN2011104459605A patent/CN102542984A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258792A (ja) * | 2001-02-28 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2004146936A (ja) * | 2002-10-22 | 2004-05-20 | Mitsubishi Electric Corp | カラーディスプレイ装置 |
JP2007240803A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 自発光表示装置、黒レベル補正装置及びプログラム |
JP2010517092A (ja) * | 2007-01-24 | 2010-05-20 | イーストマン コダック カンパニー | 経年劣化および効率補償を備えたoledディスプレイ |
JP2010139838A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
JP2010139837A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
JP2010139836A (ja) * | 2008-12-12 | 2010-06-24 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120162284A1 (en) | 2012-06-28 |
CN102542984A (zh) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598053B2 (ja) | 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム | |
US8872867B2 (en) | Signal processing device, signal processing method, display device, and electronic apparatus | |
JP5493733B2 (ja) | 表示装置および電子機器 | |
JP6129318B2 (ja) | 表示装置およびその駆動方法 | |
TWI463466B (zh) | 主動矩陣型顯示裝置 | |
JP5493634B2 (ja) | 表示装置 | |
JP2009169372A (ja) | 有機電界発光表示装置及びその駆動方法 | |
JP2009192854A (ja) | 表示駆動装置、並びに、表示装置及びその駆動制御方法 | |
JP2011065048A (ja) | 表示装置 | |
US20120162280A1 (en) | Signal processing device, signal processing method, display device, and electronic apparatus | |
JP5589392B2 (ja) | 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム | |
JP2010048939A (ja) | 表示装置、表示制御装置、および表示制御方法、並びにプログラム | |
KR20140098058A (ko) | 신호 처리 장치, 신호 처리 방법, 프로그램, 및 전자 기기 | |
JP4534169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009122353A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010281872A (ja) | 発光装置及びその駆動制御方法、並びに電子機器 | |
JP2021189278A (ja) | 発光装置、および、電子機器 | |
JP2012141333A (ja) | 信号処理装置、信号処理方法、表示装置及び電子機器 | |
JP2007171507A (ja) | 自発光表示装置、変換テーブル更新装置及びプログラム | |
JP4534170B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP6548412B2 (ja) | 補正値生成装置及び補正値生成方法 | |
KR101573941B1 (ko) | 표시 장치 | |
JP2007086347A (ja) | 表示装置 | |
JP2011069943A (ja) | 表示装置および電子機器 | |
JP6379340B2 (ja) | 表示装置の補正方法および表示装置の補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |