JPH10323028A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】誤差電圧から負荷電流が小さくなる軽負荷を正
確に検出してスイッチング周波数を低下する。 【解決手段】三角波制御回路１５により三角波発生回路
１０で発生する三角波電圧Ｖｃの電圧勾配(dV/dt) を入
力電圧Ｖｉに略比例するように変化させ、チョークコイ
ル４に流れる電流が連続する負荷状態においては、三角
波電圧Ｖｃの電圧勾配を入力電圧Ｖｉに比例して変化さ
せることで誤差電圧Ｖｅを一定に維持する。チョークに
流れる電流が不連続となる軽負荷状態では、出力電流Ｉ
ｏの低下に伴う誤差電圧Ｖｅの低下を許容し、このとき
軽負荷検出回路２１が誤差電圧Ｖｅが第２基準電圧Ｖr2
以下になったことを検出して基準発振器９の発振周波数
を低下させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、降圧型のＤＣ−Ｄ
Ｃコンバータに関し、特に、負荷に対する出力電流が小
さい軽負荷時にスイッチング周波数を低下させて損失を
低減させるように制御するＤＣ−ＤＣコンバータに関す
る。

【０００２】

【従来の技術】従来、この種のＤＣ−ＤＣコンバータ制
御回路としては、例えば図９、図１０に示すものがあ
る。図９において、降圧型のＤＣ−ＤＣ変換を行う主回
路Ａは、電池等の入力電圧源１からの入力電圧ＶｉをＦ
ＥＴ２のオン、オフ駆動でパルス電圧に変換した後にダ
イオード３で整流し、チョークコイル４及びコンデンサ
５で平滑して出力端子６ａ，６ｂより負荷に降圧した規
定の出力電圧Ｖｏを供給している。

【０００３】制御回路Ｂは、まず誤差検出回路７で規定
の出力電圧を得るために予め設定した基準電圧源８の第
１基準電圧Ｖｒ１と出力電圧Ｖｏとの誤差を示す誤差電
圧Ｖｅを検出している。また基準発振器９が設けられ、
基準発振周波数ｆｏで決まる周期の基準パルス信号を発
振し、三角波発生回路１０でコンデンサ１１の充放電に
より三角波電圧Ｖｃを発生している。

【０００４】誤差電圧Ｖｅと三角波電圧Ｖｃはコンパレ
ータを用いたパルス幅変調回路１２に入力され、誤差電
圧に応じた幅をもつパルス幅変調信号に変換され、ドラ
イブ回路１３により主回路Ａのスイッチング素子である
ＦＥＴ２を駆動し、出力電圧Ｖｏを第１基準電圧で決ま
る規定電圧に定電圧制御している。更に負荷に対する出
力電流が小さい軽負荷時に、スイッチング周波数を低下
させて損失を低減させるため、軽負荷検出回路２３を設
けている。軽負荷検出回路２３は主回路Ａのチョークコ
イル４と直列に電流検出抵抗２５を接続し、負荷電流に
比例した電流検出電圧Ｖｓをコンパレータを用いた軽負
荷検出回路２３に入力し、軽負荷を検出するための基準
電圧源２４による基準電圧Ｖｒ３以下となったときの比
較出力により、基準発振器９の発振周波数を低下させて
いる。

【０００５】図１０のＤＣ−ＤＣコンバータは、主回路
Ａ及び制御回路Ｂは図９と基本的に同じであるが、出力
電流が小さい軽負荷時にスイッチング周波数を低下させ
て損失を低減させるための軽負荷検出回路２６は、誤差
検出回路７の誤差電圧Ｖｅを入力し、軽負荷を検出する
ための基準電圧源２７による基準電圧Ｖｒ４以下となっ
たときの比較出力により、基準発振器９の発振周波数を
低下させている。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の負荷に対する出力電流が小さい軽負荷時にス
イッチング周波数を低下させて損失を低減させるＤＣ−
ＤＣコンバータにあっては次の問題があった。まず図９
のＤＣ−ＤＣコンバータにあっては、出力電流を検出す
る方法として、出力電流が流れるラインに電流検出抵抗
２５を挿入して電圧降下を検出していたため、電流検出
抵抗２５で損失が発生しＤＣ−ＤＣコンバータの効率を
悪化させる問題がある。

【０００７】また図１０のＤＣ−ＤＣコンバータは、誤
差検出回路７の誤差電圧Ｖｅの低下から軽負荷時の出力
電流を検出しているが、誤差検出回路７の誤差電圧Ｖｅ
は、入力電圧Ｖｉによっても大きく変化するため、軽負
荷による出力電流の低下を誤差電圧Ｖｅにより正確に検
出できないという問題点があった。本発明は、このよう
な従来の問題点に鑑みてなされたもので、誤差電圧から
負荷電流が小さくなる軽負荷を正確に検出してスイッチ
ング周波数を低下できるようにしたＤＣ−ＤＣコンバー
タを提供することを目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するため
本発明のＤＣ−ＤＣコンバータは次のように構成する。
まず本発明は、スイッチング素子のオン、オフ駆動によ
り入力電圧をパルス電圧に変換した後に整流平滑して降
圧した所定の出力電圧Ｖｏを負荷に供給する主回路、出
力電圧Ｖｏと所定の第１基準電圧Ｖr1との誤差を検出し
て誤差電圧Ｖｅを出力する誤差検出回路、一定周期（基
準周波数ｆｏ）の基準パルス信号を発振する基準発振
器、基準パルスに同期した三角波電圧Ｖｃを発生する三
角波発生回路、誤差電圧Ｖｅと三角波電圧Ｖｃとを比較
し比較結果に応じた幅をもつパルス幅変調信号を発生す
るパルス幅変調回路、及びパルス幅変調信号によりスイ
ッチング素子を駆動するドライブ回路とを備えた降圧型
のＤＣ−ＤＣコンバータを対象とする。

【０００９】このような降圧型のＤＣ−ＤＣコンバータ
につき本発明にあっては、三角波発生回路で発生する三
角波電圧Ｖｃの電圧勾配（ｄＶ／ｄｔ）を入力電圧Ｖｉ
に略比例するように変化させる三角波制御回路と、誤差
検出回路の誤差電圧Ｖｅが負荷に対する出力電流の低下
により予め定めた第２基準電圧Ｖr2以下になったことを
検出して基準発振器の発振周波数を低下させる軽負荷検
出回路とを設けたことを特徴とする。

【００１０】ここで三角波制御回路は、主回路のチョー
クコイルに流れる電流が連続する負荷状態においては、
三角波電圧Ｖｃの電圧勾配を入力電圧Ｖｉに比例して変
化させることで誤差電圧Ｖｅを一定に維持する。これに
対しチョークに流れる電流が不連続となる軽負荷状態で
は、出力電流Ｉｏの低下に伴う誤差電圧Ｖｅの低下を許
容し、これによって軽負荷検出回路による誤差電圧Ｖｅ
に基づく軽負荷の検出を可能とする。

【００１１】また軽負荷検出回路は、誤差電圧が第２基
準電圧Ｖr2以下になったことを検出したとき、基準発振
器の基準発振周波数を１／５〜１／１００の範囲に低下
させる。このように本発明の降圧型ＤＣ−ＤＣコンバー
タは、チョークコイルに流れる電流が連続状態となる負
荷状態にあっては、パルス幅変調に用いる三角波電圧Ｖ
ｃの電圧勾配（ｄＶ／ｄｔ）を、入力電圧Ｖｉに比例し
て変化させることで、入力電圧Ｖｉが変動しても誤差電
圧Ｖｅを一定に保つことができ、軽負荷を誤検出するこ
とはない。

【００１２】一方、軽負荷時には、チョークコイルに流
れる電流が不連続となり、その結果、出力電流Ｉｏが低
下する。このため電圧Ｖｅも出力電流Ｉｏの低下に伴っ
て減少し、予め設定した第２基準電圧ＡＶr2以下になっ
た場合、軽負荷となったことを正確に検出して基準発振
器の発振周波数を低くすることができる。

【００１３】

【発明の実施の形態】図１は本発明による降圧型のＤＣ
−ＤＣコンバータの実施形態の回路ブロック図である。
図１において、本発明のＤＣ−ＤＣコンバータは主回路
Ａと制御回路Ｂで構成される。主回路Ａは電池などの入
力電圧源１からの入力電圧Ｖｉの供給をスイッチング素
子としてのＦＥＴ２に入力し、ＦＥＴ２のオン、オフ駆
動により入力電圧Ｖｉをパルス電圧に変換した後、ダイ
オード３で整流し、最終的にチョークコイル４及びコン
デンサ５で平滑し、入力電圧Ｖｉを降圧した規定の出力
電圧Ｖｏに変換し、負荷に供給している。

【００１４】一方、制御回路Ｂは、誤差検出回路７で主
回路Ａの出力電圧Ｖｏと基準電圧源８で設定した第１基
準電圧Ｖr1との誤差電圧Ｖｅを検出している。また基準
発振器９が設けられ、基準発振器９からの基準周期（基
準発振周波数ｆｏ）の基準パルス信号を三角波発生回路
１０に入力し、三角波発生回路１０に含まれる出力段の
コンデンサ１１に対する基準パルス信号の供給による充
放電によって三角波電圧Ｖｃを発生している。

【００１５】誤差検出回路７からの誤差電圧Ｖｅと三角
波発生回路１０からの三角波電圧Ｖｃは、ＰＷＭ回路
（パルス幅変調回路）１２に入力され、誤差電圧Ｖｅに
応じたオンデューティとなるパルス幅のパルス幅変調信
号Ｖｗに変換される。ＰＷＭ回路１２からのパルス幅変
調信号Ｖｗはドライブ回路１３に与えられ、主回路Ａに
設けているＦＥＴ２のオン、オフ駆動を行う。

【００１６】このような制御回路Ｂにつき本発明にあっ
ては、三角波発生回路１０に対し三角波制御回路１５を
設けている。三角波制御回路１５は主回路Ａに対する入
力電圧Ｖｉを抵抗１４を介して入力しており、入力電圧
Ｖｉに比例して三角波発生回路１０で発生する三角波電
圧の時間勾配（ｄＶ／ｄｔ）を変化させ、これによって
入力電圧Ｖｉが変動しても出力電圧Ｖｏにその影響が及
ばないようにしている。

【００１７】図２は、図１の三角波発生回路１０と三角
波制御回路１５の回路実施形態をＰＷＭ回路１２及びド
ライブ回路１３と共に示した回路図である。また図３に
図２の各部の信号波形を示す。基準発振器９は、図３
（Ａ）のように、周期Ｔの基準パルス信号をＱ出力とし
ている。三角波発生回路１０は、基準発振器１６のＱ出
力からの基準パルス信号をトランジスタ１９のベースに
入力し、トランジスタ１９の駆動によるコンデンサ１１
の充放電により三角波電圧Ｖｃを発生する。

【００１８】即ち、基準発振器９のＱ出力がＬレベルの
ときトランジスタ１９がオフとなり、三角波制御回路１
５に設けた定電流源１８から流れる充電電流Ｉｃでコン
デンサ１１を充電する。このときの充電電圧の上限値Ｖ
max はツェナーダイオード２１により制限される。基準
発振器９のＱ出力がＨレベルになるとトランジスタ１９
がオンとなり、コンデンサ１１の放電が行われる。この
ときのコンデンサ１１の放電電圧の下限値Ｖmin は基準
電圧源２０により制限される。

【００１９】三角波発生回路１０からの三角波電圧Ｖｃ
はＰＷＭ回路１２で誤差電圧Ｖｅと比較され、図３
（Ｄ）の誤差電圧Ｖｅに応じたパルス幅をもつパルス幅
変調信号Ｖｗに変換される。パルス幅変調信号Ｖｗはド
ライブ回路１３のＮＡＮＤ回路２２に入力され、図３
（Ｂ）の基準発振器９の反転Ｑ出力との反転論理積が取
られ、図３（Ｅ）のように、オン時間ｔをもつドライブ
信号ＶｄとしてＦＥＴ２を駆動する。

【００２０】その結果、図３（Ｃ）のように、三角波発
生回路１０は、基準発振器９のＱ出力に同期して下限値
Ｖmin と上限値Ｖmax の間で変化する三角波電圧Ｖｃを
発生する。この時の三角波電圧Ｖｃの電圧勾配（ｄＶ／
ｄｔ）は、三角波制御回路１５により制御される。三角
波制御回路１５は、電流源１８によりコンデンサ１１に
流す充電電流Ｉｃを、入力電圧Ｖｉに比例した Ｉｃ＝Ｋ・Ｖｉ となるように制御する。即ち、入力電圧Ｖｉが増加する
と、充電電流Ｉｃを増加させ、三角波電圧Ｖｃの電圧勾
配（ｄＶ／ｄｔ）を大きくする。また入力電圧Ｖｉが減
少すると、充電電流Ｉｃを減少させ、三角波電圧Ｖｃの
電圧勾配（ｄＶ／ｄｔ）を小さくする。

【００２１】図４は図１のＰＷＭ回路１２に入力する誤
差電圧Ｖｅと三角波電圧Ｖｃを取出してパルス幅変調を
示している。図４において、基準発振器９の発振パルス
による基準周期はＴであり、このときの入力電圧Ｖｉで
決まる三角波電圧Ｖc1は図示の実線の電圧勾配（ｄＶ／
ｄｔ）であったとする。ＰＷＭ回路１２は、そのときの
誤差電圧Ｖｅと基準周期Ｔの開始タイミングから電圧勾
配（ｄｃ／ｄｔ）で変化する三角波電圧Ｖｃ１とを比較
しており、三角波電圧Ｖｃ１が誤差電圧Ｖｅ以下にある
オン時間ｔ１の間、図３（Ｄ）のようにドライブ回路１
３に対しＬレベル出力を生じ、このオン時間ｔ１に亘り
図３（Ｅ）のようにＦＥＴ２をオンしている。

【００２２】オン時間ｔ１を経過して三角波電圧Ｖｃ１
が誤差電圧Ｖｅを越えると、ＰＷＭ回路１２の出力はＬ
レベルからＨレベルに反転し、残りの（Ｔ−ｔ１）の時
間に亘りＦＥＴ２をオフとする。以下、このようなｔ１
時間に亘るＦＥＴ２のオンと（Ｔ−ｔ１）時間に亘るＦ
ＥＴ２のオフを基準周期Ｔごとに繰り返している。ここ
で入力電圧Ｖｉが増加したとすると、図２の三角波制御
回路１５は、定電流源１８により増加した入力電圧Ｖｉ
に比例して増加したコンデンサ１１に対する充電電流Ｉ
ｃを流す。このため図４の破線の三角波電圧Ｖc2のよう
に電圧勾配（ｄＶ／ｄｔ）が増加し、オン時間がｔ１´
と短くなる。

【００２３】即ち、入力電圧Ｖｉの増加に対しＦＥＴ２
のオン時間を短くすることで出力側に対する電力供給を
一定に維持する。このため入力電圧Ｖｉが変動しても三
角波制御回路１５による三角波電圧Ｖｃの電圧勾配（ｄ
Ｖ／ｄｔ）の制御により出力電圧Ｖｏは一定に保たれて
おり、その結果、誤差検出回路７からの誤差電圧Ｖｅも
一定に維持されている。

【００２４】このような三角波制御回路１５による入力
電圧Ｖｉの変動に応じた三角波電圧Ｖｃの時間勾配の制
御による誤差電圧Ｖｅの維持は、図５のようにチョーク
コイル４に流れる電流ＩがＦＥＴ２によるスイッチング
周期Ｔのオン、オフにより変動しても、連続的に流れて
いる場合にのみ成立する。図５はチョークコイル４に流
れる電流Ｉを出力電流Ｉｏを大、中、小と変化させた負
荷状態について示しており、出力電流Ｉｏが最も下がる
周期Ｔの境界でＩ＝０となるまでは、チョークコイル４
には電流が連続的に流れている。これに対し軽負荷とな
って出力電流Ｉｏが更に低下すると、チョーク４を流れ
る電流Ｉは図６のように、基準周期Ｔの後半で電流が流
れなくなる不連続状態となる。

【００２５】この図６のようにチョークコイル４を流れ
る電流が不連続状態になると、誤差検出回路７からの誤
差電圧Ｖｅも、出力電流Ｉｏに応じて低下するようにな
る。即ち、チョークコイル４を流れる電流の不連続状態
にあっては、出力電流Ｉｏの低下により出力電圧Ｖｏが
増加し、これに伴って誤差電圧Ｖｅが低下を始め、ＰＷ
Ｍ回路１２はパルス幅変調信号Ｖｗのオン時間を短くす
るように制御する。その結果、誤差電圧Ｖｅも出力電流
Ｉｏに応じて減少するようになる。

【００２６】そこで図１の実施形態にあっては、誤差検
出回路７からの誤差電圧Ｖｅを増幅器を用いた軽負荷検
出回路１６に入力し、基準電圧源１７により予め設定し
た軽負荷を検出するための第２基準Ｖr2と比較し、第２
基準電圧Ｖr2以下となったときの軽負荷検出回路１６か
から出力される軽負荷検出電圧Ｖｆに応じて基準発振器
９の発振周波数を低下させるようにしている。

【００２７】図７は図１の実施形態における出力電流Ｉ
ｏと誤差電圧Ｖｅの特性図である。横軸に示す出力電流
Ｉｏについては、図５の出力電流Ｉｏ小のように、チョ
ーク４からの平滑電流が不連続となるチョーク臨界電流
Ｉo1より大きい場合、誤差電圧Ｖｅは一定となってい
る。しかしながら、出力電流Ｉｏがチョーク臨界電流Ｉ
o1を下回ると、誤差検出電圧Ｖｅは減少を始める。

【００２８】この誤差電圧Ｖｅに対し、スイッチング周
波数の低下を開始するための第２基準電圧Ｖr2が周波数
切替電流Ｉo2に対応して設定されている。そして出力電
流Ｉｏが周波数切替電流Ｉ02を下回ると、図１の軽負荷
検出回路１６からの軽負荷検出電圧Ｖｆが誤差電圧Ｖｅ
の減少に応じて増加するようになる。基準発振器９は、
軽負荷検出回路１６からの検出電圧Ｖｆの増加に比例し
て基準発振周波数を低下させるように電圧制御される。

【００２９】図８は誤差電圧Ｖｅに対する基準発振器９
の発振周波数の制御特性であり、縦軸に出力電流Ｉｏが
チョーク臨界電流Ｉo1以上のときの定常状態での基準発
振周波数ｆｏを１．０とした正規化周波数（周波数比ｆ
／ｆｏ）で表わしている。図８において、誤差電圧Ｖｅ
がチョーク臨界電流Ｉo1に対応した第２基準電圧Ｖr2以
下になると、この時点より図１の軽負荷検出回路１６よ
り基準発振器９に出力する軽負荷検出電圧Ｖｆが誤差電
圧Ｖｅの低下に応じて増加し、このため基準発振器９は
軽負荷検出電圧Ｖｆの増加に応じて直線的に発振周波数
を低下させる。

【００３０】ここで基準発振器９の発振周波数の低下
は、基準発振周波数１．０に対し１／５〜１／１００程
度の範囲に制限されており、図８の場合には１／１０に
制限され、発振周波数が１／１０に下がるとその位置で
一定に保つ。このときの図７の誤差検出電圧Ｖｅの変化
は、図８で発振周波数を誤差電圧Ｖｅに応じて直線的に
低下させている間は一定の緩やかな勾配で低下するが、
発振周波数の低下を一定値に制限して更に出力電流が下
がるとＰＷＭ三角波下限値min に向かって急激に低下す
る特性となる。このように誤差電圧Ｖｅに基づく軽負荷
検出状態でのスイッチング周波数を低下させる制御によ
り、ＦＥＴ２のスイッチング周期を長くして損失を低減
することができる。

【００３１】尚、本発明は上記の実施形態に限定され
ず、その目的を損わない範囲で適宜の変形が可能であ
る。

【００３２】

【発明の効果】以上説明してきたように本発明によれ
ば、チョークコイルに流れる電流が連続状態にある負荷
状態では、パルス幅変調に用いる三角波電圧の電圧勾配
を入力電圧に比例して変化させることで、入力電圧が変
動しても誤差電圧は入力電圧に影響されずに一定とな
り、入力電圧の変動で誤って軽負荷状態を誤検出してス
イッチング周波数を低下させてしまうような誤作動を確
実に防止できる。

【００３３】一方、軽負荷時にはチョークコイルに流れ
る電流が不連続となり、その結果、出力電流の低下に伴
って誤差電圧も低下することとなり、この特性を活用し
て予め定めた基準電圧以下となったときに軽負荷状態と
検出してスイッチング周波数を低下させることで、軽負
荷状態を正確に検出してスイッチング周波数を低下させ
る制御が正確にできる。

【００３４】このため、スイッチング周波数の低下によ
り軽負荷時の損失を低減し、電池駆動の機器における軽
負荷時の消費電力を低減し、電池駆動による動作時間を
延ばすことができる。

【図面の簡単な説明】

【図１】本発明の実施形態の回路ブロック図

【図２】図１の三角波発生回路及び三角波制御回路の回
路図

【図３】図２の各部の信号波形図

【図４】入力電圧に応じて三角波電圧の電圧勾配を変化
させたパルス幅変調説明図

【図５】チョークコイルに電流が連続して流れる負荷状
態の説明図

【図６】チョークコイルに流れる電流が不連続となる軽
負荷状態の説明図

【図７】本発明による出力電流に対する誤差電圧の特性
図

【図８】本発明による誤差電圧による軽負荷の検出時に
低下させる発振周波数の制御特性の説明図

【図９】電流検出抵抗により軽負荷状態を検出する従来
の回路ブロック図

【図１０】誤差電圧から軽負荷状態を検出する従来の回
路ブロック図

【符号の説明】

Ａ：主回路 Ｂ：制御回路 １：入力電圧源 ２：ＦＥＴ（スイッチング素子） ３：ダイオード（整流素子） ４：チョークコイル ５：平滑コンデンサ ６ａ，６ｂ：出力端子 ７：誤差検出回路 ８，１７，２０：基準電圧源 ９：基準発振器 １０：三角波発生回路 １１：コンデンサ １２：パルス幅変調回路（ＰＷＭ回路） １３：ドライブ回路 １４：抵抗 １５：三角波制御回路 １６：軽負荷検出回路 １８：電流源 １９：トランジスタ ２１：ツェナーダイオード

Claims (3)

【特許請求の範囲】
1. 【請求項１】スイッチング素子のオン、オフ駆動により
   入力電圧をパルス電圧に変換した後に整流平滑して降圧
   した所定の出力電圧を負荷に供給する主回路と、 前記出力電圧と所定の第１基準電圧との誤差を検出して
   誤差電圧を出力する誤差検出回路と、 一定周期の基準パルス信号を発振する基準発振器と、 前記基準パルスに同期した三角波電圧を発生する三角波
   発生回路と、 前記誤差電圧と前記三角波電圧とを比較し、比較結果に
   応じた幅をもつパルス幅変調信号を発生するパルス幅変
   調回路と、 前記パルス幅変調信号により前記スイッチング素子を駆
   動するドライブ回路とを備えたＤＣ−ＤＣコンバータに
   於いて、 前記三角波発生回路で発生する三角波電圧の電圧勾配を
   前記入力電圧に略比例するように変化させる三角波制御
   回路と、 前記誤差検出回路の誤差電圧が、負荷に対する出力電流
   の低下により予め定めた第２基準電圧以下になったこと
   を検出して前記基準発振器の発振周波数を低下させる軽
   負荷検出回路と、を設けたことを特徴とするＤＣ−ＤＣ
   コンバータ。
2. 【請求項２】請求項１記載のＤＣ−ＤＣコンバータに於
   いて、前記三角波制御回路は、前記主回路のチョークコ
   イルに流れる電流が連続する状態においては、前記三角
   波電圧の電圧勾配を入力電圧に比例して変化させること
   で前記誤差電圧を一定に維持し、前記チョークに流れる
   電流が不連続となる軽負荷状態では出力電流の低下に伴
   って前記誤差電圧の低下を許容することを特徴とするＤ
   Ｃ−ＤＣコンバータ。
3. 【請求項３】請求項１記載のＤＣ−ＤＣコンバータに於
   いて、前記軽負荷検出回路は、誤差電圧が第２基準電圧
   以下になったことを検出したとき、前記基準発振器の基
   準発振周波数を１／５〜１／１００の範囲に低下させる
   ことを特徴とするＤＣ−ＤＣコンバータ。