JP4855887B2

JP4855887B2 - Ｐｗｍ／ｐｆｍ制御回路及びスイッチング電源回路

Info

Publication number: JP4855887B2
Application number: JP2006272231A
Authority: JP
Inventors: 功真羽根
Original assignee: トレックス・セミコンダクター株式会社
Priority date: 2006-10-03
Filing date: 2006-10-03
Publication date: 2012-01-18
Anticipated expiration: 2026-10-03
Also published as: US20090033305A1; US7579820B2; JP2008092712A

Description

本発明はＰＷＭ／ＰＦＭ制御回路及びスイッチング電源回路に関し、特にスイッチング電源回路の軽負荷時の効率を改善する場合に適用して有用なものである。

従来技術に係るスイッチング電源回路の中には、負荷が所定以上の重負荷のときＰＷＭ制御で動作させるとともに、前記負荷が所定未満の軽負荷のときＰＦＭ制御で動作させるＰＷＭ／ＰＦＭ制御回路を有するものがある。この種のスイッチング電源回路の一例を図１０に示す。同図に示すように、かかるスイッチング電源回路は、制御対象であるチョッパ回路とＰＷＭ／ＰＦＭ制御回路とを組み合わせたものである。チョッパ回路において、スイッチング素子ＳＷをオンさせると、電流は電源ＶＩＮ→リアクトルＬ→スイッチング素子ＳＷ→電源ＶＩＮの経路で流れ、リアクトルＬに蓄積されるエネルギが増加する。スイッチング素子ＳＷをオフさせるとリアクトルＬに蓄積されたエネルギが負荷側に放出され、電流は電源ＶＩＮ→リアクトルＬ→ダイオードＳＤ→コンデンサＣ０又は負荷→電源ＶＩＮの経路で流れる。

一方、チョッパ回路のスイッチング素子ＳＷのオン／オフを制御するＰＷＭ／ＰＦＭ制御回路は、基準電圧ＶＲＥＦと当該チョッパ回路の出力電圧ＶＯＵＴを抵抗Ｒ１，Ｒ２で分圧して得られる出力フィードバック電圧とを比較する比較器１、この比較器１の出力である両電圧の差を表す誤差信号Ｓ１とランプ信号Ｓ２とを比較してＰＷＭ制御信号Ｓ３を出力するＰＷＭ制御信号発生器２、ＰＷＭ制御信号発生器２の出力であるＰＷＭ制御信号Ｓ３に基づきある一定期間スイッチング素子ＳＷがオンとなるパルス信号であるＰＦＭ制御信号Ｓ４を発生するＰＦＭ制御信号発生器３を有している。

ここで、ランプ信号Ｓ２は発振器４の出力である基準信号Ｓ６に基づく三角波発生器５の出力信号として得られる。また、ＰＦＭ制御信号Ｓ４はＰＷＭ制御信号Ｓ３を基に形成される。論理回路６は、ＰＷＭ制御信号Ｓ３及びＰＦＭ制御信号Ｓ４を入力してパルス幅の大きい方に相当するスイッチ制御信号Ｓ５を出力してスイッチング素子ＳＷのオン／オフを制御するものである。ここで、論理回路６はＰＷＭ制御信号Ｓ３及びＰＦＭ制御信号Ｓ４のノア論理を採るＮＯＲ回路７と、このＮＯＲ回路７の出力を反転するインバータ８とからなる。また、スイッチング素子ＳＷはＮチャンネルのトランジスタで形成してあり、このトランジスタのゲートに前記スイッチ制御信号Ｓ５を供給するようになっている。

図１１は本例に係るスイッチング電源回路の各部の信号波形を示す波形図で、（ａ）は出力電圧ＶＯＵＴ、（ｂ）は誤差信号Ｓ１とランプ信号Ｓ２との関係、（ｃ）は周期ＴのＰＷＭ制御信号Ｓ３を形成するための基準となる基準信号Ｓ６、（ｄ）はＰＷＭ制御信号Ｓ３、（ｅ）はＰＦＭ制御信号Ｓ４、（ｆ）はスイッチ制御信号Ｓ５をそれぞれ示す。

同図を参照すれば明らかな通り、出力電圧ＶＯＵＴに基づく誤差信号及び基準信号Ｓ６に基づくランプ信号で形成されるＰＷＭ制御信号Ｓ３のパルス幅（負荷によって変動する）がＰＦＭ制御信号Ｓ４のパルス幅（一定）よりも短いとき、すなわち軽負荷のときはＰＦＭ制御信号Ｓ４に基づくスイッチ制御信号Ｓ５が、負荷が増加してＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅よりも長くなったときにはＰＷＭ制御信号Ｓ３に基づくスイッチ制御信号Ｓ５が形成される。

このように、負荷が軽い時、ＰＷＭ制御信号Ｓ３のパルス幅は狭く、間欠発振（ＰＷＭ動作時の発振周波数を基準とした間隔）となり、当該スイッチング電源回路は周波数が変化するＰＦＭ動作となる。また、負荷が重い時はＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅より大きくなり、発振周波数が固定されるＰＷＭ動作となる。両条件で出力電圧ＶＯＵＴのリップル電圧は小さい。

ところが、ＰＦＭ動作の最中に、発振周波数のあるパルスを間引いた状態となっており、その期間中に出力電圧ＶＯＵＴのリップル電圧は、ＰＦＭ連続動作時の発振周波数のリップルと低周波の大きな脈動を生じるという問題を抱えている。

図１２は本例に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、上述の如き従来技術に係るスイッチング電源回路では、ＰＦＭ動作とＰＷＭ動作とが切替わる過渡的なモード（図１２においては負荷電流が１０ｍＡ乃至１００ｍＡの範囲）で大きなリップル電圧が発生している。

なお、特許文献１には、定電流値を変えることでＰＷＭ制御自体の周波数を低下させることで軽負荷時の効率を得る手段について開示されているが、同特許文献１の段落〔００１４〕にあるようにリップル電圧が増大するという問題を抱えている。

特開平１１−１５５２８１号公報（段落〔００１４〕）

本発明は、上記従来技術に鑑み、軽負荷のときのＰＦＭ制御から重負荷のときのＰＷＭ制御に移行する際のリップル電圧を低減して円滑な制御モードの移行を実現し得るＰＷＭ／ＰＦＭ制御回路及びスイッチング電源回路を提供することを目的とする。

上記目的を達成するための本発明の第１の態様は、
制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるＰＷＭ制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるＰＦＭ制御で動作するＰＷＭ／ＰＦＭ制御回路において、
ＰＷＭ制御信号のパルス幅がＰＦＭ制御信号のパルス幅より小さいことを条件として、前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記ＰＷＭ制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第２の態様は、
上記第１の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記ＰＦＭ制御信号はＰＷＭ制御信号を基に形成されることを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第３の態様は、
上記第１又は第２の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記差分時間発生手段は、前記ＰＷＭ制御信号によって決定されるオフ期間中の前記ＰＦＭ制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第４の態様は、
上記第１又は第２の態様の何れか一つに記載するＰＷＭ／ＰＦＭ制御回路において、
前記差分時間発生手段は、前記ＰＷＭ制御信号によって決定されるオフ期間中の前記ＰＦＭ制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第５の態様は、
上記第１の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するＰＷＭ制御信号を発生するＰＷＭ制御信号発生器と、
前記ＰＷＭ制御信号に基づきＰＦＭ制御信号を発生するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づいて前記制御対象のスイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第６の態様は、
上記第１の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するＰＷＭ制御信号を発生するＰＷＭ制御信号発生器と、
前記ＰＷＭ制御信号に基づきＰＦＭ制御信号を発生するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第７の態様は、
上記第１の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してＰＷＭ制御信号のパルス幅を規定するリセット信号を出力するＰＷＭ比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるＰＷＭ制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきＰＦＭ制御信号を形成するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第８の態様は、
上記第３、第５又は第７の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記ＰＷＭ制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第９の態様は、
上記第４の態様又は第６の態様に記載するＰＷＭ／ＰＦＭ制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記ＰＷＭ制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするＰＷＭ／ＰＦＭ制御回路にある。

本発明の第１０の態様は、
上記第１乃至第９の態様の何れか一つに記載するＰＷＭ／ＰＦＭ制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路にある。

本発明によれば、ＰＷＭ制御信号のパルス幅がＰＦＭ制御信号のパルス幅より小さいときには前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間に基づき基準信号の発振周波数が低くなるように制御される。

ここで、ＰＷＭ制御信号のパルス幅がＰＦＭ制御信号のパルス幅より小さいときとは、ＰＦＭ制御からＰＷＭ制御に移行する過渡的なモードである。

この結果、かかる過渡的なモードにおいて負荷が漸増した場合には、これに伴い前記基準信号及びＰＷＭ制御信号の周波数が漸増してＰＷＭ制御に移行する。かかるＰＦＭ制御から、ＰＷＭ制御移行する前述の如き過渡的なモードにおいて、本発明では前記出力電圧を徐々に変化させることができる。

この結果、前述の如き過渡的なモードにおけるリップル電圧を飛躍的に低減し得る。

図１は本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、本発明に係るスイッチング電源回路では、ＰＦＭ動作とＰＷＭ動作とが切替わる過渡的なモード（図１においては負荷電流が１０ｍＡ乃至１００ｍＡの範囲）で徐々にリップル電圧が低減されてＰＷＭ制御に移行していることが分かる。図１２と対比すれば明らかな通り、前記過渡的なモードにおいてリップル電圧が飛躍的に低減されていることが分る。

なお、ＰＦＭ制御では、消費電力は少なくて済むがリップル成分が大きく、ＰＷＭ制御では、逆に消費電力は大きい反面、リップル成分は低減し得る。

以下本発明の実施の形態及び実施例を図面に基づき詳細に説明する。

＜第１の実施の形態＞
図２は本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。本形態は、図１０に示すチョッパ回路と新規なＰＷＭ／ＰＦＭ制御回路とを組み合わせたものである。すなわち、本形態は従来技術に係るチョッパ回路を制御対象とするスイッチング電源回路である。

ただ、制御対象はこのようなチョッパ回路に限定する必要はない。制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるＰＷＭ制御で動作されるとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるＰＦＭ制御で動作されるものであれば特に制限はない（以下の各実施の形態においても同じ）。

図２に示すように、本形態に係るスイッチング電源回路のＰＷＭ／ＰＦＭ制御回路は、図１０に示す従来技術に係るＰＷＭ／ＰＦＭ制御回路に差分時間発生手段９を追加したものである。すなわち、図１０に示す従来技術と同様の抵抗Ｒ１，Ｒ２、比較器１、ＰＷＭ制御信号発生器２、ＰＦＭ制御信号発生器３、発振器４、三角波発生器５及び論理回路６を有しており、各部は図１０における対応する部分と同様の機能を有する。

ここで、前記差分時間発生手段９は、ＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅より小さいことを条件として、ＰＷＭ制御信号Ｓ３のパルス幅とＰＦＭ制御信号Ｓ４のパルス幅との差に対応する差分時間を表わす差分時間信号Ｓ７を形成する。具体的には、ＰＷＭ制御信号Ｓ３によって決定されるオフ期間中のＰＦＭ制御信号Ｓ４によって決定されるオン期間に基づき、両者の差分時間を表わす差分時間信号Ｓ７を形成している。

本形態における差分時間発生手段９は、ＰＷＭ制御信号Ｓ３及びインバータ１０で反転させたＰＦＭ制御信号Ｓ４のノア論理を採るＮＯＲ回路１１で形成してある。ただ、これに限るものでは勿論なく、ＰＷＭ制御信号Ｓ３のパルス幅とＰＦＭ制御信号Ｓ４のパルス幅との差に対応する差分時間を表わす差分時間信号Ｓ７を形成するという機能を実現し得るものであれば特別な制限はない。

また、差分時間信号Ｓ７は、前記差分時間に一致させる必要は必ずしもなく、差分時間の関数となっていれば良い。

本形態における前記発振器４、すなわちＰＷＭ制御信号Ｓ３を形成するための基準となる基準信号Ｓ６を発生する回路は、差分時間信号Ｓ７に基づき前記差分時間に応じて基準信号Ｓ６の発振周波数が低くなるように制御される。

図３は本形態に係るスイッチング回路におけるＰＷＭ／ＰＦＭ制御回路の各部の波形を示すタイミングチャートで、（ａ）は出力電圧ＶＯＵＴ、（ｂ）は誤差信号Ｓ１とランプ信号Ｓ２との関係、（ｃ）は発振器４における入力側のコンデンサＣ１（図８参照）の電圧ＣＯＮ（この点については図８に基づき後に詳述する。）、（ｄ）は周期ＴのＰＷＭ制御信号Ｓ３を形成するための基準となる基準信号Ｓ６、（ｅ）はＰＷＭ制御信号Ｓ３、（ｆ）はＰＦＭ制御信号Ｓ４、（ｇ）は差分時間信号Ｓ７、（ｈ）はスイッチ制御信号Ｓ５をそれぞれ示す。

同図に示すように、本形態によれば、ＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅より小さいときにはＰＷＭ制御信号Ｓ３のパルス幅とＰＦＭ制御信号Ｓ４のパルス幅との差に対応する差分時間ａを表わす差分時間信号Ｓ７が差分時間発生手段９（図２参照）で形成されて発振器４（図２参照）に供給される結果、差分時間信号Ｓ７に基づき差分時間ａに応じて、基準信号Ｓ６の発振周波数が低くなる(周期が「Ｔ＋ａ」となる)。

かかるモードでは、スイッチ制御信号Ｓ５がＰＦＭ制御信号Ｓ４に基づくものとなるが、このＰＦＭ制御信号Ｓ４がＰＷＭ制御信号Ｓ３に基づくものであるため、ＰＦＭ制御信号Ｓ４及びスイッチ制御信号Ｓ５も対応して周波数が低減される。したがって、その分一定期間内におけるスイッチング素子ＳＷのオン時間が短くなり、出力電圧ＶＯＵＴは図１０に示す従来技術の場合よりも低下する。

一方、ＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅より小さいが、負荷の漸増に伴いＰＷＭ制御に移行する過渡的なモード、すなわち負荷変動時における各部の波形は、一例を挙げれば、図４のタイミングチャートに示すようになる。同図において、（ａ）は負荷電流Ｉ、（ｂ）は誤差信号Ｓ１及びランプ信号Ｓ２との関係、（ｃ）は発振器４における入力側のコンデンサＣ１（図８参照）の電圧ＣＯＮ（この点については図８に基づき後に詳述する。）、（ｄ）は周期ＴのＰＷＭ制御信号Ｓ３を形成するための基準となる基準信号Ｓ６、（ｅ）はＰＷＭ制御信号Ｓ３、（ｆ）はＰＦＭ制御信号Ｓ４、（ｇ）は差分時間信号Ｓ７、（ｈ）はスイッチ制御信号Ｓ５をそれぞれ示す。

図４に示すように、本例の場合、負荷電流Ｉは三段階に変化しているが、この負荷電流Ｉの増加に伴いＰＷＭ制御信号Ｓ３のパルス幅が大きくなる。この結果、ＰＦＭ制御信号Ｓ４とのパルス幅の差を表わす差分時間信号Ｓ７の差分時間は差分時間ｂからより小さいパルス幅の差分時間ｃへと変化し、終にはＰＷＭ制御となる。

かかる差分時間ｂ、ｃの変化は基準信号Ｓ６の発振周波数の変化として反映され、ＰＷＭ制御信号Ｓ３とともにＰＦＭ制御信号Ｓ４及びスイッチ制御信号Ｓ５も対応して周波数が変化する。したがって、その分一定期間内におけるスイッチング素子ＳＷのオン時間が長くなる方向で変化し、出力電圧ＶＯＵＴは図１０に示す従来技術の場合よりも低下しているが、出力電圧ＶＯＵＴがＰＷＭ制御信号Ｓ３で規定されるＰＷＭ制御モードに向けて前記出力電圧ＶＯＵＴを漸増させることができる。

この結果、かかる過渡的なモードにおける出力電圧ＶＯＵＴのリップル成分を飛躍的に低減し得る。

＜第２の実施の形態＞
図５は本発明の第２の実施の形態に係るスイッチング電源回路におけるＰＷＭ／ＰＦＭ制御回路を示す回路図である。同図に示すように、本形態では差分時間信号Ｓ７を直接三角波発生器５に供給しており、差分時間信号Ｓ７に基づき三角波発生器５の出力信号であるランプ信号Ｓ２の発振周波数を制御するように構成している。他の構成は、図２に示すスイッチング電源回路のＰＷＭ／ＰＦＭ制御回路と全く同様である。そこで、図２と同一部分には同一番号を付し、重複する説明は省略する。

図６は本形態に係るＰＷＭ／ＰＦＭ制御回路における各部の波形を示すタイミングチャートで、（ａ）は誤差信号Ｓ１と本形態における基準信号となるランプ信号Ｓ２との関係、（ｂ）はＰＷＭ制御信号Ｓ３、（ｃ）はＰＦＭ制御信号Ｓ４、（ｄ）は差分時間信号Ｓ７、（ｅ）はスイッチ制御信号Ｓ５をそれぞれ示す。

同図に示すように、本形態によれば、ＰＷＭ制御信号Ｓ３のパルス幅がＰＦＭ制御信号Ｓ４のパルス幅より小さいときにはＰＷＭ制御信号Ｓ３のパルス幅とＰＦＭ制御信号Ｓ４のパルス幅との差に対応する差分時間ａを表わす差分時間信号Ｓ７が差分時間発生手段９（図２参照）で形成されて三角波発生器５（図２参照）に供給される結果、差分時間信号Ｓ７に基づき差分時間ａに応じて、ランプ信号Ｓ２の発振周波数が低くなる(周期が「Ｔ＋ａ」となる)。ここで、ＴはＰＷＭ制御の１周期である。

かくして、本形態でも、第１の実施の形態と同様の作用・効果を得る。

＜第３の実施の形態＞
図７は本発明の第３の実施の形態に係るスイッチング電源回路におけるＰＷＭ／ＰＦＭ制御回路を示す回路図である。同図に示すように、本形態に係るＰＷＭ／ＰＦＭ制御回路は、ＰＷＭ比較器１２及びフリップフロップ回路１３を有する。ここで、ＰＷＭ比較器１２は、誤差信号Ｓ１と制御対象であるチョッパ回路を流れる負荷電流Ｉに基づくフィードバック電流信号Ｓ８とを比較してＰＷＭ制御信号Ｓ３のパルス幅を規定するリセット信号Ｓ９を出力する。また、フリップフロップ回路１３は、発振器４の出力信号である基準信号Ｓ６によりセットされて立上るとともに、リセット信号Ｓ９によりリセットされて立下がるＰＷＭ制御信号Ｓ３を形成する。

本形態に係るＰＦＭ制御信号発生器３は基準信号Ｓ６に基づきＰＦＭ制御信号Ｓ４を形成する。

また、本形態では、第１の実施の形態と同様に、差分時間信号Ｓ７は発振器４に供給するように構成してある。したがって、差分時間信号Ｓ７に基づき発振器４の発振周波数が制御される。

なお、その他の構成は、図２に示すスイッチング電源回路のＰＷＭ／ＰＦＭ制御回路と全く同様である。そこで、図２と同一部分には同一番号を付し、重複する説明は省略する。

本形態のおいては、基準信号Ｓ６でフリップフロップ回路１３がセットされ負荷により発生タイミングが変動するリセット信号Ｓ９でリセットされるので、負荷によりパルス幅が変動するＰＷＭ制御信号Ｓ３を得る。一方、基準信号Ｓ６の発振周波数は、第１の実施の形態と同様に差分時間信号Ｓ７に基づき変化する。

したがって、本形態においては、第１の実施の形態と同様の態様で、同様の作用・効果を得る。

＜第１の実施例＞
図８は図２及び図７に示すＰＷＭ／ＰＦＭ制御回路における発振器４の具体例である第１の実施例を示す回路図である。同図に示すように、本実施例に係る発振器４は、コンデンサＣ１，Ｃ２の充電時間で発振周波数が規定されるリング発振器で形成するとともに、このリング発振器の入力側のコンデンサＣ１を充電する充電電流を差分時間信号Ｓ７で遮断することで発振タイミングを遅延させることにより基準信号Ｓ６の発振周波数を低く制御するように構成したものである。

かかる本実施例において、入力側のコンデンサＣ１の充電電流ＣＯＮは差分時間信号Ｓ７がない場合には、所定の周期（発振周期）で繰り返す三角波となるが、差分時間信号Ｓ７が発生した場合には差分時間ａ，ｂ，ｃに相当する時間、充電電流ＣＯＮが遮断されるので、その部分が平坦な波形となり、立下りのタイミングもその差分時間ａ，ｂ，ｃの分だけずれる。この結果、基準信号Ｓ６の発振周波数を差分時間ａ，ｂ，ｃに応じて低くすることができる。

＜第２の実施例＞
図９は図５に示すＰＷＭ／ＰＦＭ制御回路における三角波発生器５の具体例である第２の実施例を示す回路図である。同図に示すように、本実施例に係る三角波発生器５は、コンデンサＣ３の充放電を利用してランプ信号Ｓ２を発生するもので、コンデンサＣ３を充放電する充放電電流を差分時間信号Ｓ７で遮断することで基準信号として機能するランプ信号Ｓ２の立ち上がりのタイミングを遅延させて発振周波数を低く制御するように構成したものである。

本発明は、例えば携帯電話、パソコン等の電源回路を形成するスイッチング電源回路を製造、販売する電子機器産業分野で利用することができる。

本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。図２に示すスイッチング回路におけるＰＷＭ／ＰＦＭ制御回路の各部の波形を示すタイミングチャートである。図２に示すスイッチング回路における負荷変動時のＰＷＭ／ＰＦＭ制御回路の各部の波形を示すタイミングチャートである。本発明の第２の実施の形態に係るＰＷＭ／ＰＦＭ制御回路を示す回路図である。図５に示すＰＷＭ／ＰＦＭ制御回路における各部の波形を示すタイミングチャートである。本発明の第３の実施の形態に係るＰＷＭ／ＰＦＭ制御回路を示す回路図である。図２及び図７に示すＰＷＭ／ＰＦＭ制御回路における発振器の具体例である第１の実施例を示す回路図である。図５に示すＰＷＭ／ＰＦＭ制御回路における三角波発生器の具体例である第２の実施例を示す回路図である。従来技術に係るスイッチング電源回路を示す回路図である。図１０に示すスイッチング回路におけるＰＷＭ／ＰＦＭ制御回路の各部の波形を示すタイミングチャートである。従来技術に係るスイッチング電源回路のリップル電圧特性を示す特性図である。

符号の説明

１比較器
２ＰＷＭ制御信号発生器
３ＰＦＭ制御信号発生器
４発振器
５三角波発生器
６論理回路
９差分時間発生手段
１３フリップフロップ回路
ａ差分時間
ｂ差分時間
ｃ差分時間
Ｉ負荷電流
Ｓ１誤差信号
Ｓ２ランプ信号
Ｓ３ＰＷＭ制御信号
Ｓ４ＰＦＭ制御信号
Ｓ５スイッチ制御信号
Ｓ６基準信号
Ｓ７差分時間信号
Ｓ８フィードバック電流信号
Ｓ９リセット信号
ＳＷスイッチング素子
ＶＯＵＴ出力電圧
ＶＲＥＦ基準電圧

Claims

制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるＰＷＭ制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるＰＦＭ制御で動作するＰＷＭ／ＰＦＭ制御回路において、
ＰＷＭ制御信号のパルス幅がＰＦＭ制御信号のパルス幅より小さいことを条件として、前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記ＰＷＭ制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１に記載するＰＷＭ／ＰＦＭ制御回路において、
前記ＰＦＭ制御信号はＰＷＭ制御信号を基に形成されることを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１又は請求項２に記載するＰＷＭ／ＰＦＭ制御回路において、
前記差分時間発生手段は、前記ＰＷＭ制御信号によって決定されるオフ期間中の前記ＰＦＭ制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１又は請求項２の何れか一つに記載するＰＷＭ／ＰＦＭ制御回路において、
前記差分時間発生手段は、前記ＰＷＭ制御信号によって決定されるオフ期間中の前記ＰＦＭ制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１に記載するＰＷＭ／ＰＦＭ制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するＰＷＭ制御信号を発生するＰＷＭ制御信号発生器と、
前記ＰＷＭ制御信号に基づきＰＦＭ制御信号を発生するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づいて前記制御対象のスイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１に記載するＰＷＭ／ＰＦＭ制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するＰＷＭ制御信号を発生するＰＷＭ制御信号発生器と、
前記ＰＷＭ制御信号に基づきＰＦＭ制御信号を発生するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１に記載するＰＷＭ／ＰＦＭ制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してＰＷＭ制御信号のパルス幅を規定するリセット信号を出力するＰＷＭ比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるＰＷＭ制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきＰＦＭ制御信号を形成するＰＦＭ制御信号発生器と、
前記ＰＷＭ制御信号乃至ＰＦＭ制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン／オフを制御するスイッチ制御信号を送出する論理回路と、
前記ＰＷＭ制御信号のパルス幅と前記ＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項３、請求項５又は請求項７に記載するＰＷＭ／ＰＦＭ制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記ＰＷＭ制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項４又は請求項６に記載するＰＷＭ／ＰＦＭ制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記ＰＷＭ制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするＰＷＭ／ＰＦＭ制御回路。
請求項１乃至請求項９の何れか一つに記載するＰＷＭ／ＰＦＭ制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路。