JP7282486B2 - 半導体システム - Google Patents

半導体システム Download PDF

Info

Publication number
JP7282486B2
JP7282486B2 JP2018103764A JP2018103764A JP7282486B2 JP 7282486 B2 JP7282486 B2 JP 7282486B2 JP 2018103764 A JP2018103764 A JP 2018103764A JP 2018103764 A JP2018103764 A JP 2018103764A JP 7282486 B2 JP7282486 B2 JP 7282486B2
Authority
JP
Japan
Prior art keywords
voltage
switch
power supply
load circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018103764A
Other languages
English (en)
Other versions
JP2019208340A (ja
JP2019208340A5 (ja
Inventor
昭 田邊
和也 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018103764A priority Critical patent/JP7282486B2/ja
Priority to US16/406,814 priority patent/US20190369688A1/en
Publication of JP2019208340A publication Critical patent/JP2019208340A/ja
Publication of JP2019208340A5 publication Critical patent/JP2019208340A5/ja
Application granted granted Critical
Publication of JP7282486B2 publication Critical patent/JP7282486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Description

本開示は、発電装置で発電された電源電圧で駆動する半導体装置に関する。
以前より、ソーラ発電、熱発電、装置自体が揺り動かされることで運動エネルギーを取り込んで発電を行う自動巻発電など、種々の発電装置が提案されている。
そして、当該発電装置を用いて駆動する電子機器が提案されている(特許文献1)。
特許第5458692号公報
上記文献では、太陽電池の発電電力を2種類の充電素子に振り分ける機能を有する構成が提案されているが、一方で、電子機器の起動時には、大きい電力が必要とされるがその対策は施されていない。
本開示は、上記の課題を解決するためになされたものであって、簡易な方式で安定的に起動動作を実行することが可能な半導体装置を提供する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のある局面に従う半導体装置は、発電装置で発電された電源電圧で駆動する半導体装置であって、半導体装置は、電源ノードから電源電圧の供給を受ける負荷回路と、電源ノードと前記負荷回路との間に設けられるスイッチと、スイッチと並列に電源ノードと接続される第1のコンデンサと、電源ノードの電圧レベルに基づいてスイッチを制御するスイッチ制御回路とを備える。
一実施例によれば、本開示の半導体装置は、簡易な方式で安定的に起動動作を実行することが可能である。
実施形態1に従うソーラシステム1の概要を説明する図である。 実施形態1に従うマイコン20の起動シーケンスの一例を説明する図である。 比較例となるソーラシステム1#の概要を説明する図である。 比較例となるソーラシステム1#における動作例を説明する図である。 実施形態1に従う電圧検出回路12の構成を説明する図である。 実施形態1に従うソーラシステム1における動作例を説明する図である。 実施形態1に基づくソーラシステム1における動作例を説明する図である。 比較例としてソーラシステム1#の動作例を説明する別の図である。 実施形態2に従うソーラシステム1Pの概要を説明する図である。 実施形態2に従うソーラシステム1Pにおける動作例を説明する図である。 実施形態2に従うソーラシステム1Pの動作について説明するフロー図である。 実施形態3に従うソーラシステム1Qの概要を説明する図である。 SOI(Silicon on Insulator)ウェハに形成されたMOSFETの構造を説明する図である。 バックバイアス電圧VSUBとMOSトランジスタのオフ状態でのリーク電流Ioffの関係の説明する図である。 しきい値電圧とバックバイアス電圧との関係を説明する図である。 実施形態3に従うソーラシステム1Qにおける動作例を説明する図である。
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
(実施形態1)
図1は、実施形態1に従うソーラシステム1の概要を説明する図である。
図1を参照して、ソーラシステム1は、発電装置である太陽電池2と、太陽電池2で発電された電源電圧の供給を受けて駆動する制御機器5とを含む。
一例として制御機器5は、半導体装置である。
制御機器5は、電源モジュール10と、マイコン20とを含む。
本例においては、マイコン20の負荷として抵抗素子RMCUを示している。
電源モジュール10は、逆流防止用ダイオードD1と、コンデンサ15と、スイッチSWと、電圧検出回路12と、フリップフロップ14とを含む。
逆流防止用ダイオードD1は、太陽電池2とノードN0との間に設けられる。
電圧検出回路12は、ノードN0の電圧と基準電圧とを比較して比較結果をフリップフロップ14に出力する。
ノードN0は、コンデンサ15と接続される。したがって、太陽電池2で発電された電源電圧は、コンデンサ15に充電することが可能である。本例においては、コンデンサ15が設けられる構成について説明するが、コンデンサに限られず2次電池とすることも可能である。また、制御機器5に内蔵される形態に限られず外側で接続する形態としても良い。
スイッチSWは、コンデンサ15と並列にノードN0と接続され、ノードN0と内部ノードN1との間に設けられる。スイッチSWは、フリップフロップ14の出力に従って制御される。
電圧検出回路12は、制御信号setをフリップフロップ14に出力する。また、電圧検出回路12は、制御信号resetをフリップフロップ14に出力する。フリップフロップ14は、制御信号setの入力に従ってデータを1にセットする。これに基づきフリップフロップ14は、スイッチSWを導通させる。電圧検出回路12およびフリップフロップ14は、スイッチSWを制御するスイッチ制御回路を構成する。
また、電圧検出回路12は、制御信号resetをマイコン20のリセット信号として出力する。
一方、フリップフロップ14は、制御信号resetの入力に従ってデータを0にリセットする。これに基づきスイッチSWを非導通に設定する。
図2は、実施形態1に従うマイコン20の起動シーケンスの一例を説明する図である。
図2を参照して、一例として電源電圧の電圧レベルの上昇に伴い電圧レベルが電圧Vstart以上となった場合にメモリから初期値が読み出される。次に、各機能が初期化される。そして、ユーザプログラムの初期化動作が実行される。そして、ユーザプログラムにより低電力モードに移行する。マイコン20におけるユーザプログラムによる低電力モードに移行するまでは消費電流が大きい。一方でマイコン20における低電力モードにおいては消費電流は小さい。すなわち、起動時の消費電力は、定常時の消費電力よりも大きい。また、マイコン20の定常時の消費電力は、太陽電池2の発電量よりも小さい。
図3は、比較例となるソーラシステム1#の概要を説明する図である。
図3を参照して、ソーラシステム1#は、ソーラシステム1と比較して電源モジュールの構成が異なる。ソーラシステム1#の電源モジュール10#は、電圧検出回路12#と、逆流防止用ダイオードD1のみが設けられており、スイッチSWおよびフリップフロップ14およびコンデンサ15等は設けられていない。
当該構成においては、電圧検出回路12#は、ノードN0の電圧の低下を検知して、制御信号resetを出力する。具体的には、電圧検出回路12#は、ノードN0の電圧が電圧Vreset以下となったか否かを検出し、電圧Vreset以下であると判断した場合には制御信号resetをマイコン20に出力する。
図4は、比較例となるソーラシステム1#における動作例を説明する図である。
図4(A),(B)には電源電圧が不安定な場合の例が示されている。
図4(A)に示されるように、時刻T1に電圧Vstartに到達した場合にマイコン20の起動シーケンス動作が実行される。一方、時刻T2に電圧Vresetに電圧が低下した場合が示されている。これにより、電圧検出回路12#は、電圧が低下したために制御信号Resetを出力する。これによりマイコン20における起動シーケンス動作が停止する。
そして、時刻T3に再び電圧Vstartに到達した場合にマイコン20の起動シーケンス動作が実行される。一方、時刻T4に電圧Vresetに電圧が低下した場合が示されている。これにより、電圧検出回路12#は、電圧が低下したために制御信号Resetを出力する。これによりマイコン20における起動シーケンス動作が停止する。
図4(B)は、起動シーケンス動作に従って流れる電流ICCが示されている。
したがって、当該動作の繰り返しによりマイコン20の起動シーケンス動作が完了しない可能性がある。
図4(C),(D)には負荷が重い場合の例が示されている。
図4(C)に示されるように、時刻T5に電圧レベルはVstartに到達していない。したがって、起動シーケンス動作が実行されない。
図4(D)に示されるように電流ICCも初期状態を維持した状態である。
したがって、マイコン20の負荷が重い場合にも起動シーケンス動作が実行されない可能性がある。
図5は、実施形態1に従う電圧検出回路12の構成を説明する図である。
図5を参照して、電圧検出回路12は、基準電圧発生回路120と、比較器122,124とを含む。
基準電圧発生回路120は、基準電圧Vstart,Vresetを生成する。
比較器122は、ノードN0の電圧と基準電圧Vstartとを比較して、比較結果に基づく信号を制御信号Setとして出力する。
比較器124は、ノードN0の電圧と基準電圧Vresetとを比較して、比較結果に基づく信号を制御信号Resetとして出力する。
フリップフロップ14は、制御信号Setに従ってデータをセットし、制御信号Resetに従ってデータをリセットする。具体的には、フリップフロップ14は、制御信号Setに従ってデータをセット(「1」)し、制御信号Resetに従ってデータをリセット(「0」)する。当該フリップフロップ14のデータに従ってスイッチSWがオン/オフ(導通/非導通)状態に設定される。
図6は、実施形態1に従うソーラシステム1における動作例を説明する図である。
図6に示されるように、時刻T10に電圧Vstartに到達した場合にマイコン20の起動シーケンス動作が実行される。
この場合、電圧検出回路12は、フリップフロップ14のデータをセットする。
これに伴いスイッチSWが導通する。そして、スイッチSWが導通した後に電流ICCが流れ出す。
図6(A)に示されるように、これに伴いノードN0の電圧VCC_EHが低下し始める。また、内部ノードN1の電圧VCC_MCUはスイッチSWの導通に従い上昇する。ノードN0と内部ノードN1の電圧は同じ電圧レベルとなる。一方で、ノードN0にはコンデンサ15が接続されている。コンデンサ15は、太陽電池2により充電されている。電圧VCC_EHは、コンデンサ15に充電された電荷が放電されて緩やかに電圧レベルが下降する。
本例においては、時刻T11に起動シーケンス動作が完了して低電力モードに移行した場合が示されている。
図6(B)に示されるように、低電力モードにおいて、電流ICCは、電流Iregularの値に維持される。
実施形態1に従う制御機器5のスイッチSWは、ノードN0の電圧VCC_EHが電圧Vstartに到達した場合に導通する。
したがって、当該状態になるまで太陽電池2は、スイッチSWがオフしているためマイコン20である負荷と接続されていない。したがって、電源投入時の初期においてマイコン20の負荷が重く電圧レベルが低いために起動シーケンス動作を実行できないという問題を回避することが可能である。
また、ノードN0はコンデンサ15と接続されている。したがって、ノードN0の電圧VCC_EHが電圧Vstartに到達するまでの間にコンデンサ15は充電されている。
したがって、スイッチSWがオンして、電圧VCC_EHが低下した場合であってもコンデンサ15に充電された電荷が放電されることにより電圧VCC_EHの低下の速度を緩めることが可能である。すなわち、急峻な電圧ドロップを抑制することが可能である。
したがって、起動シーケンス動作を確実に完了させることが可能である。
図7は、実施形態1に基づくソーラシステム1における動作例を説明する図である。
本例においては、太陽電池2の発電能力が一時的に低下して、電流Iregularを下回った場合について説明する。
図7(A)には、時刻T16に定常状態でも内部ノードN1の電圧VCC_MCU(VCC_EH)が低下して、マイコン20がリセットする電圧Vresetまで低下した場合が示されている。これに伴い、電圧検出回路12が制御信号Resetを出力する。フリップフロップ14は、制御信号Resetに従ってデータをリセットする。したがって、スイッチSWがオフする。これにより消費電力が小さくなるので、太陽電池2が回復すればノードN0の電圧VCC_EHの電圧が上昇する。
そして、電圧VCC_EHは、電圧Vstartまで復帰することが可能である。
そして、時刻T17において、電圧VCC_EHが電圧Vstartに到達した場合に、スイッチSWをオンする。そして、マイコン20は、起動シーケンス動作を実行する。
これにより、持続的にマイコン20を動作させることが可能である。
図8は、比較例としてソーラシステム1#の動作例を説明する別の図である。
図8に示されているように、時刻T20において、内部ノードN1の電圧VCC_MCU(VCC_EH)が低下した場合が示されている。電圧検出回路12#は、制御信号Resetを出力する。これに伴い、マイコン20の再起動動作が実行される。
マイコン20の再起動動作に従い電流Istartまで増加する。
この時点で太陽電池2が回復して、太陽電池2からの発電電流ISCが電流Iregularを上回った場合でも、発電電流ISCが電流Istartを超えられなければ電圧VCC_MCUが下がることになる。
したがって、電圧を回復できなくなり、起動シーケンス動作を完了するための電圧が確保できない。
それゆえ、実施形態1に従う制御機器5のスイッチSWを設けた構成により、太陽電池2の発電能力が一時的に低下して、電流Iregularを下回った場合についても安定的に起動シーケンス動作を再開することが可能である。
(実施形態2)
図9は、実施形態2に従うソーラシステム1Pの概要を説明する図である。
図9を参照して、ソーラシステム1Pは、ソーラシステム1と比較してマイコン20をマイコン20#に置換するとともに、マイコン20#と並列に内部ノードN1と接続されるコンデンサ30を設けた点が異なる。その他の構成については同様であるのでその詳細な説明については繰り返さない。本例においては、コンデンサ30が設けられる構成について説明するが、コンデンサに限られず2次電池とすることも可能である。また、制御機器5#に内蔵される形態に限られず外側で接続する形態としても良い。
マイコン20#は、マイコン20と比較して電圧検出回路24をさらに含む。
電圧検出回路24は、内部ノードN1の電圧レベルを検出して、検出結果に基づいて起動信号を出力する。具体的には、電圧検出回路24は、内部ノードN1の電圧レベルが電圧Vmcu以上であるか否かを判断する。電圧検出回路24は、内部ノードN1の電圧レベルが電圧Vmcu以上であると判断した場合に起動信号を出力する。
マイコン20#は、起動信号に従って活性化されて起動シーケンス動作を実行する。
図10は、実施形態2に従うソーラシステム1Pにおける動作例を説明する図である。
図10(A)に示されるように、時刻T12に電圧Vstartに到達する。この場合、電圧検出回路12は、フリップフロップ14のデータをセットする。これに伴いスイッチSWが導通する。
そして、内部ノードN1の電圧VCC_MCUが上昇する。内部ノードN1にはコンデンサ30が接続されている。コンデンサ30は、太陽電池2により充電される。そして、ノードN0と内部ノードN1の電圧は同じ電圧レベルとなる。
電圧検出回路24は、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上となった場合に起動信号を出力する。
これに伴いマイコン20#は、起動信号に従って活性化されて起動シーケンス動作を実行する。
実施形態1に従う構成ではマイコン20のための起動信号を持たない構成であり、電圧VCC_MCUの上昇に伴い起動開始となるので、電圧VCC_MCUの電圧が低い場合に起動シーケンスを開始して不安定となる可能性がある。一方で、実施形態2に従う構成では電圧VCC_MCUが電圧Vmcu以上の場合に起動シーケンスを開始する。したがって、起動シーケンスを安定的に開始することが可能である。
図10(B)に示されるように、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上となった場合に電流ICCが流れ出す場合が示されている。
図10(A)に示されるように、電流ICCが流れ出すことにより、ノードN0の電圧VCC_EHが低下し始める。一方で、ノードN0にはコンデンサ15が接続されている。また、ノードN0にはスイッチSWを介してコンデンサ30が接続されている。コンデンサ15,30は、太陽電池2により充電されている。電圧VCC_EHは、コンデンサ15,30に充電された電荷が放電されて緩やかに電圧レベルが下降する。
本例においては、時刻T13に起動シーケンス動作が完了して低電力モードに移行した場合が示されている。
図10(B)に示されるように、低電力モードにおいて、電流ICCは、電流Iregularの値に維持される。
実施形態2に従う制御機器5#のスイッチSWは、ノードN0の電圧VCC_EHが電圧Vstartに到達した場合に導通する。
したがって、当該状態になるまで太陽電池2は、スイッチSWがオフしているためマイコン20である負荷と接続されていない。したがって、電源投入時の初期においてマイコン20#の負荷が重く電圧レベルが低いために起動シーケンス動作を実行できないという問題を回避することが可能である。
そして、内部ノードN1の電圧が電圧Vmcu以上となった場合にマイコン20#が活性化される。また、内部ノードN1はコンデンサ30と接続されている。したがって、内部ノードN1の電圧VCC_MCUが電圧Vmcuに到達するまでの間にコンデンサ30は充電されている。
それゆえ、起動信号によりマイコン20#が活性化されて、電圧VCC_EHが低下した場合であってもコンデンサ15,30に充電された電荷が放電されることにより電圧VCC_EHの低下の速度を緩めることが可能である。すなわち、急峻な電圧ドロップを抑制することが可能である。したがって、起動シーケンス動作をより確実に完了させることが可能である。
図11は、実施形態2に従うソーラシステム1Pの動作について説明するフロー図である。
図11を参照して、コンデンサ15の充電が実行される(ステップS2)。これに伴いノードN0の電圧レベルが上昇する。
次に、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vstartに到達したか否かを検出する(ステップS4)。
ステップS4において、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vstartに到達しない場合には、ステップS2に戻り上記処理を繰り返す。
一方、ステップS4において、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vstartに到達したと判断した場合には、フリップフロップ14をセットする。これに従いスイッチSWをオンする(ステップS6)。
次に、電圧検出回路24は、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上か否かを検出する(ステップS8)。
ステップS8において、電圧検出回路24は、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上であることを検出しない場合には、ステップS8の状態を維持する。
一方、ステップS8において、電圧検出回路24は、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上であると判断した場合には、起動信号を出力してマイコン20#の起動シーケンス動作を開始する(ステップS10)。
次に、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vresetよりも大きいか否かを検出する(ステップS12)。
ステップS12において、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vresetよりも大きい場合には、ステップS14に進む。
そして、マイコン20#は、起動シーケンス動作が完了しているか否かを判断する(ステップS14)。
ステップS14において、マイコン20#は、起動シーケンス動作が完了していないと判断した場合(ステップS14においてNO)には、ステップS12に戻り上記処理を繰り返す。
一方、ステップS14において、マイコン20#は、起動シーケンス動作が完了したと判断した場合(ステップS14においてYES)には、ユーザプログラムを開始する(ステップS16)。ユーザプログラムにより低電力モードに移行することが可能である。
そして、処理を終了する(エンド)。
ステップS12において、電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vresetよりも大きくない、すなわち小さいことを検出した場合(ステップS12においてNO)には、ステップS18に進む。
電圧検出回路12は、ノードN0の電圧VCC_EHが電圧Vresetより小さいと判断した場合には、フリップフロップ14をリセットする。これに従いスイッチSWをオフする(ステップS18)。そして、ステップS2に戻る。
(実施形態3)
図12は、実施形態3に従うソーラシステム1Qの概要を説明する図である。
図12を参照して、ソーラシステム1Qは、ソーラシステム1Pと比較してマイコン20をマイコン20#Aに置換する。
マイコン20#Aは、バックバイアス制御回路26と、コンデンサCBP,CBNとをさらに含む。なお、本例においては、コンデンサCBP,CBNを設ける構成について説明するが、特に当該構成に限られずウェルの寄生容量としても良い。また、制御機器5#Aに内蔵される形態に限られず外側で接続する形態としても良い。
バックバイアス制御回路26は、MOSトランジスタのバックバイアスを制御する。
図13は、SOI(Silicon on Insulator)ウェハに形成されたMOSFETの構造を説明する図である。
図13を参照して、SOIウェハに形成されたMOEFETはNMOSトランジスタとPMOSのウェルのバックバイアス電圧を変化させることでMOSトランジスタがOFFの時のリーク電流を抑制することが可能である。
バックバイアス制御回路26は、PMOS用のバックバイアス制御回路26Aと、NMOS用のバックバイアス制御回路26Bとを含む。
支持基盤(pSUB)内にDeep nウェルを形成し、その中にpウェルとnウェルを形成する。PMOS用とNMOS用のバックバイアス制御回路26A,26Bは、電源電圧からPMOSおよびNMOSトランジスタのそれぞれのバックバイアス電圧VBP,VBNを生成し、nウェルとpウェルにそれぞれ供給する。
ここで、バイアス変動量VBBとすると、PMOSトランジスタのバックバイアス電圧VBPは、電源電圧+VBBに設定され、NMOSトランジスタのバックバイアス電圧VBNは接地電圧GND-VBBに設定される。つまり、NMOSトランジスタのバックバイアス電圧VSUBは負の電圧となる。
図14は、バックバイアス電圧VSUBとMOSトランジスタのオフ状態でのリーク電流Ioffの関係の説明する図である。
図14に示されるように、MOSトランジスタではリーク電流の支配的な要因はサブスレッショルドリーク電流である。
NMOSトランジスタの場合はバックバイアス電圧を負にすることでリーク電流を小さくすることが可能である。また、PMOSトランジスタの場合は正にすることでリーク電流を小さくすることが可能である。
ここで、リーク電流はバックバイアス電圧の変化に対して、指数関数的に変化する。
このため、バックバイアス電圧が0V近辺でリーク電流の変化量が大きく、バックバイアス電圧を大きくしていくと変化量は小さくなる。
図15は、しきい値電圧とバックバイアス電圧との関係を説明する図である。
図15に示されるように、NMOSトランジスタの場合はバックバイアス電圧を負にすることでしきい値の絶対値が大きくなり、PMOSトランジスタの場合は逆にバックバイアス電圧を正にすることでしきい値の絶対値が大きくなる。
バックバイアス電圧の印加状態ではリーク電流を低減できるので、待機状態の回路の消費電流を低減できる。一方、MOSトランジスタのしきい値VTHが高くなるので、例えばクロックを生成する回路のクロック周波数を低くする必要がある。
バックバイアス電圧の解除状態では待機状態の回路の消費電流が大きくなる。一方、クロックを生成する回路のクロック周波数を高くすることが可能である。
図16は、実施形態3に従うソーラシステム1Qにおける動作例を説明する図である。
図16(A)に示されるように、時刻T14に電圧Vstartに到達する。この場合、電圧検出回路12は、フリップフロップ14のデータをセットする。これに伴いスイッチSWが導通する。
そして、内部ノードN1の電圧VCC_MCUが上昇する。内部ノードN1にはコンデンサ30が接続されている。コンデンサ30は、太陽電池2により充電される。そして、ノードN0と内部ノードN1の電圧は同じ電圧レベルとなる。
電圧検出回路24は、内部ノードN1の電圧VCC_MCUが電圧Vmcu以上となった場合に起動信号を出力する。
これに伴いマイコン20#は、起動信号に従って活性化されて起動シーケンス動作を実行する。
マイコン20#Aの内部ノードN1の電圧VCC_MCUが0Vの場合には、バックバイアス制御回路26は動作していない。したがって、バックバイアス電圧VBPおよびVBNは、0Vである。すなわち、バックバイアス解除状態である。この時点ではマイコン20#Aは消費電力が大きくなる。
マイコン20#Aが起動シーケンス動作を開始するとともに、バックバイアス制御回路26は起動信号に従って動作する。これにより、バックバイアス制御回路26は、コンデンサCBP,CBNを充電する。バックバイアス電圧VBP,VBNは、バックバイアス印加状態の電圧まで引き上げる。
なお、この期間の電流Istartが太陽電池2の発電電流ISCを上回った場合であってもコンデンサ15および30に充電された電荷により不足分は補うことが可能である。
起動シーケンス動作が完了し、バックバイアス電圧VBP,VBNがバックバイアス印加状態の電圧となれば、マイコン20#Aは低電力な状態に移行する。
この時のマイコン20#Aの定常的な電流Iregularが発電電流ISCよりも小さければ以降はコンデンサの電荷に依存せず太陽電池2の発電能力でマイコン20#Aの本体の消費電流を支えることができるので、コンデンサの容量に関係なく持続的にマイコン20#Aを動作させることが可能である。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,1P,1Q ソーラシステム、2 太陽電池、5,5#,5#A 制御機器、10 電源モジュール、12,24 電圧検出回路、14 フリップフロップ、15,30,CBN,CBP コンデンサ、20 マイコン、26 バックバイアス制御回路、120 基準電圧発生回路、122,124 比較器、D1 逆流防止用ダイオード。

Claims (8)

  1. 発電装置と、
    前記発電装置で発電された電源電圧で駆動する半導体装置とを備え、
    前記半導体装置は、
    電源ノードから前記電源電圧の供給を受ける負荷回路と、
    前記電源ノードと前記負荷回路との間に設けられるスイッチと、
    前記スイッチと並列に前記電源ノードと接続される第1のコンデンサと、
    前記電源ノードの電圧レベルに基づいて前記スイッチを制御するスイッチ制御回路とを備え、
    前記スイッチ制御回路は、
    前記電源ノードの電圧レベルと第1の基準電圧とを比較する第1の比較器と、
    前記電源ノードの電圧レベルと第2の基準電圧とを比較する第2の比較器と、
    前記第1の比較器の比較結果に基づく信号に従ってセットして前記スイッチを導通に設定し、前記第2の比較器の比較結果に基づく信号に従ってリセットして前記スイッチを非導通に設定するRSフリップフロップ回路とを含み、
    前記負荷回路の起動時の消費電力は、定常時の消費電力よりも大きく、
    前記スイッチ制御回路は、前記第2の比較器の出力に基づいて前記負荷回路をリセットするリセット信号を出力する、半導体システム。
  2. 前記負荷回路の定常時の消費電力は、前記発電装置の発電量よりも小さい、請求項1記載の半導体システム。
  3. 前記スイッチ制御回路は、前記第1および第2の基準電圧を生成する基準電圧生成回路をさらに含む、請求項1または2記載の半導体システム。
  4. 前記半導体装置は、前記スイッチと前記負荷回路との間の内部ノードと接続される第2のコンデンサをさらに含む、請求項1~3のいずれか1項に記載の半導体システム。
  5. 前記半導体装置は、前記内部ノードの電圧レベルを検出し、検出結果に基づいて前記負荷回路を起動する起動信号を出力する電圧検出回路をさらに備え、
    前記負荷回路は、前記起動信号に従い、起動シーケンス動作を実行し、
    前記起動シーケンス動作が実行されたあと、前記スイッチ制御回路は、前記第の比較器の比較結果基づく信号に従って前記スイッチを非導通にする、請求項4記載の半導体システム。
  6. 前記負荷回路は、MOSトランジスタで構成され、
    前記MOSトランジスタの閾値電圧を調整するバックバイアス電圧を制御するバックバイアス制御回路を含む、請求項5記載の半導体システム。
  7. 前記バックバイアス制御回路は、前記起動信号に基づいて前記MOSトランジスタの閾値電圧の絶対値が大きくなるように設定する、請求項6記載の半導体システム。
  8. 前記起動信号に基づいて前記負荷回路を構成するNMOSトランジスタに負のバックバイアス電圧を印加し、前記負荷回路を構成するPMOSトランジスタに正のバックバイアス電圧を印加することにより消費電力は減少する、請求項7記載の半導体システム。
JP2018103764A 2018-05-30 2018-05-30 半導体システム Active JP7282486B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018103764A JP7282486B2 (ja) 2018-05-30 2018-05-30 半導体システム
US16/406,814 US20190369688A1 (en) 2018-05-30 2019-05-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018103764A JP7282486B2 (ja) 2018-05-30 2018-05-30 半導体システム

Publications (3)

Publication Number Publication Date
JP2019208340A JP2019208340A (ja) 2019-12-05
JP2019208340A5 JP2019208340A5 (ja) 2020-11-19
JP7282486B2 true JP7282486B2 (ja) 2023-05-29

Family

ID=68693748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018103764A Active JP7282486B2 (ja) 2018-05-30 2018-05-30 半導体システム

Country Status (2)

Country Link
US (1) US20190369688A1 (ja)
JP (1) JP7282486B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5585027B2 (ja) * 2009-06-30 2014-09-10 株式会社三洋物産 遊技機
US11665640B2 (en) 2021-02-17 2023-05-30 Renesas Electronics Corporation IoT edge module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339045A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
JP2010156586A (ja) 2008-12-26 2010-07-15 Casio Computer Co Ltd 電子時計
JP2014155409A (ja) 2013-02-13 2014-08-25 Denso Corp スイッチング電源回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11218587A (ja) * 1997-11-25 1999-08-10 Seiko Instruments Inc 熱電素子付き電子時計
US7793115B2 (en) * 2006-09-13 2010-09-07 Hewlett-Packard Development Company, L.P. Method and apparatus for operating a power feed in a computer system
US9317049B2 (en) * 2013-02-22 2016-04-19 Texas Instruments Incorporated Emulated current ramp for DC-DC converter
JP6468758B2 (ja) * 2014-08-27 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US10396571B2 (en) * 2015-02-17 2019-08-27 Fairchild Semiconductor Corporation Adaptive overvoltage protection for adaptive power adapters
US10073507B2 (en) * 2015-09-22 2018-09-11 Intersil Americas LLC Method and system for reducing transients in DC-DC converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339045A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
JP2010156586A (ja) 2008-12-26 2010-07-15 Casio Computer Co Ltd 電子時計
JP2014155409A (ja) 2013-02-13 2014-08-25 Denso Corp スイッチング電源回路

Also Published As

Publication number Publication date
JP2019208340A (ja) 2019-12-05
US20190369688A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US8018214B2 (en) Regulator with soft-start using current source
US7348835B2 (en) Midpoint potential generating circuit for use in a semiconductor device
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
Cai et al. A fast-transient-response fully-integrated digital LDO with adaptive current step size control
JPH05342869A (ja) 基板電圧発生回路
CN111474876B (zh) 半导体装置和半导体***
JP7282486B2 (ja) 半導体システム
US20180005685A1 (en) Semiconductor device comprising charge pump circuit for generating substrate bias voltage
US20070090871A1 (en) High voltage generation circuit and semiconductor device having the same
JPH09231769A (ja) 半導体装置
GB2314698A (en) Charge pump circuit
US8970313B2 (en) Area efficient single capacitor CMOS relaxation oscillator
JPH11288319A (ja) 電子機器
CN109121453B (zh) 负电荷泵和具有这样的负电荷泵的音频asic
JP2019213449A (ja) 基本セル及びこのような基本セルを備えるチャージポンプ
JP2001043690A (ja) 負昇圧回路及びそれを用いた不揮発性半導体記憶装置、半導体回路装置
US20090058511A1 (en) Low Supply Voltage Bandgap System
Savanth et al. Integrated reciprocal conversion with selective direct operation for energy harvesting systems
US11456665B2 (en) Semiconductor device, electronic system device, and driving method thereof
JP2004096987A (ja) 高電圧発生方法及び回路
Das et al. An output feedback-based start-up technique with automatic disabling for battery-less energy harvesters
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
US11604484B2 (en) Electronic system device and method of starting the same
US11011979B2 (en) Booster circuit
JPH05336736A (ja) 半導体集積回路の内部電圧発生装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220531

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220607

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220614

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220812

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220816

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221011

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221108

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230110

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20230316

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230328

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150