JP3952970B2 - パルス幅変調回路 - Google Patents
パルス幅変調回路 Download PDFInfo
- Publication number
- JP3952970B2 JP3952970B2 JP2003057703A JP2003057703A JP3952970B2 JP 3952970 B2 JP3952970 B2 JP 3952970B2 JP 2003057703 A JP2003057703 A JP 2003057703A JP 2003057703 A JP2003057703 A JP 2003057703A JP 3952970 B2 JP3952970 B2 JP 3952970B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- pulse width
- width modulation
- signal
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明は、スイッチングレギュレータ、インバータ回路、及びディジタル増幅器などの電圧制御装置に用いられるパルス幅変調回路に関し、特に、スイッチング電源が発生するノイズを低減するための周波数拡散PWM制御を行うパルス幅変調回路に関する。
【0002】
【従来の技術】
パルス幅変調回路は、スイッチングレギュレータ(DC−DC変換回路)、インバータ(DC−AC変換回路)、あるいはディジタル増幅器(D級アンプ)などにおける電圧制御に用いられるもので、そのPWM(パルス幅変調)信号を出力することにより半導体スイッチをオン・オフ制御して入力電圧の変換を行う。
【0003】
近年、携帯電話やPDAなどの携帯用電子機器においては、高機能化、小型化、及び低消費電力化を実現するため、微細プロセスを用いたLSIによる電圧制御装置を搭載するようになってきた。このような背景から、携帯用電子機器の内部回路は低電圧化する傾向にあり、内部回路に安定した電圧を供給するために用いる電源ICに関しても、従来のリニアレギュレータからDC−DCコンバータへ置き換えることで、電圧変換比が大きい内部回路に対しても高効率の電源が提供できるようになった。
【0004】
こうした携帯用電子機器における電源供給システムは、一般に単一のバッテリパックに接続される複数の電源ICを備え、各電源ICからそれぞれの回路の用途に応じた電力を供給する構成となっている。そのため、これら電源ICにリニアレギュレータとDC−DCコンバータとが混在する場合は、DC−DCコンバータで発生したノイズが共通ラインで接続されたリニアレギュレータを通じて、他の回路に影響を及ぼすことになる。特に、携帯電話のような無線機能を持つ電子機器の場合には、リニアレギュレータの負荷回路としてVCOなどのノイズに敏感なRF回路が多く接続されているため、DC−DCコンバータから発生するノイズ伝播を抑制し、あるいは低ノイズ化を図ることが重要である。
【0005】
最初に、従来のスイッチングレギュレータ(DC−DC変換回路)の一例について説明する。
図9は、従来のスイッチングレギュレータの一例を示すブロック図である。この図では、半導体スイッチSW1,SW2のオン・オフによって入力信号(直流電圧)の変換を行う降圧型DC−DCコンバータの回路例を示している。ここで、パルス幅変調回路10は、三角波発振器1とコンパレータ2を備え、出力電圧フィードバック回路11では、出力電圧Voutと基準電圧Vrefによって生成された出カ電圧目標値との誤差電圧が増幅された誤差電圧信号VF Bを生成している。出力電圧フィードバック回路11の出力である誤差電圧信号VF Bは、コンパレータ2の+入力端子に供給され、三角波発振器1から−入力端子に供給される三角波信号と比較することにより、PWM信号に変換してドライブ回路12に出力される。ドライブ回路12では、半導体スイッチSW1,SW2を所定のオン時比率で制御することにより、リアクトルL、コンデンサCにより平滑化された出力電圧Voutを得ることができる。パルス幅変調回路10は、このようなスイッチングレギュレータだけでなく、入力信号の変換に際して電圧制御を行うPWM信号の発生手段として、インバータ回路、ディジタル増幅器などにも用いられる。
【0006】
従来のパルス幅変調回路10に用いられる三角波発振器1の回路例を、図10に示す。三角波発振器1は、タイミングコンデンサCTと、このタイミングコンデンサCTの充放電経路を切替えるための半導体スイッチpMOS、及びnMOSと、コンデンサ充電用の電流源11aと、コンデンサ放電用の電流源11bと、タイミングコンデンサCTの両端電圧を検出して充放電の切替制御を行うコンパレータCmp1,Cmp2と、フリップフロップFF1とにより構成されている。この三角波発振器1は、コンパレータCmp1に上側閾値VO Uを与え、コンパレータCmp2に下側閾値VO Lを与えて、フリップフロップFF1の出力信号(Q)状態をH,Lに切替えることにより、タイミングコンデンサCTの充放電状態が規定されて、一定振幅の三角波信号電圧Voscを発生する。
【0007】
いま、三角波発振器1の初期状態を、Vosc<Vou、かつフリップフロップFF1の状態が充電(Q=L)と仮定して、三角波発振器1の動作を説明する。フリップフロップFF1の状態が充電の場合は、タイミングコンデンサCTは電流源11aの電流I1で充電され、三角波信号電圧Voscは一定の電圧変化率で上昇する。三角波信号電圧Voscが上昇して、上側閾値VO Uを超えるとフリップフロップFF1がセットして放電(Q=H)に切替わる。フリップフロップFF1の状態が放電の場合、タイミングコンデンサCTは電流源11bの電流I2により放電され、三角波信号電圧Voscは一定の電圧変化率で下降する。三角波信号電圧Voscが下降して、下側閾値VO Lを下回るとフリップフロップFF1がリセットして充電(Q=L)に切替わる。パルス幅変調回路10では、上記の動作を繰り返すことにより三角波発振器1が発振を行い、コンパレータ2に三角波信号電圧Voscが出力される。
【0008】
図10に示す三角波発振器1の発振周波数は、電流源11a,11bの電流値I1,I2によって決まる。これら電流源11a,11bの一例として、図11に示す基準電流発生回路が用いられる。図11の基準電流発生回路は、2つのpチャネル型MOS電界効果トランジスタpMOS1,pMOS2と、オペアンプAmp1と、抵抗RTとにより構成されている。ここで、トランジスタpMOS1,pMOS2に記した添字nは、それぞれのトランジスタpMOS1,pMOS2のサイズ比であって、MOSFETのチャネル長をL、チャネル幅をWとした場合、それぞれトランジスタpMOS1,pMOS2のW/Lの比を1:nとしている。なお、W/Lが等しいMOSFETによって構成する場合には、それぞれのトランジスタpMOS1,pMOS2の並列接続される個数の比である。
【0009】
この基準電流発生回路では、抵抗RTの両端電圧はオペアンプAmp1によって基準電圧Vrefと一致するようにフィードバック制御される。このため、抵抗RTにはVref/RTの電流が流れる。これにより定電流Ioutとして、Vref/RTのn倍の電流値がトランジスタpMOS2から出力される。このように、図9のスイッチングレギュレータの三角波発振器1における発振周波数は、図11に示す基準電流発生回路を用いた場合には、その抵抗RTの大きさによって制御できる。しかし、上記従来の基準電流発生回路では、定電流Ioutは回路の動作期間中は固定され、三角波信号電圧Voscの周波数も一定である。
【0010】
ところが、このように一定周波数の三角波を用いてパルス幅変調を行う固定周波数PWM制御の場合、スイッチングレギュレータやインバータ回路、ディジタル増幅器の出力電圧に観測されるノイズスペクトルは、図12に示すようにスイッチング周波数の整数倍の線スペクトルとして観測される。このため、ノイズ電力が特定の周波数に集中し、高いピーク値のノイズスペクトルが発生することとなる。このようなノイズスペクトルのピーク値を低減するために、発振周波数を一定の周波数拡散幅で変位させることで、ノイズスペクトルを図13のように平均化し、ピーク値を低減するための提案が、以下の特許文献1〜3に開示されている。
【0011】
【特許文献1】
特開2002−252970号公報
【特許文献2】
特開平7−312863号公報
【特許文献3】
特開平7−264849号公報
【0012】
【発明が解決しようとする課題】
しかしながら、これら特許文献1〜3に開示されている周波数拡散手段は、いずれも図11に示す基準電流発生回路あるいは同様の機能を持つ時定数回路において、拡散する周波数に応じて抵抗RTを制御するものであった。そのため、他の半導体デバイスに比べて抵抗回路の小型化が困難であることから、外付け部品に制約のある携帯用電子機器における電源供給システムとして、半導体集積回路によりパルス幅変調回路を構成する場合にはチップサイズが増大してしまうおそれがあった。
【0013】
この発明の目的は、半導体集積回路の回路規模を大きくせずに、発振周波数を一定の周波数幅で拡散させることでノイズピーク値を低減するパルス幅変調回路を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路が提供される。このパルス幅変調回路は、コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段とから構成され、前記電流切替手段は、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択可能な複数の電流源とを備え、選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とする。
【0015】
このパルス幅変調回路では、半導体集積回路の回路規模を大きくせずに、発振周波数を一定の周波数幅で拡散させてノイズピーク値を低減できる。
【0016】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
図1は、この発明のパルス幅変調回路を用いたスイッチングレギュレータを示すブロック図である。
【0017】
このスイッチングレギュレータは、パルス幅変調回路10、出力電圧フィードバック回路11、ドライブ回路12、半導体スイッチSW1,SW2、リアクトルL、コンデンサCから構成され、入力電圧Vinを半導体スイッチSW1,SW2によってスイッチングして、基準電圧Vrefによって生成された目標値に従って出力電圧Voutを制御している。パルス幅変調回路10は、コンデンサの充放電により一定振幅の三角波信号電圧Voscを発生する三角波発振器1と、三角波発振器1で発生する三角波信号と出力電圧フィードバック回路11の出力である誤差電圧信号VF Bとを比較することによりパルス幅変調信号を発生するコンパレータ2と、変調信号発生器3を備えている。
【0018】
ここで、三角波発振器1とコンパレータ2は、図9に示す従来のスイッチングレギュレータと同様のものであるが、変調信号発生器3からは三角波発振器1に変調信号を出力している。この変調信号発生器3は、後述する基準電流発生回路(図2)と擬似乱数発生回路(図4)とを含み、三角波信号に同期するタイミングで三角波発振器1におけるコンデンサの充放電電流の大きさを離散的に切替えることにより、三角波信号電圧Voscの発振周波数を一定の変位で拡散させるものである。
【0019】
図2は、パルス幅変調回路を構成する三角波発振器と基準電流発生回路を示す回路図、図3は、図2の三角波発振器から出力される三角波信号電圧を示す波形図である。
【0020】
このパルス幅変調回路10の三角波発振器1は、タイミングコンデンサCTと、このタイミングコンデンサCTの充放電経路を切替えるためのpチャネル型半導体スイッチpMOS、及びnチャネル型半導体スイッチnMOSと、コンデンサ充電用の電流源12aと、コンデンサ放電用の電流源12bと、タイミングコンデンサCTの両端電圧を検出して充放電の切替制御を行うコンパレータCmp1,Cmp2と、フリップフロップFF1とにより構成される。ここでは、図10に示す従来の三角波発振器1とは異なり、コンデンサ充電用の電流源12a及びコンデンサ放電用の電流源12bから、それぞれ基準電流Irefに比例した電流値k1Iref及びk2Irefが出力される。
【0021】
また、基準電流発生回路31は、これら電流源12a,12bに対して供給される基準電流Irefの発生手段であって、タイミングコンデンサCTの充放電電流の最低基準となる大きさの電流Iref1を出力する定電流源13aと、mビットのディジタル変調信号をアナログ電流出力Iref2に変換するD/Aコンバータ13bとから構成されている。D/Aコンバータ13bは、mビットのディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチS1〜Smと、各スイッチS1〜Smにより選択され、それぞれ大きさの異なる電流20Iss〜2m-1Issを出力する複数の電流源131〜13mとを備え、定電流源13aの電流Iref1に選択された各電流源131〜13mの出力電流値を加算することにより、この基準電流発生回路31から所望する大きさの基準電流Irefとして、離散的に切替えた2m通りの電流値の充放電電流を出力する。
【0022】
一般に、図1に示すスイッチングレギュレータでは、出力電圧Voutは半導体スイッチpMOS、及びnMOSのオン時比率によって制御される。このため、タイミングコンデンサCTが充電又は放電期間の途中において、D/Aコンバータ13bへのディジタル変調信号が切替わり、そのアナログ電流出力Iref2が変化した場合には、三角波信号電圧Voscの傾きが充放電の周期の途中で変化する。その場合、オン時比率が変化して、スイッチングレギュレータでの電圧制御に悪影響を及ぼすおそれがある。この点については、同じくオン時比率によって電圧を制御するインバータ回路やディジタル増幅器などの電圧制御装置においても、同様の悪影響を及ぼすおそれがある。
【0023】
そこで、基準電流発生回路31のD/Aコンバータ13bに入カされるディジタル変調信号を、タイミングコンデンサCTの充電又は放電を制御するフリップフロップFF1に同期して、更新するようにしている。具体的には、三角波発振器1を構成するフリップフロップFF1の出力信号Qの負側のエッジ(正側のエッジでもよい。)に同期して更新することにより、図3に示すような三角波信号電圧Voscの波形として、その信号周期Ti,Ti+1,Ti+2毎に傾き(電圧変化率)を変化させることができる。このとき、コンパレータCmp1に上側閾値VO Uを与え、コンパレータCmp2に下側閾値VO Lを与えることにより、一定振幅VO Aの三角波信号電圧Voscが出力される。
【0024】
図4は、ディジタル変調信号を生成するための線形フィードバックシフトレジスタ回路を示す図である。この線形フィードバックシフトレジスタ回路(LFSR)は、6段に縦続接続したDフリップフロップD−FF1〜D−FF6と、排他的論理和回路XORとにより構成され、6ビットの擬似乱数r1〜r6(M系列符号)をディジタル変調信号として出力するものである。図2のパルス幅変調回路において、この線形フィードバックシフトレジスタ回路からmビットのディジタル変調信号をD/Aコンバータ13bに入カして周波数拡散を行うことで、三角波発振器1の周波数を任意に拡散することができる。
【0025】
図5は、集積回路により構成された低ノイズDC−DCコンバータを示すブロック図である。
この低ノイズDC−DCコンバータ5は、三角波発振器(三角波発生回路)1、DAコンバータ13b、6ビットのLFSR51、レギュレータ52、基準電圧源53、出力信号と目標値の誤差を増幅しフィードバック制御するための出力電圧フィードバック回路(誤差増幅器)11、誤差出力と三角波を比較してPWM信号を発生するコンパレータ(PWMコンパレータ)2などを含む制御回路部50と、この制御回路部50のPWM信号により動作する出力部60とから構成されている。出力部60は、MOSFETなどの半導体スイッチpMOS及びnMOS、これら半導体スイッチpMOS及びnMOSを駆動するドライブ回路(ドライバ)12から構成される。この集積回路の主な仕様は、表1に記載した通りであり、そのパルス幅変調回路は、三角波発生回路1、及びDAコンバータ13bからなる三角波発生回路部と6ビットのLFSR51とが共通のクロックで動作している。
【0026】
【表1】
【0027】
図6(a)は、6ビットのM系列符号を用いた周波数拡散の効果を示すノイズスペクトルの模式図である。
これは、図1に示すスイッチングレギュレータにおいて、図4に示すような6ビットの擬似乱数発生回路(M系列符号)を用いた変調信号発生器3により、三角波発振器1の周波数を拡散したときの出力電圧スペクトルを測定したものである。比較のために、従来例(図9)における出力電圧のノイズスペクトルの測定結果を、図6(b)として示してある。これらの図を比較することにより、スイッチングレギュレータでは三角波発振器1の周波数を拡散することにより、ノイズスペクトルが平均化され、ピーク値が低減していることが確認できる。
【0028】
図7は、複数の電流源131〜13mを半導体集積回路により構成した回路図である。
この半導体集積回路は、複数のpチャネル型MOS電界効果トランジスタM1〜M5と、オペアンプAmp1と、抵抗RTとにより構成されている。ここで、トランジスタM1〜M5に記した添字nは、それぞれのトランジスタM1〜M5のサイズ比である。図11における基準電流発生回路と比較すれば、D/Aコンバータ13bにおける電流源131〜13mの出力数(m)に応じて、MOS電界効果トランジスタを追加するだけで、簡単に実現できる。
【0029】
図8は、図2のコンデンサ放電用の電流源12bを示す回路図である。
ここでは、図2の基準電流発生回路31からの基準電流Iref(=Iref1+Iref2)を電流源15として示している。この電流源15には、サイズ比が1:k2となる2つのnチャネル型MOSトランジスタM6,M7によるカレントミラー回路が接続され、半導体スイッチnMOSに流す電流の大きさをk2Irefに調整している。コンデンサ充電用の電流源12aについても、基準電流Irefに比例した電流値k1Irefを、同様の半導体集積回路として容易に実現することができる。
【0030】
このように、スイッチングレギュレータを半導体集積回路によって実現する場合に、新たな抵抗を追加することなく、半導体デバイスの追加のみによって発振周波数を一定の周波数拡散幅で拡散させたスイッチングレギュレータを構成することができる。したがって、ノイズピーク値を低減したスイッチングレギュレータなど、携帯用電子機器の内部回路に安定した電圧供給が可能な集積回路を実現するうえで利点がある。
【0031】
以上の説明では、いずれの回路もCMOS回路として実現した例を示しているが、バイポーラトランジスタ回路によっても置き換え可能であることは自明であって、この発明はCMOS回路だけに限定されない。
【0032】
【発明の効果】
以上に説明したように、この発明のパルス幅変調回路によれば、発振周波数を一定の周波数幅で拡散させることにより、スイッチングにともなうノイズスペクトルを平均化してそのピーク値を低減するとともに、半導体集積回路として実現した場合にそのチップサイズの増大を抑えることができる。
【図面の簡単な説明】
【図1】この発明のパルス幅変調回路を用いたスイッチングレギュレータを示すブロック図である。
【図2】パルス幅変調回路を構成する三角波発振器と基準電流発生回路を示す回路図である。
【図3】図2の三角波発振器から出力される三角波信号電圧を示す波形図である。
【図4】ディジタル変調信号を生成するための線形フィードバックシフトレジスタ回路を示す図である。
【図5】集積回路により構成された低ノイズDC−DCコンバータを示すブロック図である。
【図6】(a)は、6ビットのM系列符号を用いた周波数拡散の効果を示すノイズスペクトルの模式図、(b)は、従来例における出力電圧のノイズスペクトルの測定結果を示す模式図である。
【図7】図2のパルス幅変調回路における複数の電流源を半導体集積回路により構成した回路図である。
【図8】図2のパルス幅変調回路におけるコンデンサ放電用の電流源を示す回路図である。
【図9】従来のスイッチングレギュレータの一例を示すブロック図である。
【図10】従来のパルス幅変調回路に用いられる三角波発振器の一例を示すブロック図である。
【図11】基準電流発生回路の一例を示すブロック図である。
【図12】周波数一定でパルス幅変調した場合のノイズスペクトルを示す模式図である。
【図13】周波数を拡散してパルス幅変調した場合のノイズスペクトルを示す模式図である。
【符号の説明】
1 三角波発振器
2 コンパレータ
3 変調信号発生器
10 パルス幅変調回路
11 出力電圧フィードバック回路
11a コンデンサ充電用電流源
11b コンデンサ放電用電流源
RT 抵抗
CT タイミングコンデンサ
12 ドライブ回路
12a コンデンサ充電用電流源
12b コンデンサ放電用電流源
131〜13m 電流源
13a 定電流源
13b D/Aコンバータ
SW1,SW2 半導体スイッチ
S1〜Sm スイッチ
Cmp1,Cmp2 コンパレータ
FF1 フリップフロップ
31 基準電流発生回路
pMOS pチャネル型半導体スイッチ
nMOS nチャネル型半導体スイッチ
L リアクトル
C コンデンサ
51 LFSR
52 基準電圧源
53 レギュレータ
Claims (4)
- 電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路において、
コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、
前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、
前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段と、
を有し、
前記電流切替手段は、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択可能な複数の電流源とを備え、選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とするパルス幅変調回路。 - 電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路において、
コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、
前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、
前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段と、
を有し、
前記電流切替手段は、前記コンデンサの充放電電流の最低基準となる大きさの電流を出力する定電流源と、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択され、それぞれ大きさの異なる電流を出力する複数の電流源とを備え、前記定電流源と選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とするパルス幅変調回路。 - 前記複数の電流源は、前記定電流源の出力電流値に対して2 0 〜2 m-1 倍の大きさで重み付けされたm通りの電流値をもつm個の電流源からなることを特徴とする請求項2記載のパルス幅変調回路。
- 前記複数のスイッチを開放・短絡するディジタル変調信号として、擬似乱数信号を発生する線形フィードバックシフトレジスタ回路を備えたことを特徴とする請求項2記載のパルス幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057703A JP3952970B2 (ja) | 2003-03-04 | 2003-03-04 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057703A JP3952970B2 (ja) | 2003-03-04 | 2003-03-04 | パルス幅変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266780A JP2004266780A (ja) | 2004-09-24 |
JP3952970B2 true JP3952970B2 (ja) | 2007-08-01 |
Family
ID=33121036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003057703A Expired - Lifetime JP3952970B2 (ja) | 2003-03-04 | 2003-03-04 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3952970B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
JP2006109039A (ja) * | 2004-10-05 | 2006-04-20 | Mitsubishi Electric Corp | D級増幅器 |
US7355461B2 (en) | 2004-12-15 | 2008-04-08 | Asahi Kasei Microsystems Co., Ltd. | Waveform generating circuit and spread spectrum clock generator |
JP4571905B2 (ja) * | 2004-12-15 | 2010-10-27 | 旭化成エレクトロニクス株式会社 | 波形生成回路及びスペクトル拡散クロック発生装置 |
JP4198677B2 (ja) * | 2004-12-28 | 2008-12-17 | 株式会社デンソー | 電力スイッチング装置 |
JP4424546B2 (ja) * | 2005-01-13 | 2010-03-03 | Okiセミコンダクタ株式会社 | パルス幅変調回路 |
JP4463827B2 (ja) * | 2005-06-29 | 2010-05-19 | ローム株式会社 | ビデオ信号処理回路、およびそれを搭載した電子機器 |
JP4984226B2 (ja) * | 2006-12-13 | 2012-07-25 | 富士電機株式会社 | パルス幅変調回路 |
JP5109651B2 (ja) * | 2007-12-27 | 2012-12-26 | セイコーエプソン株式会社 | 液体噴射装置および印刷装置 |
CN101938214B (zh) * | 2010-07-09 | 2012-09-05 | 无锡市晶源微电子有限公司 | 具有自延时保护功能的内部振荡器模块 |
JP5589769B2 (ja) * | 2010-10-29 | 2014-09-17 | 富士通セミコンダクター株式会社 | スイッチング電源の制御回路及び電子機器 |
JP5366032B2 (ja) * | 2011-10-20 | 2013-12-11 | Tdk株式会社 | ランプ信号生成回路及びランプ信号調整回路 |
JP6051910B2 (ja) * | 2013-02-13 | 2016-12-27 | 株式会社デンソー | スイッチング電源回路 |
US10069488B2 (en) * | 2014-04-16 | 2018-09-04 | Microchip Technology Incorporated | Ramp generation module |
JP6481516B2 (ja) | 2015-06-02 | 2019-03-13 | 富士電機株式会社 | スイッチング電源のスイッチング制御装置 |
US10148312B2 (en) * | 2016-03-17 | 2018-12-04 | Texas Instruments Incorporated | Circuit and method to reduce fundamental and modulation spurs with spread spectrum |
US11056976B2 (en) * | 2019-03-04 | 2021-07-06 | Analog Devices International Unlimited Company | Counter-based frequency hopping switching regulator |
CN111130506B (zh) * | 2019-12-13 | 2024-04-12 | 深圳市振华微电子有限公司 | 一种由脉冲前沿触发的稳定脉宽变换电路 |
CN111490755B (zh) * | 2020-04-20 | 2023-08-18 | 成都华微电子科技股份有限公司 | 张弛振荡器电路 |
CN111600583B (zh) * | 2020-06-02 | 2023-03-14 | 中北大学 | 基于扩散忆阻器和电流传输器的随机频率三角波发生器 |
US11405026B2 (en) | 2020-08-12 | 2022-08-02 | Infineon Technologies LLC | Method and circuit for electromagnetic interference (EMI) reduction of analog blocks |
WO2023286459A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | 信号生成回路、スイッチング装置及びスイッチング電源装置 |
CN115065232B (zh) * | 2022-05-17 | 2023-07-07 | 致瞻新能源(浙江)有限公司 | 频率不变的展频方法及展频*** |
-
2003
- 2003-03-04 JP JP2003057703A patent/JP3952970B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004266780A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3952970B2 (ja) | パルス幅変調回路 | |
US8391332B2 (en) | System and method for controlling variations of switching frequency | |
US7474086B2 (en) | Frequency-on-the-fly control circuit and method for a DC/DC PWM converter | |
JP4409673B2 (ja) | スイッチングレギュレータにおけるタイミングおよびスロープ補償を制御するための回路および方法 | |
KR100713797B1 (ko) | 승강압형 dc-dc 컨버터 | |
Nashed et al. | Current-mode hysteretic buck converter with spur-free control for variable switching noise mitigation | |
USRE43291E1 (en) | PFM-PWM DC-DC converter providing DC offset correction to PWM error amplifier and equalizing regulated voltage conditions when transitioning between PFM and PWM modes | |
US8269471B2 (en) | Method for DC/DC conversion and DC/DC converter arrangement including four switching phases | |
US7501802B2 (en) | DC-DC converting method and apparatus | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
TWI508451B (zh) | 鋸齒波產生電路及具有該電路之切換式電力供應元件 | |
US9791883B2 (en) | Switching converter to operate in pulse width modulation mode or pulse skipping mode | |
KR20100078882A (ko) | 슬로프 보상 회로 | |
US9543933B2 (en) | Control circuit, DCDC converter, and driving method | |
Trescases et al. | An EMI reduction technique for digitally controlled SMPS | |
JP2008263714A (ja) | Dc−dcコンバータの制御回路、dc−dcコンバータおよび電源電圧供給方法 | |
US20080157849A1 (en) | Switching Control Circuit | |
JP2022534880A (ja) | 複数のディザリングプロファイル信号生成 | |
US8686801B2 (en) | Power supply and DC-DC-conversion | |
Pakala et al. | A spread-spectrum mode enabled ripple-based buck converter using a clockless frequency control | |
US10038381B2 (en) | Area-friendly method for providing duty cycle inverse to supply voltage | |
JP4461842B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御方法 | |
KR101404568B1 (ko) | 전류 모드 제어의 펄스폭변조 변환 장치 | |
JP3645531B2 (ja) | 電源装置用発振器とこれを用いた電源装置 | |
Gupta et al. | An On-Chip Digital Soft-Start Circuit for Integrated DC-DC Buck Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3952970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |