JP6051831B2 - 評価装置 - Google Patents

評価装置 Download PDF

Info

Publication number
JP6051831B2
JP6051831B2 JP2012271998A JP2012271998A JP6051831B2 JP 6051831 B2 JP6051831 B2 JP 6051831B2 JP 2012271998 A JP2012271998 A JP 2012271998A JP 2012271998 A JP2012271998 A JP 2012271998A JP 6051831 B2 JP6051831 B2 JP 6051831B2
Authority
JP
Japan
Prior art keywords
voltage
discharge
evaluation
semiconductor device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012271998A
Other languages
English (en)
Other versions
JP2014119259A5 (ja
JP2014119259A (ja
Inventor
岡田 章
章 岡田
貴也 野口
貴也 野口
肇 秋山
肇 秋山
欽也 山下
欽也 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012271998A priority Critical patent/JP6051831B2/ja
Publication of JP2014119259A publication Critical patent/JP2014119259A/ja
Publication of JP2014119259A5 publication Critical patent/JP2014119259A5/ja
Application granted granted Critical
Publication of JP6051831B2 publication Critical patent/JP6051831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)

Description

本発明は、例えば半導体ウエハ又は半導体チップなどの半導体装置の電気的特性の評価に用いる評価装置に関する。
コンタクトプローブを半導体装置に接触させて半導体装置の電気的特性を評価することがある。その際、例えばコンタクトプローブと半導体装置の間で放電が生じることがある。放電が生じた半導体装置は確実に捕捉し市場に流出しないようにする必要がある。特許文献1、2には放電の発生を検出する技術が開示されている。
特許文献1には、半導体モジュールの内部にて発生するノイズと放電を半導体素子モジュール表面に取付けたアコースティックエミッションセンサを用いて部分放電に伴う音を測定することで判別し、放電を検出する技術が開示されている。特許文献2には、電流検出手段にて放電電流を検出する技術が開示されている。
特開2003−130925号公報 特開2002−22793号公報
半導体装置の電気的特性の評価中に放電が生じると半導体装置を劣化させるおそれがある。従って評価中の放電を確実に検出する必要がある。しかも放電の検出はできるだけ容易な方法で行うことが好ましい。
特許文献1に開示の技術は放電に伴う音の測定が必要となる。しかしながら、ウエハやチップ状態の半導体装置の評価では放電に伴う音を測定することは困難である。また、特許文献2に開示の技術は、複雑な回路を要する問題と外来ノイズにより検出精度が低下する問題があった。
本発明は、上述のような課題を解決するためになされたもので、容易に放電を検出できる評価装置を提供することを目的とする。
発明に係る評価装置は、半導体装置に電圧及び電流を印加し、該半導体装置の電気的特性を評価する評価部と、該半導体装置に印加された電圧又は電流を検出し、該電圧又は電流の変化から放電の発生を検出したときに放電通知信号を発する放電検出部と、該放電検出部から該放電通知信号を受けたときに該評価部による評価を停止させる制御部と、放電のあった該半導体装置を特定する情報を記憶する記憶部と、を備え、該放電検出部は、該電圧又は電流を検出する検出部と、該電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても該電圧又は電流が予め定められた第1設定値に達しないとき、又は該電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても該電圧又は電流が予め定められた第2設定値に達しないときに、該制御部へ該放電通知信号を発する第2比較部と、を備えたことを特徴とする。


本発明によれば、容易に放電を検出できる。
本発明の実施の形態1に係る評価装置の図である。 コンタクトプローブの正面図である。 本発明の実施の形態1に係る評価装置による放電検出動作等を示すフローチャートである。 高電圧での評価のために半導体装置に印加した電圧の波形を示す図である。 電圧上昇中に放電が発生したときの印加電圧の波形を示す図である。 微分値の推移の例を示す図である。 半導体装置に印加する電圧の下降過程での放電を示す図である。 本発明の実施の形態2に係る評価装置の図である。 電圧を上昇させる過程で、第1設定時間を超えても電圧が第1設定値に達しなかった場合の波形を示す図である。 本発明の実施の形態1の放電検出部と実施の形態2の放電検出部を併用する評価装置の図である。
本発明の実施の形態に係る評価装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る評価装置の図である。本発明の実施の形態1に係る評価装置はチャックステージ10を備えている。チャックステージ10は半導体装置11を真空吸着する。半導体装置11の上面にはエミッタ電極11aが形成され、下面にはチャックステージ10と接するコレクタ電極11bが形成されている。半導体装置11はエミッタ電極11aとコレクタ電極11bの間で電流を流す縦型構造のIGBTで形成されている。
チャックステージ10の上方には絶縁基体12が配置されている。絶縁基体12にはコンタクトプローブ14が固定されている。コンタクトプローブ14は半導体装置11に大電流を印加できるように複数形成されている。コンタクトプローブ14は、例えば絶縁基体12上の金属板により、絶縁基体12に固定された接続部16と電気的に接続されている。
ここで、コンタクトプローブ14について詳細に説明する。図2は、コンタクトプローブ14の正面図である。コンタクトプローブ14は、絶縁基体12に固定される本体部14aを備えている。本体部14aの下方には伸縮部14bが接続されている。伸縮部14bは内部にスプリング等が組み込まれ長手方向に伸縮できるようになっている。伸縮部14bの下方にはコンタクト部14cが接続されている。コンタクト部14cの先端は丸みを帯びた形状となっており、この先端が半導体装置のエミッタ電極11aに当たる。
本体部14aの上方にはコンタクトプローブ14の電気的接続のための接続部14dが接続されている。コンタクトプローブ14は、例えば銅、タングステン、又はレニウムタングステン等の導電性を有する材料で形成されている。コンタクト部14cの導電性及び耐久性を高めるために、コンタクト部14cに金、パラジウム、タンタル、又はプラチナ等で被覆することが好ましい。コンタクトプローブ14は図2Aの初期状態から徐々にエミッタ電極11aに近づけられコンタクト部14cがエミッタ電極11aに接触する(図2B参照)。さらに、コンタクトプローブ14をエミッタ電極11a方向に押圧すると伸縮部14bが縮みコンタクト部14cとエミッタ電極11aが十分な力で接触する。
図1の説明に戻る。絶縁基体12、コンタクトプローブ14、及び接続部16はまとめてプローブカード18と称する。プローブカード18は、絶縁基体12を掴むことができるように形成されたアーム20により任意の方向へ移動できるようになっている。
接続部16には信号線30の一端が接続されている。信号線30の他端はコントローラ32に接続されている。コントローラ32は、半導体装置11の電気的特性の評価のために半導体装置11に電圧及び電流を印加するものである。チャックステージ10の側面には接続部34が設けられている。接続部34はチャックステージ10を介して半導体装置11のコレクタ電極11bと電気的に接続される。接続部34には信号線36の一端が接続されている。信号線36の他端はコントローラ32に接続されている。
コントローラ32は、信号線30と接続部16を介してコンタクトプローブ14に電気的に接続され、かつ信号線36と接続部34を介してチャックステージ10に電気的に接続されている。半導体装置11の電気的特性を評価する際は、コンタクトプローブ14をエミッタ電極11aに当て、コレクタ電極11bをチャックステージ10に接触させる。コントローラ32と半導体装置11とを電気的に接続するものである、チャックステージ10、絶縁基体12、コンタクトプローブ14、接続部16、34、及び信号線30、36をまとめて測定器具と称する。
コントローラ32は、評価部32aと制御部32bを備えている。評価部32aは、測定器具を介して半導体装置11に電圧及び電流を印加し、半導体装置11の電気的特性を評価する部分である。制御部32bは評価部32aによる評価を停止させる部分である。
コントローラ32には放電検出部42が接続されている。放電検出部42は、半導体装置11に印加された電圧又は電流を検出し、当該電圧又は電流の変化から放電の発生を検出する部分である。放電検出部42は、放電を検出したときには、放電通知信号をコントローラ32の制御部32bへ発する。
放電検出部42について具体的に説明する。放電検出部42は、微分値算出部42aと第1比較部42bとを有している。微分値算出部42aは、半導体装置11に印加した電圧又は電流の値を検出しこれを時間微分した微分値を算出する部分である。第1比較部42bは、微分値算出部42aで算出した微分値と予め定められた閾値を比較し、微分値が閾値を超えたときに制御部32bへ放電通知信号を発する。放電検出部42の機能は、例えばオシロスコープの波形検出機能を利用することで実現できる。また、オシロスコープではなく、デジタイザーとピークホールド回路等を組み合わせたものを利用しても良い。
制御部32bが第1比較部42bから放電通知信号を受けたとき、制御部32bは評価部32aによる評価を停止させる。コントローラ32と放電検出部42には記憶部44が接続されている。記憶部44には、半導体装置11の評価項目毎の閾値が記憶させられている。前述の第1比較部42bでは、記憶部44に記憶された閾値を用いる。また、記憶部44は放電のあった半導体装置11を特定する情報を記憶する。
本発明の実施の形態1に係る評価装置の動作について説明する。図3は、本発明の実施の形態1に係る評価装置による放電検出動作等を示すフローチャートである。まず、半導体装置11をチャックステージ10にのせる(ステップ100)。次いで、平行になるように位置を調整した複数のコンタクトプローブ14のコンタクト部14cを半導体装置11のエミッタ電極11aに接触させる(ステップ102)。ステップ102では図2に示したように伸縮部14bを縮ませてコンタクト部14cとエミッタ電極11aを接触させる。
ステップ102により、半導体装置11のエミッタ電極11aはコンタクトプローブ14、接続部16、及び信号線30を介してコントローラ32に接続される。また、半導体装置11のコレクタ電極11bはチャックステージ10、接続部34、及び信号線36を介してコントローラ32に接続される。
次いで、コントローラ32の評価部32aから半導体装置11へ電圧及び電流を印加して半導体装置11の電気的特性を評価する(ステップ104)。通常は複数の評価項目について評価を実施する。ステップ104では、例えばコレクタエミッタ間飽和電圧(VCE(sat))を評価する。
CE(sat)の評価は半導体装置に数kVの高電圧を印加して行う。高電圧での評価を行うためには、半導体装置11に印加する電圧を徐々に上昇させて予め定めた電圧(高電圧)に到達するようにする。図4は、高電圧での評価のために半導体装置11に印加した電圧の波形を示す図である。図4に示すように時間軸に対して直線的に電圧が上昇していくのが理想的である。
しかし、電圧上昇中に例えばコンタクトプローブ14と半導体装置11の間で放電が生じる場合がある。図5は、電圧上昇中に放電が発生したときの印加電圧の波形を示す図である。一時的な放電が起こったときは、A領域のように電圧の落ち込みが生じるがその後再び電圧の上昇過程に復帰する。しかし、継続的な放電が起こったときは、B領域のように電圧が落ち込み設定値まで電圧を高めることができなくなる。
ステップ104にて半導体装置11の印加電圧を上昇させている過程においては常に微分値算出部42aが微分値を算出する。微分値とは評価部32aにより半導体装置11に印加した電圧又は電流の値を時間微分した値である。ここではVCE(sat)を評価しているので、半導体装置11に印加した電圧の値から微分値を算出する。半導体装置11に印加した電圧の値から微分値を算出するか、半導体装置11に印加した電流の値から微分値を算出するかは、評価項目毎に適宜定める。
微分値が算出されると第1比較部42bは即座に微分値と予め定められた閾値を比較する(ステップ106)。第1比較部42bは、評価中の評価項目がVCE(sat)であることを評価部32aから把握(読み取り)した上で、記憶部44に記憶された閾値のうちVCE(sat)評価用の閾値を利用する。なお、この閾値はVCE(sat)評価において半導体装置の電圧を上昇させる過程で用いる閾値である。
第1比較部42bにて微分値が閾値を超えたと判断されれば、第1比較部42bは制御部32bへ放電通知信号を発する。放電通知信号を受けた制御部32bは評価部32aによる評価を停止させる(ステップ108)。このとき、記憶部44は、放電のあった半導体装置11を特定する情報を記憶する。この情報は例えば半導体装置11のIDである。後に、この情報に基づき放電の発生した半導体装置を廃棄する。
図6は、微分値の推移の例を示す図である。図6のA領域、及びB領域は図5のA領域、及びB領域に対応する。一時的な放電でも継続的な放電でも微分値が閾値を超えるように閾値が設定されている。
他方、放電がなく微分値が閾値を超えないときは、半導体装置の昇圧を終えたかどうか放電検出部42が判断する(ステップ110)。昇圧を終えていない場合は放電検出を継続し、昇圧を終えた場合は放電検出を終了する。このように本発明の実施の形態1に係る評価装置によれば、微分値が閾値を超えたときに放電が起こったとみなして評価部32aによる評価を停止させる。
なお、ここでは半導体装置に印加する電圧の上昇過程での放電について説明したが、一定の電圧を印加する過程(定常過程)及び電圧の下降過程においても放電が生じ得るためこれらの過程についても放電検出を行うことが望ましい。図7は、半導体装置に印加する電圧の下降過程での放電を示す図である。一時的な放電はC領域に示され、継続的な放電はD領域に示されている。なお、一定の電圧を印加する過程及び電圧の下降過程において放電検出する場合は、それらの過程に応じた閾値を記憶部44に記憶させておく。この場合評価項目毎に複数の閾値を記憶させておくことになる。
本発明の実施の形態1に係る評価装置によれば、半導体装置11に印加した電圧の値の微分値を微分値算出部42aで算出し、第1比較部42bで微分値と閾値を比較することで放電を容易に検出できる。従って、放電の発生した半導体装置を確実に捕捉できる。さらに、放電発生後すぐに制御部32bで評価部32aによる評価を停止することでコンタクトプローブ14及びエミッタ電極11aの破損防止、並びに破損範囲の拡大防止ができる。
放電のあった半導体装置を特定する情報を記憶部44で記憶するので、放電のあった半導体装置が出荷されることを防止できる。第1比較部42bは評価部32aから評価中の評価項目を把握した上で、記憶部44に記憶された閾値のうち評価中の評価項目に対応する閾値を微分値と比較する。従って、評価項目毎に適切な閾値を利用して放電の有無を検出できる。
図1から明らかなように、接続部16と接続部34で複数のコンタクトプローブ14を挟むように接続部16、34、及び複数のコンタクトプローブ14を配置した。従って、各コンタクトプローブについて、接続部16からコンタクトプローブを経由して接続部34に至る経路の長さを略一致させて各コンタクトプローブの電流密度を略一致させることができる。
評価対象となる半導体装置11は縦型構造のIGBTに限定されない。例えば、上面において電流の入出力を行う横型構造の半導体装置を評価対象としても良い。また、半導体装置11は、複数の半導体チップが形成されたウエハで良いし1つの半導体チップでも良い。半導体装置11に複数の半導体チップが形成されている場合、記憶部44で記憶する「放電のあった半導体装置11を特定する情報」は例えば半導体装置11の位置の座標である。
測定器具は、半導体装置11の電気的特性を測定するものであれば図1に示す測定器具に限定されない。例えばカンチレバー式のコンタクトプローブを採用しても良い。また、積層プローブ又はワイヤープローブ等によって、コンタクトプローブの伸縮性を確保しても良い。
チャックステージ10は半導体装置11を真空吸着又は静電吸着等させることで半導体装置を固定するものであれば特に限定されない。また、アーム20でプローブカード18を移動するのではなく、チャックステージ10を移動させても良い。なお、本発明の実施の形態1にて示した変形例は、以下の実施の形態に係る評価装置にも応用できる。
実施の形態2.
本発明の実施の形態2に係る評価装置は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図8は、本発明の実施の形態2に係る評価装置の図である。放電検出部200は、検出部200aと第2比較部200bを備えている。
検出部200aは、半導体装置11に印加した電圧又は電流の値を検出する部分である。第2比較部200bは、半導体装置に印加する電圧又は電流の上昇過程又は下降過程において、「予め定められた時間」内に電圧又は電流が「予め定められた値」に達したかどうか検査する部分である。つまり、第2比較部200bは、電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても電圧又は電流が予め定められた第1設定値に達しないとき、又は電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても電圧又は電流が予め定められた第2設定値に達しないときに、制御部32bへ放電通知信号を発する。
記憶部202は、評価項目毎の第1設定時間、第1設定値、第2設定時間、及び第2設定値を記憶している。第2比較部200bは、評価部32aから評価中の評価項目を把握し、評価中の評価項目に対応した第1設定時間、第1設定値、第2設定時間、及び第2設定値を記憶部202から抽出して上記の検査(放電検出)を実施する。
図9は、電圧を上昇させる過程で、第1設定時間を超えても電圧が第1設定値に達しなかった場合の波形を示す図である。図9においてtpは第1設定時間を表す。Vpは第1設定値を表す。この場合、第1設定時間tpの範囲内で第1設定値Vpまで昇圧することを想定している。図9には、E領域で示される継続的な放電が起こったために、第1設定時間tp以内に第1設定値Vpまで昇圧できなかったことが示されている。第1設定時間tp以内に第1設定値Vpに達することができなかったので、第2比較部200bは制御部32bへ放電通知信号を発する。そして制御部32bが評価部32aによる評価を停止させる。
電圧を下降させる過程については、電圧を上昇させる過程と同じであるので説明を省略する。評価項目によっては上記の電圧を電流に置き換えて放電検出を行うことができる。本発明の実施の形態2に係る評価装置によれば、特に放電が起こる可能性の高い電圧若しくは電流の上昇時、又は電圧若しくは電流の下降時における放電を確実に捕捉できる。
ところで、本発明の実施の形態2に係る評価装置に、実施の形態1に係る記憶部44と放電検出部42を追加しても良い。図10は、本発明の実施の形態1の放電検出部と実施の形態2の放電検出部を併用する評価装置の図である。この評価装置によれば、いずれか一方の放電検出部に不具合が生じても、他方の放電検出部にて確実に放電を捕捉できる。
本発明は、放電検出部が、半導体装置の評価中に半導体装置に印加された電圧又は電流を検出し、電圧又は電流の変化から放電の発生を検出するというものである。この特徴を失わない範囲で様々な変形が可能である。
10 チャックステージ、 11 半導体装置、 11a エミッタ電極、 11b コレクタ電極、 12 絶縁基体、 14 コンタクトプローブ、 16 接続部、 18 プローブカード、 20 アーム、 30 信号線、 32 コントローラ、 32a 評価部、 32b 制御部、 34 接続部、 36 信号線、 42 放電検出部、 42a 微分値算出部、 42b 第1比較部、 44,202 記憶部、 200 放電検出部、 200a 検出部、 200b 第2比較部

Claims (2)

  1. 半導体装置に電圧及び電流を印加し、前記半導体装置の電気的特性を評価する評価部と、
    前記半導体装置に印加された電圧又は電流を検出し、前記電圧又は電流の変化から放電の発生を検出したときに放電通知信号を発する放電検出部と、
    前記放電検出部から前記放電通知信号を受けたときに前記評価部による評価を停止させる制御部と、
    放電のあった前記半導体装置を特定する情報を記憶する記憶部と、を備え、
    前記放電検出部は、
    前記電圧又は電流を検出する検出部と、
    前記電圧又は電流を上昇させる過程で予め定められた第1設定時間を超えても前記電圧又は電流が予め定められた第1設定値に達しないとき、又は前記電圧又は電流を下降させる過程で予め定められた第2設定時間を超えても前記電圧又は電流が予め定められた第2設定値に達しないときに、前記制御部へ前記放電通知信号を発する第2比較部と、を備えたことを特徴とする評価装置。
  2. 前記記憶部は、評価項目毎の前記第1設定時間、前記第1設定値、前記第2設定時間、及び前記第2設定値を記憶し、
    前記第2比較部は、前記評価部から評価中の評価項目を把握し、前記評価中の評価項目に対応する前記第1設定時間、前記第1設定値、前記第2設定時間、及び前記第2設定値を前記記憶部から抽出して用いることを特徴とする請求項1に記載の評価装置。
JP2012271998A 2012-12-13 2012-12-13 評価装置 Active JP6051831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012271998A JP6051831B2 (ja) 2012-12-13 2012-12-13 評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012271998A JP6051831B2 (ja) 2012-12-13 2012-12-13 評価装置

Publications (3)

Publication Number Publication Date
JP2014119259A JP2014119259A (ja) 2014-06-30
JP2014119259A5 JP2014119259A5 (ja) 2015-02-05
JP6051831B2 true JP6051831B2 (ja) 2016-12-27

Family

ID=51174234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012271998A Active JP6051831B2 (ja) 2012-12-13 2012-12-13 評価装置

Country Status (1)

Country Link
JP (1) JP6051831B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237482B2 (ja) * 2014-06-11 2017-11-29 三菱電機株式会社 測定装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772224A (ja) * 1993-09-03 1995-03-17 Nec Yamaguchi Ltd 半導体集積回路の検査装置
US5682101A (en) * 1995-03-13 1997-10-28 Square D Company Arcing fault detection system
JP2005235839A (ja) * 2004-02-17 2005-09-02 Canon Inc 半導体デバイスチップウエハ検査方法および検査装置
US7005307B2 (en) * 2004-06-28 2006-02-28 Solid State Measurements, Inc. Apparatus and method for detecting soft breakdown of a dielectric layer of a semiconductor wafer
JP5363437B2 (ja) * 2010-09-08 2013-12-11 株式会社アドバンテスト 試験装置

Also Published As

Publication number Publication date
JP2014119259A (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
JP4843071B2 (ja) プリント配線板の検査装置及び検査方法
JP5060499B2 (ja) プリント配線板の検査装置及び検査方法
US20020021142A1 (en) Inspection method and inspection apparatus
TW200949268A (en) Programmable gain trans-impedance amplifier overload recovery circuit
US9880196B2 (en) Semiconductor device inspection apparatus and semiconductor device inspection method
JP6051831B2 (ja) 評価装置
JP2022179539A (ja) 導通検査装置、プローバ
JP6418070B2 (ja) 測定装置、半導体装置の測定方法
JP5892912B2 (ja) 半導体装置の評価方法
JP6219073B2 (ja) 絶縁検査装置
KR102039884B1 (ko) 측정 장치
JP4397326B2 (ja) ボンディング装置
TW561244B (en) Scanning probe microscope
JP5968202B2 (ja) 半導体評価装置
JP5987637B2 (ja) 評価装置
JP5929612B2 (ja) 半導体装置の測定方法、測定器
JP5896878B2 (ja) 評価装置および評価方法
JP2013024614A (ja) 半導体試験装置、電気長測定方法
KR101762383B1 (ko) 반도체 시험 장치에 있어서의 전기 길이 측정 방법
JP4987591B2 (ja) 回路基板検査装置
JP2009097860A (ja) 電気接続方法および電気接続装置
TW201335605A (zh) 用以觸控面板之偵測線的檢測設備及其檢測方法
JP4287255B2 (ja) 基板検査装置及び基板検査方法
JP6036557B2 (ja) プローブ検査装置及びプローブ検査方法
JP4377258B2 (ja) 部品実装検査方法および回路基板検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6051831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250