JP6004063B1 - 面発光型半導体レーザ素子の製造方法 - Google Patents

Abstract

【課題】半導体層を単に絶縁膜で覆う場合と比較して、耐湿性が向上された面発光型半導体レーザ素子の製造方法を提供すること。【解決手段】基板（１２）上に、第１導電型の第１の半導体多層膜反射鏡（１６）、第１の半導体多層膜反射鏡上の粗面形成層（６０）、粗面形成層上の活性領域（２４）、活性領域上の第２導電型の第２の半導体多層膜反射鏡（２６）、及び活性領域に近接する電流狭窄層（３２）を含む半導体層を形成する第１工程と、粗面形成層が露出するまで半導体層をエッチングして半導体層のメサ構造（Ｐ）を形成する第２工程と、電流狭窄層、及びメサ構造の周囲に露出した粗面形成層を含む領域を酸化させる第３工程と、酸化された粗面形成層を含む領域に酸処理を施し粗面領域（Ａ４）を形成する第４工程と、粗面領域を含む領域上に絶縁膜（３４）を形成する第５工程と、を含む。【選択図】図１

Description

本発明は、面発光型半導体レーザ素子の製造方法に関する。

特許文献１には、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性領域、第１の半導体多層膜とともに共振器を構成する第２導電型の第２の半導体多層膜、及びコンタクト層を含む半導体層が積層され、レーザ光を出射する発光部とパッド形成領域とが半導体層に形成された溝によって分離された面発光型半導体レーザ装置であって、パッド形成領域の外縁に、半導体層をエッチングし基板に至る深さを有する外周溝が形成され、外周溝によって露出されたパッド形成領域の側面及びパッド形成領域の表面が絶縁膜によって覆われている、面発光型半導体レーザ装置が開示されている。特許文献１に開示された面発光型半導体レーザ装置では、発光部の側面、パッド形成領域の表面、側面を含む領域を絶縁膜で覆い、外部の水分や湿気等に晒されることを防いでいる。

特開２００７−１７３５１３号公報

本発明は、半導体層を単に絶縁膜で覆う場合と比較して、耐湿性が向上された面発光型半導体レーザ素子の製造方法を提供することを目的とする。

上記の目的を達成するために、請求項１に記載の面発光型半導体レーザ素子の製造方法は、基板上に、第１導電型の第１の半導体多層膜反射鏡、前記第１の半導体多層膜反射鏡上の粗面形成層、前記粗面形成層上の活性領域、前記活性領域上の第２導電型の第２の半導体多層膜反射鏡、及び前記活性領域に近接する電流狭窄層を含む半導体層を形成する第１工程と、前記粗面形成層が露出するまで前記半導体層をエッチングして前記半導体層のメサ構造を形成する第２工程と、前記電流狭窄層、及び前記メサ構造の周囲に露出した前記粗面形成層を含む領域を酸化させる第３工程と、酸化された前記粗面形成層を含む領域に酸処理を施し粗面領域を形成する第４工程と、前記粗面領域を含む領域上に絶縁膜を形成する第５工程と、を含む。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１工程における前記粗面形成層を形成する工程が、１１０ｎｍ以上、５００ｎｍ以下の膜厚でＡｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層を成膜する工程であるものである。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値は、前記第３工程において前記粗面形成層を表面から１１０ｎｍ以上の深さまで酸化させるのに充分な値であるものである。

また、請求項４に記載の発明は、請求項２又は請求項３に記載の発明において、前記Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値は、０．９以上であるものである。

また、請求項５に記載の発明は、請求項２〜請求項４のいずれか１項に記載の発明において、前記第１工程における前記電流狭窄層を形成する工程が、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦１、ｙ＞ｘ）層を成膜する工程であるものである。

また、請求項６に記載の発明は、請求項１〜請求項５のいずれか１項に記載の発明において、前記第１工程は、前記第３工程において前記粗面形成層の酸化を停止させる酸化停止層を前記粗面形成層の直下にさらに含む前記半導体層を形成する工程であるものである。

また、請求項７に記載の発明は、請求項６に記載の発明において、前記面発光型半導体レーザ素子の媒質内発振波長をλとした場合、前記第１工程における前記第１の半導体多層膜反射鏡及び前記第２の半導体多層膜反射鏡を形成する工程は、各々屈折率が異なると共に各々膜厚がλ／４の２つの層を交互に積層する工程であり、前記粗面形成層及び前記酸化停止層を形成する工程は、各々の膜厚が、あるいは、これらの合計膜厚がλ／４の整数倍の膜厚で各々の層を成膜する工程であるものである。

また、請求項８に記載の発明は、請求項１〜請求項７のいずれか１項に記載の発明において、前記第４工程は、前記第３工程で形成された前記メサ構造の側面の酸化領域を除去する工程を兼ねるものである。

請求項１に記載の発明によれば、半導体層を単に絶縁膜で覆う場合と比較して、耐湿性が向上される、という効果が得られる。

請求項２に記載の発明によれば、粗面形成層を形成する工程を、１１０ｎｍ未満又は５００ｎｍを越える膜厚でＡｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層を成膜する工程とする場合と比較して、粗面領域の厚さが上限に近い値とされると共に、信頼性の低下が抑制されるという効果が得られる。

請求項３に記載の発明によれば、Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値を、粗面形成層を表面から１１０ｎｍ未満の深さまで酸化させる値とする場合と比較して、粗面領域の厚さが上限に近い値とされる、という効果が得られる。

請求項４に記載の発明によれば、Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値を０．９未満とする場合と比較して、充分な膜厚の粗面領域が形成される、という効果が得られる。

請求項５に記載の発明によれば、電流狭窄層を形成する工程を、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦１、ｙ≦ｘ）層を成膜する工程とする場合と比較して、電流狭窄層における電流注入領域の径の制御がし易い、という効果が得られる。

請求項６に記載の発明によれば、半導体層に酸化停止層を形成しない場合と比較して、粗面形成層より下の層に酸化が進行しないため信頼性が高くなる、という効果が得られる。

請求項７に記載の発明によれば、粗面形成層及び酸化停止層を形成する工程を、各々の膜厚が、あるいは、これらの合計膜厚がλ／４の整数倍以外の膜厚で各々の層を成膜する工程とする場合と比較して、粗面形成層及び酸化停止層が第１の半導体多層膜反射鏡の一部かあるいは下部スペーサ層としてとして機能し高いレーザ発振特性を得られる、という効果が得られる。

請求項８に記載の発明によれば、第４工程を、第３工程で形成されたメサ構造の側面の酸化領域を除去する工程と別工程とする場合と比較して、製造工程数が削減される、という効果が得られる。

実施の形態に係る面発光型半導体レーザ素子の構成の一例を示す縦断面図である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法の一例を示す縦断面図の一部である。 実施の形態に係る面発光型半導体レーザ素子の製造方法における粗面領域の形成過程を示す図である。 実施の形態に係る面発光型半導体レーザ素子の製造方法におけるＢＨＦ処理と粗面の状態との関係を説明する図である。 実施の形態に係る面発光型半導体レーザ素子の製造方法におけるＢＨＦ処理時間と粗面層の凹凸幅との関係を示すグラフである。 実施の形態に係る面発光型半導体レーザ素子の製造方法におけるＡｌ組成と粗面領域の形成との関係を説明する図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

図１は、本実施の形態に係る面発光型半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）素子１０の構成の一例を示す縦断面図である。なお、本実施の形態では、ｎ型ＧａＡｓ基板を用いたＧａＡｓ系の面発光型半導体レーザ素子を例示して説明するが、これに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた面発光型半導体レーザ素子に適用した形態としてもよい。また、基板はｎ型に限られず、ｐ型を用いてもよい。その場合には、以下の説明において、ｎ型とｐ型を逆に読み替えればよい。

図１に示すように、本実施の形態に係るＶＣＳＥＬ素子１０は、ポスト（メサ）Ｐ、パッド形成領域ＰＡ、及び粗面領域Ａ４を含んで構成されている。ポストＰはメサ状に形成された発光部であり、パッド形成領域ＰＡは電極パッド４２を形成するための領域である。また、粗面領域Ａ４は、粗面形成層６０の表面に形成された凹凸を含む領域であり、ＶＣＳＥＬ素子１０において、主として耐湿性を向上させるための層である。粗面領域Ａ４の詳細については後述する。

図１に示すように、ＶＣＳＥＬ素子１０のポストＰ、パッド形成領域ＰＡは、共通に形成された各半導体層を有している。すなわち、ＶＣＳＥＬ素子１０は、ｎ型ＧａＡｓの基板１２上に形成された下部ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）１６、酸化停止層６２、粗面形成層６０、活性領域２４、酸化狭窄層（電流狭窄層）３２、上部ＤＢＲ２６、及びＰ型ＧａＡｓのコンタクト層２８を含んで構成されている。下部ＤＢＲ１６と活性領域２４との界面、及び上部ＤＢＲ２６と活性領域２４との界面によって共振器が構成されている。基板１２と下部ＤＢＲ１６との間に、ｎ型ＧａＡｓのバッファ層が設けられる場合もある。このバッファ層は、サーマルクリーニング後、基板表面の結晶性を良好にするために設けられる層である。

メサ構造を含む半導体層の周囲は絶縁膜としての層間絶縁膜３４が着膜されており、該層間絶縁膜３４を介してＰ型電極３６が設けられている。Ｐ型電極３６はＰ型ＧａＡｓのコンタクト層２８に接続され、コンタクト層２８との間でオーミック性接触を形成している。また、Ｐ型電極３６は電極配線４４を介して電極パッド４２と接続されている。層間絶縁膜３４は、例えば、シリコン酸窒化膜（ＳｉＯＮ）、シリコン窒化膜（ＳｉＮ）等を用いて形成されている。また、Ｐ型電極３６は、例えば、Ｔｉ（チタン）／Ａｕ（金）の積層膜を着膜して形成される。

一方、基板１２の上記半導体層が形成された面とは反対側の面には、ｎ型電極３０が設けられている。ｎ型電極３０は、一例として、ＡｕＧｅ（金とゲルマニウムとの合金）／Ａｕの積層膜を着膜して形成される。

また、パッド形成領域ＰＡにおけるコンタクト層２８と層間絶縁膜３４との間には、マスク４０が残存している。マスク４０は、後述するＶＣＳＥＬ素子１０の製造方法において、ポストＰを形成するために設けられる層であり、例えばＳｉＮ膜を用いて形成されている。さらに、コンタクト層２８上には、光の出射面を保護する出射保護膜３８が設けられている。

本実施の形態に係るｎ型ＧａＡｓの基板１２には、一例としてＳｉ（シリコン）がドープされたＧａＡｓ基板を用いている。

基板１２上に形成されたｎ型の下部ＤＢＲ１６は、ＶＣＳＥＬ素子１０の発振波長をλ’、媒質（半導体層）の屈折率をｎとした場合に、膜厚がそれぞれ０．２５λ’／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。なお、本実施の形態に係る面発光型半導体レーザ素子１０では、発振波長λ’を、一例として７８０ｎｍとしている。また、本実施の形態では、半導体層の屈折率をｎ＝３．０７としており、媒質内波長λは、λ＝λ’／ｎ＝２５４ｎｍである。

下部ＤＢＲ１６上には、酸化停止層６２及び粗面形成層６０がこの順に形成されている。粗面形成層６０は、後述する本実施の形態に係るＶＣＳＥＬ素子の製造方法における酸化処理、及び酸処理を経ることによって形成された粗面領域Ａ４を含む層である。粗面形成層６０に形成された粗面領域Ａ４によって、粗面形成層６０上に成膜された層間絶縁膜３４との密着度が向上される。粗面形成層６０は、一例として、Ａｌ_０．９Ｇａ_０．１Ａｓで形成され、膜厚は一例として１９１ｎｍ（３λ／４）とされる。

酸化停止層６２は、上記酸化処理において、粗面形成層６０に対する酸化を停止させるための層である。酸化停止層６２は、粗面形成層６０より酸化されにくい材料、一例として、Ａｌ_０．３Ｇａ_０．７Ａｓを用いて形成され、膜厚は、一例として６４ｎｍ（λ／４）とされる。

本実施の形態に係る粗面形成層６０及び酸化停止層６２は、各々の膜厚（又は合計膜厚）がλ／４の整数倍とされ、下部ＤＢＲ１６の一部として構成されている。しかしながら、これに限られず、例えば、粗面形成層６０の膜厚を２５４ｎｍ（λ）とし、酸化停止層６２の膜厚を１２７ｎｍ（λ／２）として、粗面形成層６０及び酸化停止層６２を下部スペーサ層の一部として構成してもよい。

本実施の形態に係る活性領域２４は、下部スペーサ層、量子井戸活性層、及び上部スペーサ層を、基板１２側からこの順に積層して構成されている。本実施の形態に係る量子井戸活性層は、４層のＡｌ_０．３Ｇａ_０．７Ａｓからなる障壁層と、その間に設けられた３層のＡｌ_０．１１Ｇａ_０．８９Ａｓからなる量子井戸層と、で構成されている。下部スペーサ層は、量子井戸活性層と下部ＤＢＲ１６との間に配置されることにより、上部スペーサ層は、量子井戸活性層と上部ＤＢＲ２６との間に配置されることにより、共振器の長さを調整する機能とともに、キャリアを閉じ込めるためのクラッド層としての機能も有している。

活性領域２４上に設けられた酸化狭窄層３２は、電流注入領域３２ａ及び選択酸化領域３２ｂを含んで構成されている。ｐ型電極３６からｎ型電極３０に向かって流れる電流は、電流注入領域３２ａによって絞られる。

酸化狭窄層３２上に形成された上部ＤＢＲ２６は、膜厚がそれぞれ０．２５λとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成された多層膜反射鏡である。

ところで、上記のようなＶＣＳＥＬ素子は、基板に垂直な方向にレーザ出力を取り出せ、さらに２次元集積によるアレイ化が容易であることなどから、光通信用光源や、電子機器用の光源、例えば電子写真システムの書き込み用光源として利用されている。

ＶＣＳＥＬ素子は、半導体基板（ｎ型ＧａＡｓの基板１２）上に設けられた一対の分布ブラッグ反射器（下部ＤＢＲ１６及び上部ＤＢＲ２６）、一対の分布ブラッグ反射器の間に設けられた活性層（量子井戸活性層）、及び共振器スペーサ層（下部スペーサ層及び上部スペーサ層）を備えて構成されている。そして、分布ブラッグ反射器の両側に設けられた電極（ｐ型電極３６及びｎ型電極３０）により活性層へ電流を注入し、基板面に対して垂直にレーザ発振を生じさせ、発振した光を出射保護膜３８を介して出射させる構成となっている。

また、電流注入効率を高めるために、活性層近傍にＡｌ組成の高いＡｌＧａＡｓ層（一例として、ＡｌＡｓやＡｌ_０．９８Ｇａ_０．０２Ａｓ）を配置し、このＡｌＧａＡｓ層に高温水蒸気酸化を行い、酸化狭窄層（酸化狭窄層３２）を形成する場合もある。この酸化狭窄層は、エピタキシャル成長（以下、「エピ成長」という場合がある）させた半導体層をメサ状にエッチング加工してポストＰを形成し、該ポストＰの側面に対して意図的な酸化処理を行うことで形成される。

半導体素子一般について、長期的な信頼性を確保することは重要であり、とりわけ、外部の水分や湿気から半導体素子を保護することに配慮する必要がある。ＶＣＳＥＬ素子についていえば、メサ側面等の露出面を絶縁膜で覆い、外部の水分や湿気等に晒されることを防ぐ構成が知られている。しかしながら、単に半導体層上に絶縁膜を形成しただけでは、絶縁膜と半導体層の密着性に限界があるため、依然として、高温高湿環境に長時間晒された際に、絶縁膜剥がれや電極配線の断線による不良が生じてしまうという懸念がある。
従って、ＶＣＳＥＬ素子の製造方法においては、高温高湿環境下での信頼性という観点から改善の余地があった。

そこで、本実施の形態では、半導体層内（下部ＤＢＲ上）に粗面形成層を設け、メサの周囲にこの粗面形成層を露出させ、露出させた粗面形成層に酸化処理及び酸処理を施して、サブミクロンオーダーの粗面（凹凸）を形成している。そして、この粗面を含む粗面形成層上に層間絶縁膜を形成すると、粗面形成層と層間絶縁膜との接触面積が増加するので、粗面形成層と層間絶縁膜との密着性が向上され、高い耐湿性が保たれる。

次に、図２ないし図５を参照して、本実施の形態に係る面発光型半導体レーザ素子１０の製造方法の一例について説明する。

まず、図２（ａ）に示すように、基板１２上に、下部ＤＢＲ１６、酸化停止層６２、粗面形成層６０、活性領域２４、ＡｌＡｓ層５０、上部ＤＢＲ２６、及びコンタクト層２８が順次結晶成長（エピ成長）されたエピウエハを準備する。以下、このエピウエハの製造方法について説明する。

図２（ａ）に示すように、まずｎ型ＧａＡｓの基板１２上に、各々の膜厚が媒質内波長λの１／４とされた、Ａｌ_０．３Ｇａ_０．７Ａｓ層とＡｌ_０．９Ｇａ_０．１Ａｓ層とを交互に４０ないし５０周期積層してｎ型の下部ＤＢＲ１６を形成する。この際、Ａｌ_０．３Ｇａ_０．７Ａｓ層のキャリア濃度及びＡｌ_０．９Ｇａ_０．１Ａｓ層のキャリア濃度は、各々約２×１０^１８ｃｍ^−３とし、下部ＤＢＲ１６の総膜厚は約４μｍとする。ｎ型のキャリアは、一例としてＳｉとする。必要に応じ、基板１２と下部ＤＢＲ１６との間にバッファ層が設けられる場合もある。バッファ層を形成する場合には、基板１２上に、有機金属気相成長（ＭＯＣＶＤ）法等を用い、一例として、キャリア濃度約２×１０^１８ｃｍ^−３、膜厚５００ｎｍ程度のｎ型ＧａＡｓを積層する。

次に、酸化停止層６２及び粗面形成層６０をこの順に積層する。酸化停止層６２は、一例としてＡｌ_０．３Ｇａ_０．７Ａｓを用い、膜厚を６４ｎｍ（λ／４）として成膜させる。粗面形成層６０は、一例として、Ａｌ_０．９Ｇａ_０．１Ａｓを用い、膜厚を１９１ｎｍ（３λ／４）として成膜させる。

次に、粗面形成層６０上に、ノンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層による下部スぺーサ層と、ノンドープの量子井戸活性層と、ノンドープのＡｌ_０．６Ｇａ_０．４Ａｓ層による上部スぺーサ層と、で構成される活性領域２４を形成する。量子井戸活性層は、Ａｌ_０．３Ｇａ_０．７Ａｓ層による４層の障壁層、及び各障壁層の間に設けられたＡｌ_０．１１１Ｇａ_０．８９Ａｓによる３層の量子井戸層で構成されている。この際、Ａｌ_０．３Ｇａ_０．７Ａｓによる障壁層の膜厚は各々約５ｎｍとし、Ａｌ_０．１１１Ｇａ_０．８９Ａｓによる量子井戸層の膜厚は各々約９ｎｍとし、活性領域２４全体の膜厚は媒質内波長λとする。

次に、上部スペーサ層上にｐ型のＡｌＡｓ層５０を形成し、ＡｌＡｓ層５０上に、各々の膜厚が媒質内波長λの１／４とされた、Ａｌ_０．３Ｇａ_０．７Ａｓ層とＡｌ_０．９Ｇａ_０．１Ａｓ層とを交互に２０ないし３０周期積層してｐ型の上部ＤＢＲ２６を形成する。この際、Ａｌ_０．３Ｇａ_０．７Ａｓ層のキャリア濃度及びＡｌ_０．９Ｇａ_０．１Ａｓ層のキャリア濃度は、各々約２×１０^１８ｃｍ^−３とし、上部ＤＢＲ２６の総膜厚は約３μｍとする。ｐ型のキャリアは、一例としてＣ（カーボン）とする。上部ＤＢＲ２６上には、キャリア濃度が約１×１０^１９ｃｍ^−３で、膜厚が１０ｎｍ程度のｐ型ＧａＡｓのコンタクト層２８を形成する。

次に、エピ成長以降の本実施の形態に係るＶＣＳＥＬ素子１０の製造方法について説明する。

まず、エピ成長の完了したウエハのコンタクト層２８上に電極材料を成膜した後、該材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図２（ｂ）に示すように、Ｐ型電極３６を取り出すためのコンタクトメタル（ＣＭ）を形成する。コンタクトメタルＣＭは、一例として、Ｔｉ／Ａｕの積層膜を用いて形成される。

次に、ウエハ面上に出射保護膜となる材料を成膜した後、該材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図２（ｃ）に示すように、出射保護膜３８を形成する。出射保護膜３８の材料としては、一例として、ＳｉＮ膜を用いる。

次に、ウエハ面上にマスク材を形成した後、該マスク材を例えばフォトリソグラフィによりエッチングし、図３（ａ）に示すように、ポストＰを形成するためのマスク４０を形成する。該マスク４０の材料としては、一例として、ＳｉＮを用いる。該マスクには、ポストＰをエッチングして形成するためのスリットＳ１が形成される。

次に、ウエハをエッチングして溝Ｔ１を掘り、図３（ｂ）に示すように、メサ状のポストＰを形成する。溝Ｔ１により分離されたポストＰ以外の部分はパッド形成領域ＰＡとなる。この際、エッチングにより露出した面であるエッチング底面Ａ０は粗面形成層６０上にあり、粗面形成層６０の残存物理膜厚（エッチングされないで残った粗面形成層６０の物理膜厚）は、後述するように１１０ｎｍ以上とされている。ここで、「物理膜厚」とは、実際の長さで表した膜厚であり、物理膜厚と媒質の屈折率との積である「光学膜厚」と対で使用される用語である。

次に、ウエハに酸化処理を施してＡｌＡｓ層５０を側面から酸化し、図３（ｃ）に示すように、ポストＰ内に酸化狭窄層３２を形成する。酸化狭窄層３２は、電流注入領域３２ａ及び選択酸化領域３２ｂを含んで構成されている。選択酸化領域３２ｂが上記酸化処理により酸化された領域であり、酸化されないで残された領域が電流注入領域３２ａである。電流注入領域３２ａは、円形又は円形に近い形状をなしており、この電流注入領域３２ａにより、ＶＣＳＥＬ素子１０のｐ型電極３６とｎ型電極３０との間を流れる電流が絞られ、例えばＶＣＳＥＬ素子１０の発振における横モードが制御される。

ここで、本酸化処理においては、ＡｌＡｓ層５０が酸化されるだけでなく、エッチング底面Ａ０、ポストＰの側面、パッド形成領域ＰＡの側面も酸化される。エッチング底面Ａ０の酸化は粗面形成層６０の酸化であり、図３（ｃ）に示すように、粗面形成層６０の酸化された領域により酸化領域Ａ１が形成されている。また、ポストＰの側面、及びパッド形成領域ＰＡの側面には、酸化領域Ｂ１が形成されている。酸化領域Ｂ１は、上部ＤＢＲ２６を構成する屈折率の異なる２つの層のうち、主として、酸化されやすい方の層（本実施の形態ではＡｌ_０．９Ｇａ_０．１Ａｓ層）が酸化されて形成されるので、酸化部分は、図３（ｃ）に示すように、１層おきとなる。

次に、ウエハ全体に、酸処理の一例であるＢＨＦ（バッファードフッ酸）処理を施す。図４（ａ）に示すように、本ＢＨＦ処理により、粗面形成層６０の酸化領域Ａ１にサブミクロンオーダーの粗面（凹凸）が形成され、酸化領域Ａ１は粗面領域Ａ２となる。粗面領域Ａ２は、酸化領域Ａ１の表面部分がランダムに除去されることにより形成される。同時に酸化領域Ｂ１も除去され、ポストＰの側面、及びパッド形成領域ＰＡの側面に、凹凸状の除去領域Ｂ２が形成される。

ここで、ＢＨＦとは、超高純度フッ化水素酸とフッ化アンモニウム溶液の混合水溶液である。本工程で用いるＢＨＦのフッ酸混合比、及び本工程におけるＢＨＦ処理時間は、ポストＰの側面に露出している酸化狭窄層３２以外の上部ＤＢＲ２６の酸化物が除去でき、かつ、酸化狭窄層３２の酸化物は深く侵食されない範囲で選択すればよい。具体的な例としては、ＢＨＦとして、ＢＨＦ１２００又はＢＨＦ１１０を用い、ＢＨＦ処理時間を６０秒以上とする。ＢＨＦ１２００は、５０重量％フッ化水素酸と４０重量％フッ化アンモニウム水溶液を１：２００（重量比）で混合したバッファードフッ酸であり、ＢＨＦ１１０は、５０重量％フッ化水素酸と４０重量％フッ化アンモニウム水溶液を１：１０（重量比）で混合したバッファードフッ酸である。むろん、本酸処理工程における酸処理は、ＢＨＦに限らず、他の酸によって行ってもよい。

次に、図４（ｂ）に示すように、ウエハ全面に層間絶縁膜３４を成膜する。この工程によって、粗面形成層６０に形成された粗面領域Ａ２上に層間絶縁膜３４が成膜され、粗面形成層６０及び層間絶縁膜３４を含む粗面領域Ａ３が形成される。

次に、上記の層間絶縁膜３４を、例えばフォトリソグラフィによるマスクを用いてエッチングし、図４（ｃ）に示すように、コンタクトホールＣＨを形成する。コンタクトホールＣＨは、コンタクトメタルＣＭと後述のｐ型電極３６とを接続するための開孔である。

次に、ウエハ面上に電極材料を成膜した後、該電極材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図５（ａ）に示すように、ｐ型電極３６及び電極パッド４２を形成する。ｐ型電極３６と電極パッド４２とは、ポストＰの側面、パッド形成領域ＰＡの側面を経由する電極配線４４で接続されている。ｐ型電極３６、電極パッド４２、及び電極配線４４は、一例として、Ｔｉ／Ａｕの積層膜を用いて形成する。本工程により、ｐ型電極３６が先述したコンタクトメタルＣＭと接続される。本工程において、粗面領域Ａ３上に電極配線４４が形成され、粗面形成層６０、層間絶縁膜３４、及び電極配線４４を含む粗面領域Ａ４が形成される。

次に、図５（ｂ）に示すように、ウエハの裏面に電極材料を成膜し、ｎ型電極３０を形成する。ｎ型電極３０は、一例として、ＡｕＧｅ／Ａｕの積層膜を着膜して形成される。

次に、図示しないダイシング領域においてダイシングし、ＶＣＳＥＬ素子１０を分離して個片化する。以上の工程により、ＶＣＳＥＬ素子１０が製造される。

＜実施例＞
次に、図６ないし図９を参照して、本実施の形態に係るＶＣＳＥＬ素子の製造方法の実施例に基づき、本実施の形態に係る粗面形成層、粗面領域について、より詳細に説明する。

図６（ａ）は、上記製造方法における図３（ｃ）の状態を示す写真であり、酸化工程後の酸化領域Ａ１、Ｂ１を示している。図６（ｂ）は、上記製造方法における図４（ａ）の状態を示す写真であり、酸処理後の粗面領域Ａ２、除去領域Ｂ２を示している。図６（ｃ）は、上記製造方法における図５（ａ）の状態を示す写真であり、層間絶縁膜３４及び電極配線４４が成膜され、粗面領域Ａ４が形成されている状態を示す写真である。

図６（ａ）に示すように、エッチング底面Ａ０として露出した粗面形成層６０は表面から酸化されて酸化領域Ａ１を形成し、該酸化は酸化停止層６２で停止している。この酸化工程によって、上部ＤＢＲ２６の側面にも酸化領域Ｂ１が形成されている。

図６（ｂ）に示すように、酸処理によって酸化領域Ａ１の表面に粗面（凹凸）が形成され、酸化領域Ａ１は粗面領域Ａ２に変化する。また、この酸処理によって上部ＤＢＲ２６の側面の酸化領域Ｂ１も除去されて、除去領域Ｂ２を形成している。本実施例では、酸処理をＢＨＦ１２００とし、処理時間を６０秒とした。なお、本実施の形態に係るＶＣＳＥＬ素子の製造方法では、粗面領域Ａ２を形成するための酸処理工程と除去領域Ｂ２を形成するための酸処理工程を１回の酸処理工程で行っている。しかしながら、これに限られず、粗面領域Ａ２を形成するための酸処理工程と除去領域Ｂ２を形成するための酸処理工程を別々の酸処理工程としてもよい。この除去領域Ｂ２の形成（酸化領域Ｂ１の除去）は、信頼性向上のために意図的に行われる場合もある。

図６（ｃ）に示すように、粗面形成層６０の粗面領域Ａ２上に層間絶縁膜３４が成膜されると、粗面領域Ａ２がない場合と比較して、粗面形成層６０と層間絶縁膜３４との接触面積が広くなる。そのため、粗面形成層６０と層間絶縁膜３４との密着性が向上する。

次に、図７を参照して、本実施の形態に係る酸処理の条件について説明する。図７（ａ）は、酸化処理後、酸処理前の、酸化領域Ａ１及びその周囲の状態を示す図、図７（ｂ）は、ＢＨＦ１２００による酸処理を６０秒行った後の、粗面領域Ａ２−１及びその周囲の状態を示す図、図７（ｃ）は、ＢＨＦ１２００による処理を１８０秒行った後の、粗面領域Ａ２−２及びその周囲の状態を各々示す図である。

図７に示すように、酸化領域Ａ１にＢＨＦ１２００による酸処理を施すことによって、良好な粗面が形成される。また、図７（ｂ）の粗面領域Ａ２−１と、図７（ｃ）の粗面領域Ａ２−２とを比較して明らかなように、ＢＨＦ１２００による処理時間が６０秒の場合と１８０秒の場合とで、形成される粗面の状態に大きな変化はない。従って、ＢＨＦ１２００による酸処理の時間は最低６０秒とすればよく、それ以上処理時間を延ばしても粗面の形状は大きく変化しないことがわかる。この結果は、後述する図８の結果とよく一致している。

一方、ＢＨＦの濃度については、フッ酸の濃度を上げると、例えば、ポストＰの側面から酸化狭窄層３２が横方向に深く侵食されて電流注入領域３２ａの径が設計値からずれ、また酸化されていない半導体層が侵食されて二次障害が発生する可能性もある。従って、フッ酸の濃度を考慮しても、ＢＨＦ１２００が好適である。

次に、図８及び図９を参照して、粗面形成層６０のＡｌ組成比と、粗面が形成された領域の凹凸の程度との関係について説明する。図８は、粗面形成層６０をＡｌ_０．９０Ｇａ_０．１０Ａｓ、Ａｌ_０．９５Ｇａ_０．０５Ａｓとした場合についての、ＢＨＦ１２００による処理（以下、「ＢＨＦ処理」）時間と凹凸幅（粗面領域Ａ２においてサンプリングした凸部のピークの平均値と、サンプリングした凹部のピークの平均値との差分）との関係を示している。

図８に示すように、Ａｌ組成９０％と９５％とも凹凸幅は約１１０ｎｍで飽和し、ＢＨＦ１２００による処理時間に対する変動幅も含め、凹凸の形成について、Ａｌ_０．９０Ｇａ_０．１０ＡｓとＡｌ_０．９５Ｇａ_０．０５Ａｓとで大きな違いはないことがわかる。また、粗面形成層６０の膜厚は、粗面形成層６０に形成される凹凸の幅以上あればよいので、少なくとも１１０ｎｍ（１１０ｎｍ以上）とすればよいことがわかる。

一方、エッチング深さのウエハ面内でのばらつきは±４０ｎｍ程度であることがわかっているので、１９０ｎｍ（１１０ｎｍ＋４０ｎｍ×２）以上の膜厚にすることがより好ましい。ただし、ＡｌＧａＡｓ層は酸化されると膨張して応力を発生し、隣接する半導体層を歪ませて信頼性が劣化する場合がある。従って、粗面形成層６０の膜厚は、発生する応力の影響が無視できる程度の膜厚の上限である５００ｎｍ以下とすることが好ましい。以上をまとめると、粗面形成層６０の膜厚は、１１０ｎｍ以上、５００ｎｍ以下が好ましく、１９０ｎｍ以上、５００ｎｍ以下がより好ましい。

粗面形成層６０のＡｌ組成比は、酸化工程における酸化深さが、少なくとも形成される凹凸の幅以上となるＡｌ組成比であることが必要であるが、上記の結果から、粗面形成層６０を１１０ｎｍ以上酸化させるのに必要な組成比であればよい。また、Ａｌ組成比の具体的な値は、図８から、一例として、９０％以上とすればよいことがわかるが、これに限られず、目標とする酸化領域Ａ１の厚さ等を考慮して、９０％未満の値としてもよい。ただし、粗面形成層６０のＡｌ組成比は、酸化狭窄層３２のＡｌ組成比より小さくすることが好ましい。粗面形成層６０の酸化が酸化狭窄層３２の酸化より速く進行すると、電流注入領域３２ａの径の制御性が悪化し好ましくないからである。

一方、図８からは、凹凸幅が飽和値１１０ｎｍに到達するまでの時間が、Ａｌ_０．９０Ｇａ_０．１０Ａｓ、Ａｌ_０．９５Ｇａ_０．０５Ａｓとも約６０秒となっている。この結果は、先述した図７の結果とよく一致している。

図９として、Ａｌ組成を９０％とした場合の粗面形成層６０の写真図９（ａ）と、Ａｌ組成を９５％とした場合の粗面形成層６０との写真図９（ｂ）とを示す。図９に示すように、Ａｌ組成が９０％の場合も９５％の場合も良好に粗面（凹凸）が形成されていることがわかる。なお、図９における酸処理は、ＢＨＦ１２００を用いて６０秒行っている。

ここで、本実施の形態に係るＶＣＳＥＬ素子の製造方法における、粗面形成工程（酸化工程、酸処理工程）によって、粗面形成層６０に粗面（凹凸）が形成される理由は、以下のとおりである。すなわち、酸化された粗面形成層には、Ａｌ酸化物とＡｓ酸化物とが混在するが、表面側にＡｌ酸化物が偏在し、深くなるほどＡｓ酸化物の割合が多くなる。一方、酸処理のエッチングレートはＡｓ酸化物よりもＡｌ酸化物の方が速い。このため、一定の深さ（図８によれば１１０ｎｍ）でエッチングが停止し、かつ、Ａｌ酸化物が除去されＡｓ酸化物が残留する。このことにより、凹凸が形成される。

１０ 面発光型半導体レーザ素子
１２ 基板
１６ 下部ＤＢＲ
２４ 活性領域
２６ 上部ＤＢＲ
２８ コンタクト層
３０ ｎ型電極
３２ 酸化狭窄層
３２ａ 電流注入領域
３２ｂ 選択酸化領域
３４ 層間絶縁膜
３６ ｐ型電極
３８ 出射保護膜
４０ マスク
４２ 電極パッド
４４ 電極配線
５０ ＡｌＡｓ層
６０ 粗面形成層
６２ 酸化停止層
Ａ０ エッチング底面
Ａ１ 酸化領域
Ａ２〜Ａ４ 粗面領域
Ｂ１ 酸化領域
Ｂ２ 除去領域
ＣＭ コンタクトメタル
Ｐ ポスト
ＰＡ パッド形成領域

Claims (8)

1. 基板上に、第１導電型の第１の半導体多層膜反射鏡、前記第１の半導体多層膜反射鏡上の粗面形成層、前記粗面形成層上の活性領域、前記活性領域上の第２導電型の第２の半導体多層膜反射鏡、及び前記活性領域に近接する電流狭窄層を含む半導体層を形成する第１工程と、
   前記粗面形成層が露出するまで前記半導体層をエッチングして前記半導体層のメサ構造を形成する第２工程と、
   前記電流狭窄層、及び前記メサ構造の周囲に露出した前記粗面形成層を含む領域を酸化させる第３工程と、
   酸化された前記粗面形成層を含む領域に酸処理を施し粗面領域を形成する第４工程と、 前記粗面領域を含む領域上に絶縁膜を形成する第５工程と、
   を含む面発光型半導体レーザ素子の製造方法。
2. 前記第１工程における前記粗面形成層を形成する工程が、１１０ｎｍ以上、５００ｎｍ以下の膜厚でＡｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層を成膜する工程である
   請求項１に記載の面発光型半導体レーザ素子の製造方法。
3. 前記Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値は、前記第３工程において前記粗面形成層を表面から１１０ｎｍ以上の深さまで酸化させるのに充分な値である
   請求項２に記載の面発光型半導体レーザ素子の製造方法。
4. 前記Ａｌ_ｘＧａ_１−ｘＡｓ（０＜ｘ＜１）層のｘの値は、０．９以上である
   請求項２又は請求項３に記載の面発光型半導体レーザ素子の製造方法。
5. 前記第１工程における前記電流狭窄層を形成する工程が、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦１、ｙ＞ｘ）層を成膜する工程である
   請求項２〜請求項４のいずれか１項に記載の面発光型半導体レーザ素子の製造方法。
6. 前記第１工程は、前記第３工程において前記粗面形成層の酸化を停止させる酸化停止層を前記粗面形成層の直下にさらに含む前記半導体層を形成する工程である
   請求項１〜請求項５のいずれか１項に記載の面発光型半導体レーザ素子の製造方法。
7. 前記面発光型半導体レーザ素子の媒質内発振波長をλとした場合、
   前記第１工程における前記第１の半導体多層膜反射鏡及び前記第２の半導体多層膜反射鏡を形成する工程は、各々屈折率が異なると共に各々膜厚がλ／４の２つの層を交互に積層する工程であり、
   前記粗面形成層及び前記酸化停止層を形成する工程は、各々の膜厚が、あるいは、これらの合計膜厚がλ／４の整数倍の膜厚で各々の層を成膜する工程である
   請求項６に記載の面発光型半導体レーザ素子の製造方法。
8. 前記第４工程は、前記第３工程で形成された前記メサ構造の側面の酸化領域を除去する工程を兼ねる
   請求項１〜請求項７のいずれか１項に記載の面発光型半導体レーザ素子の製造方法。