JP4224981B2 - 面発光半導体レーザ素子およびその製造方法 - Google Patents
面発光半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4224981B2 JP4224981B2 JP2002130845A JP2002130845A JP4224981B2 JP 4224981 B2 JP4224981 B2 JP 4224981B2 JP 2002130845 A JP2002130845 A JP 2002130845A JP 2002130845 A JP2002130845 A JP 2002130845A JP 4224981 B2 JP4224981 B2 JP 4224981B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- multilayer film
- layer
- reflective multilayer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、面発光半導体レーザ素子およびその製造方法に関し、特に、垂直共振器型の面発光半導体レーザ素子およびその製造方法に関する。
【0002】
【従来の技術】
半導体レーザでは、特開平8−139412号公報や、特開2000−174340号公報に開示されているような面発光半導体レーザ素子や、特開平11−54843号公報に開示されているような端面発光半導体レーザ素子がある。
【0003】
面発光半導体レーザ素子のうち、垂直共振器型の面発光半導体レーザ(Vertical Cavity Surface Emitting Laser:VCSEL) 素子では、断面が円形の光ビームを得ることができるだけでなく、複数の発光部分を二次元的に単一基板上に高密度に集積することもできる。また、VCSELは、低い消費電力で動作し、低コストで製造することができる。
このような特徴のため、VCSELは次世代の通信および光情報処理のための光源として注目され、これまでに様々な研究が行なわれている。
【0004】
上記の面発光半導体レーザ素子は、基板の垂直方向に光共振器を持っており、DBR(Distributed Bragg Reflector )ミラーと称される100%近い反射率をもつ高反射多層膜を反射鏡として、素子の発光領域においてレーザ光を増幅させる。
【0005】
このDBRミラーは、屈折率(n)が異なり、厚さがλ/4(λ:波長)からなる2つの薄い層をペアとして、それを20〜40層にも積み重ねることによって反射率を100%近くにしている。
【0006】
しかし組成差を大きく取るとDBRミラーを構成する2層間の接合部分に存在するヘテロ接合バリアが大きくなり、素子抵抗を大きくしてしまう。また、逆に、組成差を小さくすると、所望の反射率を確保するためにDBRミラーのペア数を増やす必要があり、ヘテロ接合バリアは小さくなるが、ミラー厚が厚くなることから素子抵抗を大きくする原因となってしまう。
【0007】
このDBRミラーに起因する素子抵抗は、100Ωから200Ωと非常に高く、これからの光通信等に必要な高速動作にとって不利なものとなってしまう。
上記のDBRミラーの欠点を改善するため、従来の面発光半導体レーザ素子には、いくつかの構造があり、その代表的な例について以下に説明する。
【0008】
図12(a)は、従来例に係る面発光半導体レーザ素子の断面図である。
図12(a)に示す面発光半導体レーザ素子は、n型GaAs基板101上に、n型DBRミラー102、n型クラッド層103、活性層104、p型クラッド層105、p型DBRミラー106が積層されており、当該p型DBRミラー106上にp型キャップ層107を介してp側電極109が形成され、また、n型GaAs基板101のn型DBRミラー102の積層側とは反対側にn側電極111が形成されている。
【0009】
n型DBRミラー102は、屈折率の異なる2種の半導体材料として、例えば、n型のAlAs層およびn型のGaAs層が交互に積層された多層構造を有している。
【0010】
p型DBRミラー106は、図12(b)の拡大断面図に示すように、ミラーを構成するアルミニウムの組成比が小さく厚さd1のAlx Ga1-x As(x=0〜0.2)層106aと、アルミニウムの組成比が大きく厚さd2のAlx Ga1-x As(x=0.8〜1.0)層106bとの間に、アルミニウムの組成比がAlx Ga1-x As層106a,106bの中間程度で厚さd3のAlx Ga1-x As(x=0.4〜0.6)層106cが中間層として挿入されて一つの組を構成しており、上記の組を何十層も積み重ねることにより形成されている。
【0011】
このとき、p型DBRミラー106におけるp型不純物のドーピング濃度は、p型DBRミラー106の中間層の部分のみを1×1018atoms/cm3 以上にする高濃度ドーピングを行なうことが好ましい。p型DBRミラー106に均一にp型不純物をドーピングすると、p型DBRミラー106全体に非発光再結合中心が発生してしまい無効電流が大きくなってしまうからである。
【0012】
図12(a)および(b)に示す面発光半導体レーザ素子では、組成比を大きくとった層の間に中間の組成比をもつ中間層を挿入することにより、ヘテロ接合バリアが急峻となるのを防止することができることから、素子抵抗を低減することができる。
【0013】
図13は、他の従来例に係る面発光半導体レーザ素子の断面図である。
図13に示す面発光半導体レーザ素子は、n型GaAs基板201上に、n型DBRミラー202、n型クラッド層203、活性層204、p型クラッド層205、p型DBRミラー206が積層されており、p型DBRミラー206を避けた領域におけるp型クラッド層205上に、p型キャップ層207を介してp側電極209が形成され、また、n型GaAs基板201のn型DBRミラー202の積層側とは反対側にn側電極211が形成されている。
【0014】
n型DBRミラー202は、屈折率の異なる2種の半導体材料として、例えば、n型のAlAs層およびn型のGaAs層が交互に積層された多層構造を有しており、p型DBRミラー206も同様に、例えば、p型のAlAs層およびp型のGaAs層が交互に積層された多層構造を有している。
【0015】
図13に示す構造では、p型DBRミラー206を避けた領域におけるp型クラッド層205上に、p型キャップ層207を介してp側電極209が形成されていることから、p型DBRミラー206の抵抗を考慮する必要はなく、活性層204へ電流を注入することができることから、素子抵抗を低減することができる。
【0016】
図12および図13に示す面発光半導体レーザ素子の構造により、面発光半導体レーザ素子の素子抵抗は10〜15Ωとなり、飛躍的な素子の低抵抗化に成功している。
【0017】
【発明が解決しようとする課題】
しかしながら、上記の従来の面発光半導体レーザ素子にはそれぞれに問題がある。
図12(a)および(b)に示す面発光半導体レーザ素子では、p型DBRミラー106を形成するために、アルミニウム組成比の小さいAlGaAs層106aとアルミニウム組成比の大きいAlGaAs層106bとの間に、中間的なアルミニウム組成比をもつAlGaAs層106cを挿入しなければならず、エピタキシャルプロファイルが今までよりもずっと複雑化してしまい、エピタキシャル層の組成、膜厚、不純物のドーピングプロファイル等に精密な制御をほどこさなければならない。その結果、安定した構造を有する面発光レーザ素子を安価に製造することへの妨げとなる。
【0018】
また、図13に示す面発光半導体レーザ素子では、p側電極209がp型DBRミラー206から離れて形成されるため、電流注入領域が、活性層204の発光領域から10数μm以上離れてしまい、p側電極209の直下の活性層204へ最短経路で流れる電流成分が大きくなり、活性層204の発光領域内で中央部よりも周辺部において発光が集中する。
このため、外部より観察される発光強度は、中央部が低く、周辺部が強い不均一なものになってしまっていた。また、さらに、従来技術では、しきい値電流低減やp型クラッド層205上への電極形成のために、p型DBRミラー206を10数μmに微細加工する必要があったため、このp型DBRミラー206の物理強度は非常に低くなってしまうという問題があった。
【0019】
また、特開平2000−261088号公報等に示すように、一般に温度の変化によって出力特性が変動することから端面発光半導体レーザ素子において放熱特性を改善することが行なわれており、このことは面発光半導体レーザ素子においても同様であり、活性層の発光領域の発光により発生した熱を外部へ放散させて温度特性に優れた面発光半導体レーザ素子を作製することが望まれている。
【0020】
本発明は上記の事情に鑑みてなされたものであり、その目的は、素子抵抗が低く温度特性に優れ、安定した構造を有する面発光半導体レーザ素子およびその製造方法を提供することにある。
【0021】
【課題を解決するための手段】
上記の目的を達成するため、本発明の面発光半導体レーザ素子は、第1の反射多層膜と、前記第1の反射多層膜に形成された第1のクラッド層と、前記第1のクラッド層に形成され、発光領域をもつ活性層と、前記活性層の発光領域に形成された第2のクラッド層と、前記第2のクラッド層に形成された第2の反射多層膜とが積層されて構成され、積層方向において前記第1の反射多層膜を貫通して前記第1のクラッド層まで、かつ、前記積層方向と直交する方向において前記発光領域を中心としてその外周領域に形成された第1の電極と、前記積層方向において前記活性層および前記第1のクラッド層を挟んで前記第1の電極と対向する位置、かつ前記積層方向と直交する方向において、前記第2の反射多層膜の外周に、前記第2のクラッド層まで、同心円状または同心矩形状に形成された複数の電極を有する第2の電極とが形成され、前記発光領域、前記第1のクラッド層、前記第2のクラッド層、前記第1の反射多層膜および前記第2の反射多層膜が光共振器を構成している。
【0022】
上記の本発明の面発光半導体レーザ素子によれば、第1および第2の電極の一部が、光共振器の光共振エリアを除く光共振エリアの近傍において、活性層に近づくように光共振器内に埋め込まれて形成されていることから、電極から活性層の発光領域へ電流注入する経路が短くなる。また、活性層の発光領域に電極が近づくことにより、活性層の発光領域において発光により発生した熱が当該電極に伝達され、電極を介して素子外へ放散される。さらに、活性層の発光領域に電極が近づくことにより、光共振エリアから外れた光が当該電極によって反射された場合に、再び活性層の発光領域へ戻されることとなる。
【0023】
さらに、上記の目的を達成するため、本発明の面発光半導体レーザ素子の製造方法は、第1の反射多層膜と、前記第1の反射多層膜に第1のクラッド層と、前記第1のクラッド層に、発光領域をもつ活性層と第2のクラッド層と第2の反射多層膜とを順次積層する工程と、積層方向において前記活性層および前記第1のクラッド層を挟んで前記第1の電極と対向する位置、かつ前記積層方向と直交する方向において、前記第2の反射多層膜の外周に、前記第2のクラッド層まで、同心円状または同心矩形状に形成された複数の電極を有する第2の電極用の溝を形成する工程と、前記第2の電極用の溝内を埋め込んで前記第2の反射多層膜上に第2の電極を形成する工程と、前記積層方向において前記第1の反射多層膜を貫通して前記第1のクラッド層まで、かつ、前記積層方向と直交する方向において前記発光領域を中心としてその外周領域に第1の電極用の溝を形成する工程と、前記第1の電極用の溝内を埋め込んで前記第1の反射多層膜上に第1の電極を形成する工程とを有する。
【0024】
上記の本発明の面発光半導体レーザ素子の製造方法によれば、第1および第2の電極を形成する際に、光共振器用層の光共振エリアを除く光共振エリアの近傍において、光共振器用層に溝を形成し、溝内を埋め込んで反射多層膜上に電極を形成することにより、上述した作用を有する面発光半導体レーザ素子が製造される。そして、電極から活性層の発光領域へ電流注入する経路が短くなることから、反射多層膜の製造において抵抗値による制限が緩和される。
【0025】
【発明の実施の形態】
以下に、本発明の面発光半導体レーザ素子およびその製造方法の実施の形態について、図面を参照して説明する。
【0026】
第1実施形態
図1は、本実施形態に係る面発光半導体レーザ素子の断面図である。
図1に示す面発光半導体レーザ素子では、n型GaAs基板1上に、n型反射多層膜2、n型クラッド層3、活性層4、p型クラッド層5、p型反射多層膜6およびp型キャップ層7からなるエピタキシャル成長層が形成されている。
【0027】
n型反射多層膜2より活性層4側のエピタキシャル成長層には、素子形成領域を除いてプロトンあるいは酸素イオン等がイオン注入されることで絶縁化されており、これによって素子分離絶縁膜8が形成されている。
【0028】
n型GaAs基板1上に形成されたn型反射多層膜2、n型クラッド層3、活性層4、p型クラッド層5、p型反射多層膜6が光共振器を構成しており、素子分離絶縁膜8に囲まれたエピタキシャル成長層の中央部が光共振エリアArとなり、当該光共振エリアArにおける活性層4が実質的に発光する発光領域となる。光共振エリアArの径は、例えば、2〜5μm程度である。
【0029】
上記のp型キャップ層7からn型クラッド層3におけるエピタキシャル成長層には、光共振エリアArを避け、かつ光共振エリアArの近傍から外側へと複数の溝が形成されており、当該溝内に埋め込まれて断面が櫛状のp側電極9が形成されている。エピタキシャル成長層においてp側電極9と接続する部分には、p側電極9とのオーミック接触を達成するための亜鉛が導入された拡散領域10が形成されている。
【0030】
上記の溝は、光共振エリアArから同心円状に形成されており、図2の上面図に示すように、このエピタキシャル成長層内に埋め込まれたp側電極9の埋め込み部91は、レーザ光出射口Cを中心として、同心円状に形成されている。
【0031】
p型キャップ層7およびp側電極9は、レーザ光出射口Cにおいて除去されており、また、n型GaAs基板1のn型反射多層膜2の積層側とは反対側にn側電極11が形成されている。
以下に、上記積層構造の構成の一例を詳細に説明する。
【0032】
n型反射多層膜2は、屈折率の異なる2種の半導体材料、例えば、n型AlAs層とn型GaAs層をペアーとして繰り返し積層された構造を有しており、分布反射器(Distributed Bragg Reflector:DBR)を構成している。DBRは、屈折率(n)が異なり、厚さがλ/4(λ:波長)からなる2つの薄い層をペアーとして、それを何十層(20〜40)にも積み重ねることによって反射率を100%近くにしたミラーである。なお、n型反射多層膜2は、例えばSiO2 とTi2 Oをペアーとして誘電体層を複数積層させるような誘電体ミラーであってもよい。
【0033】
活性層4は、例えば、ウェル層として機能するIn0.2 Ga0.8 Asと、バリア層として機能するGaAsとを含む歪量子井戸構造を有し、この活性層4を挟み込んでn型クラッド層3およびp型クラッド層5が形成され、例えば、n型クラッド層3はn型のAl0.5 Ga0.5 Asからなり、p型クラッド層5は、p型のAl0.5 Ga0.5 Asからなる。
【0034】
p型反射多層膜6は、例えば、p型AlAs層と、p型GaAs層をペアーとして繰り返し積層された構造を有しており、上側の分布反射器(DBR)として機能する。なお、p型反射多層膜6は、上述した誘電体ミラーにより構成されていてもよい。
【0035】
p型キャップ層7は、p側電極9とオーミック接触を形成するために設けられており、例えば、p型の不純物であるZnが高濃度に導入されたp型GaAsにより構成され、そのレーザ光出射口Cにおいて開口が形成されている。
【0036】
p側電極9は、例えば、p型キャップ層7側から例えばTi層/Pt層/Au層が順に積層されて形成されており、n側電極11は、例えば、n型GaAs基板1側からAuGe合金層/Ni層/Au層が順に積層されて形成されている。
【0037】
次に、上記構成の本実施形態に係る面発光半導体レーザ素子の製造方法について、図3〜図5を参照して説明する。
【0038】
まず、図3(a)に示すように、n型GaAs基板1上に、n型反射多層膜2、n型クラッド層3、活性層4、p型クラッド層5、p型反射多層膜6、p型キャップ層7を構成する複数の半導体層を、MBE法(分子線エピタキシー法)やMOCVD法(有機金属気相成長法)等によってエピタキシャル成長させる。
【0039】
次に、図3(b)に示すように、p型キャップ層7上に、レジストを塗布し、リソグラフィ技術により素子形成領域を保護するレジストマスク20を形成し、当該レジストマスク20をマスクとして、酸素イオンやプロトン等をイオン注入することにより、n型クラッド層3までのエピタキシャル成長層を絶縁化させて、素子分離絶縁膜8を形成する。その後、レジストマスク20を除去する。
【0040】
次に、図4(c)に示すように、p型キャップ層7上に再度レジストを塗布し、リソグラフィ技術により光共振エリアArを保護しかつ溝形成領域に開口をもつパターンでレジストマスク21を形成し、当該レジストマスク21をエッチングマスクとして、RIE(Reactive Ion Etching) 等の異方性エッチングを行なうことにより、p型キャップ層7から活性層4を突き抜ける溝Mを形成する。その後、レジストマスク21を除去する。
【0041】
次に、図4(d)に示すように、p型キャップ層7上に再度レジストを塗布し、リソグラフィ技術により光共振エリアArを保護するパターンのレジストマスク22を形成し、当該レジストマスク22をマスクとして、エピタキシャル成長層に亜鉛を拡散させることにより、拡散領域10を形成する。
【0042】
次に、図5(e)に示すように、p側電極となる電極材料を溝M内に完全に埋め込んだ後、リフトオフ法により、レジストマスク22上に堆積した金属材料とともにレジストマスク22を除去して、溝Mに埋め込まれレーザ光出射口Cに開口を有するp側電極9を形成する。
【0043】
最後に、図5(f)に示すように、n型GaAs基板1上に、電極材料を堆積させて所定のパターンを形成することでn側電極11を形成し、p側電極9をマスクとしてレーザ光出射口Cに露出したp型キャップ層7をエッチングにより除去することにより、本実施形態に係る面発光半導体レーザ素子が製造される。
【0044】
上記構成の本実施形態に係る面発光半導体レーザ素子では、上記のようにp側電極9の一部をp型反射多層膜6内に埋め込むことにより、電流注入は、活性層4の発光領域近傍におけるp型クラッド層5に直接行なわれる。このことは、p型反射多層膜6内を電流が通らなくなることから、低抵抗化のためのp型反射多層膜6への不純物の注入が必要無くなり、不純物注入によるp型反射多層膜6内の非発光再結合中心の発生を抑制し、当該非発光再結合中心による無効電流を低減することができる。
【0045】
同時にp型反射多層膜6内を電流が通らなくなることは、従来、低抵抗化に不可欠であったDBRミラーのヘテロ接合バリア対策が不必要となるため、DBRミラーを構成する半導体材料の組成比を大きくとることができ、より小さいペア数で反射率を確保することができる等、DBRミラーの作製のための自由度を向上させることができ、簡易で制御しやすいDBRミラーを製造することができる。
【0046】
また、p側電極9等の金属材料は、一般に面発光半導体レーザ素子を構成するGaAsやAlGaAs等の半導体材料に比べて熱抵抗が小さいことから、この熱抵抗の小さいp側電極9が、光共振エリアArにおける活性層4の発光領域に数μm程度に近づくことにより、発光領域において発光により発生した熱がp側電極9に伝達されて、素子外へ放散されることとなるから、従来よりも効率的に放熱することができ、温度特性を向上させることができる。
【0047】
また、光共振エリアArにおける活性層4の発光領域を取り囲むように同心円状にp側電極9が複数埋め込まれていることから、この共振エリアArの周囲に形成された複数層の埋め込み部91により、p型反射多層膜6の光共振エリアArから漏れた光を反射させ、再び活性層4の発光領域に戻すことができ、漏れ光の再利用化により電流効率向上を図ることができ、その結果、しきい値や動作電流の低減を図ることができる。
【0048】
また、本実施形態では、数十μmから数百μm程度のp型反射多層膜6に埋め込まれたp側電極9の埋め込み部91によって光共振エリアArが形成されることから、p型反射多層膜6の物理的強度を向上させることができ、製造におけるハンドリング性向上と歩留り向上を図ることができる。
【0049】
第2実施形態
図6は、本実施形態に係る面発光半導体レーザ素子の断面図である。なお、第1実施形態に係る面発光半導体レーザ素子と同じ構成要素には、同じ符号を付しており、ここではその説明を省略する。
【0050】
図6に示す面発光半導体レーザ素子では、p型キャップ層7からn型クラッド層3におけるエピタキシャル成長層には、光共振エリアArを避けた領域において、光共振エリアArの近傍を取り囲む一つの溝のみが形成されており、当該溝内に埋め込まれてp側電極9が形成されている。p側電極9は、図2に示したレーザ光出射口Cに最も近い埋め込み部91のみが形成されているような形状を有する。
【0051】
上記構成の面発光半導体レーザ素子の製造方法としては、第1実施形態において、図4(c)に示す溝形成工程におけるレジストマスク21の形状を変更することにより製造される。
【0052】
上記構成の面発光半導体レーザ素子によれば、光共振エリアAr周囲を囲む一つの埋め込み部91しか有さないが、第1実施形態と比較して、活性層4の発光領域で発生した熱の放散、漏れ光の再利用の効果に関しては低下するものの、素子抵抗や物理強度の点においては同等の効果を得ることができると考えられる。
【0053】
第3実施形態
図7は、本実施形態に係る面発光半導体レーザ素子の断面図である。なお、第1実施形態に係る面発光半導体レーザ素子と同じ構成要素には、同じ符号を付しており、ここではその説明を省略する。
【0054】
図7に示す面発光半導体レーザ素子では、第2実施形態と同様に、p型キャップ層7からn型クラッド層3におけるエピタキシャル成長層には、光共振エリアArを避けた領域において、光共振エリアArの近傍を取り囲む一つの溝のみが形成されており、当該溝内に埋め込まれてp側電極9が形成されている。p側電極9は、図2に示したレーザ光出射口Cに最も近い埋め込み部91のみが形成されているような形状を有する。
【0055】
そして、本実施形態ではさらに、p型キャップ層7の表面に例えば第1実施形態と同様の同心円状の複数の溝が形成されており、当該p型キャップ層7に形成された溝に埋め込まれてp側電極9が形成されることで、p型キャップ層7内にも埋め込み部92を有する。
【0056】
上記構成の面発光半導体レーザ素子の製造方法としては、第1実施形態において、図4(c)に示す溝形成工程におけるレジストマスク21による溝Mの形成工程の前あるいは後に、同様にしてレジストマスクを用いてp型キャップ層7に埋め込み部92の形成のための溝をエッチングによりパターン形成することにより、製造される。
【0057】
上記構成の面発光半導体レーザ素子においては、第2実施形態と同様の効果を得るとともに、p型キャップ層7上に形成されたp型電極において電流の流れる断面積を大きくすることができることから、第2実施形態に比して、低抵抗化を図ることができる。
【0058】
第4実施形態
図8は、本実施形態に係る面発光半導体レーザ素子の断面図である。なお、第1実施形態に係る面発光半導体レーザ素子と同じ構成要素には、同じ符号を付しており、ここではその説明を省略する。
【0059】
図8に示す面発光半導体レーザ素子では、第2実施形態と同様に、エピタキシャル成長層には、光共振エリアArを避けた領域において、光共振エリアArの近傍を取り囲む一つの溝のみが形成されており、当該溝内に埋め込まれてp側電極9が形成されている。
【0060】
本実施形態では、第2実施形態と異なり、溝内に埋め込まれたp型電極9の埋め込み部91aが、活性層4を貫かないでp型クラッド層5の途中まで埋め込まれて形成されている。
【0061】
上記構成の面発光半導体レーザ素子の製造方法としては、第1実施形態において、図4(c)に示す溝形成工程におけるレジストマスク21の形状およびエッチング深さを変更することにより製造される。
【0062】
上記構成の面発光半導体レーザ素子においては、第2実施形態に比して、埋め込み部91aと活性層4の発光領域との距離が遠ざかり、また、活性層4の発光領域の周囲は埋め込み部91aによって囲まれていないことから、活性層4の発光領域で発生した熱の放散、漏れ光の再利用に関しては第2実施形態に比して低下するものの、素子抵抗や物理強度の点においては同等の効果を得ることができると考えられる。
【0063】
第5実施形態
図9は、本実施形態に係る面発光半導体レーザ素子の断面図である。なお、第1実施形態に係る面発光半導体レーザ素子と同じ構成要素には、同じ符号を付しており、ここではその説明を省略する。
【0064】
図9に示す面発光半導体レーザ素子では、n型GaAs基板1からn型クラッド層3にかけて、光共振エリアArを避けた領域において、光共振エリアArの近傍を取り囲む溝が形成されており、当該溝内に埋め込まれて断面が櫛状のn側電極11が形成されており、n側電極11側にも埋め込み部11aを有する。
n型GaAs基板1からn型クラッド層3において、n側電極11と接続する部分には、n側電極11とのオーミック接触を達成するためn型不純物が導入された拡散領域12が形成されている。
また、本実施形態では、第4実施形態と同様の深さを有する埋め込み部91aが複数形成され、断面が櫛状のp側電極9が形成されている。
【0065】
上記構成の面発光半導体レーザ素子の製造方法としては、第1実施形態において、図5(f)に示すn側電極堆積工程前にn型GaAs基板1からn型クラッド層3の途中まで達する溝を形成した後に、n側電極を堆積させることにより製造される。
【0066】
上記構成の本実施形態に係る面発光半導体レーザ素子では、上記のようにn側電極11の一部をもn型反射多層膜2内に埋め込むことにより、電流注入は、活性層4の発光領域近傍におけるn型クラッド層3に直接行なわれることから、第1実施形態に比してさらに低抵抗化を図ることができる。
また、n側電極11の埋め込み部11aが、活性層4の発光領域に近づいていることから、発光領域において発光により発生した熱の素子外への放散にn側電極11も機能することができ、さらに放熱特性を向上させることができる。
また、n側電極11の埋め込み部11aが、光共振エリアArにおけるn型反射多層膜2およびn型クラッド層3の一部を取り囲んでいることから、n型反射多層膜2の光共振エリアArから漏れた光をも反射させて、再び活性層4の発光領域に戻すことができることから、第1実施形態に比してさらに、漏れ光の再利用化により電流効率向上を図ることができ、その結果、しきい値や動作電流の低減を図ることができる。
【0067】
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態において、p側電極9が同心円状に埋め込まれた例について説明したが、これに限られるものでなく、図10に示すように正方形状に埋め込まれていてもよく、図11に示すように長方形状に埋め込まれいてよい。このように電極を円形でなく、矩形にすることで、偏光を制御することが可能になる。
また、p側電極9やn側電極11の埋め込み部の深さや数は、様々なバリエーションがあり、上記の実施形態において説明したものに限定されるものではない。
【0068】
また、本実施形態では、p側電極9とのオーミック接触を実現するためp側電極の堆積前に亜鉛を拡散する工程を有する例について説明したが、これに限られず、例えば、p側電極9の材料として亜鉛と金の積層膜を用いた場合には、p側電極の堆積後に熱処理を行なうことで、亜鉛が拡散して、上記の処理と同様の効果を得ることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0069】
【発明の効果】
本発明によれば、素子抵抗が低減く温度特性に優れ、安定した構造を有する面発光半導体レーザ素子を実現することができる。
【図面の簡単な説明】
【図1】第1実施形態に係る面発光半導体レーザ素子の断面図である。
【図2】第1実施形態に係る面発光半導体レーザ素子の上面図である。
【図3】第1実施形態に係る面発光半導体レーザ素子の製造における工程断面図である。
【図4】第1実施形態に係る面発光半導体レーザ素子の製造における工程断面図である。
【図5】第1実施形態に係る面発光半導体レーザ素子の製造における工程断面図である。
【図6】第2実施形態に係る面発光半導体レーザ素子の断面図である。
【図7】第3実施形態に係る面発光半導体レーザ素子の断面図である。
【図8】第4実施形態に係る面発光半導体レーザ素子の断面図である。
【図9】第5実施形態に係る面発光半導体レーザ素子の断面図である。
【図10】本実施形態に係る面発光半導体レーザ素子の電極形状の他の例を示す上面図である。
【図11】本実施形態に係る面発光半導体レーザ素子の電極形状の他の例を示す上面図である。
【図12】図12(a)は従来例に係る面発光半導体レーザ素子の断面図であり、図12(b)は図12(a)に示すp型DBRミラーの拡大断面図である。
【図13】他の従来例に係る面発光半導体レーザ素子の断面図である。
【符号の説明】
1…n型GaAs基板、2…n型反射多層膜、3…n型クラッド層、4…活性層、5…p型クラッド層、6…p型反射多層膜、7…p型キャップ層、8…素子分離絶縁膜、9…p側電極、91,91a,92…埋め込み部、10…拡散領域、11…n側電極、11a…埋め込み部、12…拡散領域、20,21,22…レジストマスク、101…n型GaAs基板、102…n型DBRミラー、103…n型クラッド層、104…活性層、105…p型クラッド層、106…p型DBRミラー、107…p型キャップ層、109…p側電極、111…n側電極、201…n型GaAs基板、202…n型DBRミラー、203…n型クラッド層、204…活性層、205…p型クラッド層、206…p型DBRミラー、207…p型キャップ層、209…p側電極、211…n側電極、C…レーザ光出射口、Ar…光共振エリア。
Claims (6)
- 第1の反射多層膜と、
前記第1の反射多層膜に形成された第1のクラッド層と、
前記第1のクラッド層に形成され、発光領域をもつ活性層と、
前記活性層の発光領域に形成された第2のクラッド層と、
前記第2のクラッド層に形成された第2の反射多層膜と
が積層されて構成され、
積層方向において前記第1の反射多層膜を貫通して前記第1のクラッド層まで、かつ、前記積層方向と直交する方向において前記発光領域を中心としてその外周領域に形成された第1の電極と、
前記積層方向において前記活性層および前記第1のクラッド層を挟んで前記第1の電極と対向する位置、かつ前記積層方向と直交する方向において、前記第2の反射多層膜の外周に、前記第2のクラッド層まで、同心円状または同心矩形状に形成された複数の電極を有する第2の電極と
が形成され、
前記発光領域、前記第1のクラッド層、前記第2のクラッド層、前記第1の反射多層膜および前記第2の反射多層膜が光共振器を構成している
面発光半導体レーザ素子。 - 前記光共振器における前記第1の電極との接触部位および前記第2の電極との接触部位に、導電性不純物が導入されている
請求項1記載の面発光半導体レーザ素子。 - 前記第1および第2の反射多層膜が、誘電体による多層膜、あるいは半導体によるブラッグリフレクタにより形成されている
請求項2記載の面発光半導体レーザ素子。 - 第1の反射多層膜と、前記第1の反射多層膜に第1のクラッド層と、前記第1のクラッド層に、発光領域をもつ活性層と第2のクラッド層と第2の反射多層膜とを順次積層する工程と、
積層方向において前記活性層および前記第1のクラッド層を挟んで前記第1の電極と対向する位置、かつ前記積層方向と直交する方向において、前記第2の反射多層膜の外周に、前記第2のクラッド層まで、同心円状または同心矩形状に形成された複数の電極を有する第2の電極用の溝を形成する工程と、
前記第2の電極用の溝内を埋め込んで前記第2の反射多層膜上に第2の電極を形成する工程と、
前記積層方向において前記第1の反射多層膜を貫通して前記第1のクラッド層まで、かつ、前記積層方向と直交する方向において前記発光領域を中心としてその外周領域に第1の電極用の溝を形成する工程と、
前記第1の電極用の溝内を埋め込んで前記第1の反射多層膜上に第1の電極を形成する工程とを有する
面発光半導体レーザ素子の製造方法。 - 前記第1の電極用の溝を形成する工程の後、前記第1の電極を形成する工程の前に、前記第1の電極用の溝内を含む前記光共振器用層における前記第1の電極との接触部分に、導電性不純物を拡散させる工程と、
前記第2の電極用の溝を形成する工程の後、前記第2の電極を形成する工程の前に、前記第2の電極用の溝内を含む前記光共振器用層における前記第2の電極との接触部分に、導電性不純物を拡散させる工程とをさらに有する
請求項4記載の面発光半導体レーザ素子の製造方法。 - 前記第1および第2の反射多層膜は、誘電体による多層膜、あるいは半導体によるブラッグリフレクタにより形成される
請求項5記載の面発光半導体レーザ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002130845A JP4224981B2 (ja) | 2002-05-02 | 2002-05-02 | 面発光半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002130845A JP4224981B2 (ja) | 2002-05-02 | 2002-05-02 | 面発光半導体レーザ素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324234A JP2003324234A (ja) | 2003-11-14 |
JP4224981B2 true JP4224981B2 (ja) | 2009-02-18 |
Family
ID=29543749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002130845A Expired - Fee Related JP4224981B2 (ja) | 2002-05-02 | 2002-05-02 | 面発光半導体レーザ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4224981B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005324A (ja) * | 2004-05-19 | 2006-01-05 | Ricoh Co Ltd | 面発光レーザ素子および面発光レーザアレイおよび光インターコネクションシステムおよび光通信システムおよび電子写真システムおよび光ディスクシステム |
JP4687064B2 (ja) * | 2004-10-22 | 2011-05-25 | ソニー株式会社 | 面発光型半導体レーザ素子 |
US7502401B2 (en) * | 2005-07-22 | 2009-03-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | VCSEL system with transverse P/N junction |
US10938177B2 (en) | 2014-08-29 | 2021-03-02 | Kyoto University | Two-dimensional photonic crystal surface emitting laser |
CN106663918B (zh) * | 2014-08-29 | 2020-03-24 | 国立大学法人京都大学 | 二维光子晶体面发射激光器 |
JP6581022B2 (ja) * | 2015-03-20 | 2019-09-25 | 株式会社東芝 | 半導体発光デバイスおよび光半導体デバイス |
CN112134138A (zh) * | 2020-08-18 | 2020-12-25 | 华芯半导体科技有限公司 | 高功率vcsel芯片及其制备方法 |
CN113410756A (zh) * | 2021-06-16 | 2021-09-17 | 厦门市三安集成电路有限公司 | 一种垂直腔面发射激光器及其制备方法 |
WO2023132139A1 (ja) * | 2022-01-07 | 2023-07-13 | ソニーグループ株式会社 | 面発光レーザ |
WO2023181658A1 (ja) * | 2022-03-24 | 2023-09-28 | ソニーグループ株式会社 | 面発光レーザ、光源装置及び電子機器 |
-
2002
- 2002-05-02 JP JP2002130845A patent/JP4224981B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003324234A (ja) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3748807B2 (ja) | 電気光学的特性が改善された半導体光放出装置及びその製造方法 | |
JP5388666B2 (ja) | 面発光レーザ | |
JP3783411B2 (ja) | 表面発光型半導体レーザ | |
JP4184769B2 (ja) | 面発光型半導体レーザ及びその製造方法 | |
JP5029254B2 (ja) | 面発光レーザ | |
CN211929898U (zh) | 垂直腔面发射激光器件 | |
CA2477541A1 (en) | Hybrid vertical cavity laser with buried interface | |
WO2017212887A1 (ja) | 垂直共振器面発光レーザ | |
US8027370B2 (en) | Semiconductor device | |
JPH06314854A (ja) | 面型発光素子とその製造方法 | |
US8228964B2 (en) | Surface emitting laser, surface emitting laser array, and image formation apparatus | |
US7816163B2 (en) | Radiation-emitting semiconductor body for a vertically emitting laser and method for producing same | |
JP4224981B2 (ja) | 面発光半導体レーザ素子およびその製造方法 | |
JP2009259857A (ja) | 面発光レーザ素子および面発光レーザ素子アレイ | |
JP2002223033A (ja) | 光素子及び光システム | |
JP3785683B2 (ja) | 面発光素子 | |
JP5006242B2 (ja) | 面発光半導体レーザ素子 | |
KR100404043B1 (ko) | 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법 | |
JP4879094B2 (ja) | 半導体発光素子及びその製造方法 | |
KR20070065226A (ko) | 면 발광형 반도체 레이저 및 그 제조 방법 | |
JP3685541B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP2002198613A (ja) | 突起状構造を有する半導体素子およびその製造方法 | |
JP5087321B2 (ja) | 半導体発光素子 | |
JP2015028995A (ja) | 面発光レーザアレイ及びその製造方法 | |
JP2005085836A (ja) | 面発光半導体レーザ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |