CN106532432B - 面发光型半导体激光元件的制造方法 - Google Patents

面发光型半导体激光元件的制造方法 Download PDF

Info

Publication number
CN106532432B
CN106532432B CN201610769421.XA CN201610769421A CN106532432B CN 106532432 B CN106532432 B CN 106532432B CN 201610769421 A CN201610769421 A CN 201610769421A CN 106532432 B CN106532432 B CN 106532432B
Authority
CN
China
Prior art keywords
layer
rough surface
laser diode
semiconductor laser
surface forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610769421.XA
Other languages
English (en)
Other versions
CN106532432A (zh
Inventor
早川纯一朗
村上朱实
近藤崇
城岸直辉
樱井淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN106532432A publication Critical patent/CN106532432A/zh
Application granted granted Critical
Publication of CN106532432B publication Critical patent/CN106532432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Geometry (AREA)

Abstract

本发明提供了一种制造面发光型半导体激光元件的方法，该方法包括：第一工序：在衬底上形成半导体层，该半导体层包括第一导电类型的第一半导体多层反射镜、第一半导体多层反射镜上的粗糙表面形成层、粗糙表面形成层上的有源区、有源区上的第二导电类型的第二半导体多层反射镜、以及与有源区相邻的电流限制层；第二工序：蚀刻半导体层直至粗糙表面形成层被露出，从而形成半导体层的平台结构；第三工序：对包括电流限制层和暴露于所述平台结构的周围的粗糙表面形成层的区域进行氧化；第四工序：对包括氧化的粗糙表面形成层的区域进行酸处理，从而形成粗糙表面区；和第五工序：在包括粗糙表面区的区域上形成绝缘膜。

Description

面发光型半导体激光元件的制造方法
技术领域
本发明涉及面发光型半导体激光元件的制造方法。
背景技术
专利文献1公开了一种面发光型半导体激光器件，其中在衬底上层压有半导体层，所述半导体层包括至少：第一导电类型的第一半导体多层膜、有源区、与所述第一半导体多层膜一起形成共振器的第二导电类型的第二半导体多层膜、以及接触层；发射激光束的发光部分与板形成区被形成于半导体层中的槽所隔开，通过蚀刻半导体层来在板形成区的外边缘形成具有达到衬底的深度的外周槽，且被外周槽暴露出的板形成区的侧面和板形成区的表面由绝缘膜覆盖。专利文献1所公开的面发光型半导体激光器件通过用绝缘膜覆盖包括发光区的侧面和板形成区的表面的区域而避免了该区域暴露于外部水汽和湿度等。
[专利文献1]JP-A-2007-173513
发明内容
本发明的目的在于提供一种制造与其中半导体层被简单地以绝缘膜覆盖的情形相比具有提高的湿度抗性的面发光型半导体激光元件的方法。
根据本发明的第一方面，提供了一种制造面发光型半导体激光元件的方法，该方法包括：
第一工序：在衬底上形成半导体层，所述半导体层包括第一导电类型的第一半导体多层反射镜、所述第一半导体多层反射镜上的粗糙表面形成层、所述粗糙表面形成层上的有源区、所述有源区上的第二导电类型的第二半导体多层反射镜、以及与所述有源区相邻的电流限制层；
第二工序：蚀刻所述半导体层直至所述粗糙表面形成层被暴露出，从而形成所述半导体层的平台(mesa)结构；
第三工序：对包括所述电流限制层和暴露于所述平台结构的周围的粗糙表面形成层的区域进行氧化；
第四工序：对包括氧化的粗糙表面形成层的区域进行酸处理，从而形成粗糙表面区；和
第五工序：在包括所述粗糙表面区的区域上形成绝缘膜。
根据本发明的第二方面，提供了第一方面的制造面发光型半导体激光元件的方法，其中，在第一工序中形成所述粗糙表面形成层时，形成了膜厚为110nm至500nm的AlxGa1-xAs(0<x<1)层。
根据本发明的第三方面，提供了第二方面的制造面发光型半导体激光元件的方法，其中，所述AlxGa1-xAs(0<x<1)层的x值是足以在第三工序中使所述粗糙表面形成层氧化至从表面起大于或等于110nm的深度的值。
根据本发明的第四方面，提供了第二或第三方面的制造面发光型半导体激光元件的方法，其中，所述AlxGa1-xAs(0<x<1)层的x值大于或等于0.9。
根据本发明的第五方面，提供了第二至第四方面的任一方面的制造面发光型半导体激光元件的方法，其中，在第一工序中形成所述电流限制层时，形成了AlyGa1-yAs(0<y≤1,y>x)层。
根据本发明的第六方面，提供了第一至第五方面的任一方面的制造面发光型半导体激光元件的方法，其中，其中，在第一工序中，所述半导体层还包括直接位于所述粗糙表面形成层下方的氧化终止层，所述氧化终止层终止所述粗糙表面形成层在第三工序中的氧化。
根据本发明的第七方面，提供了第六方面的制造面发光型半导体激光元件的方法，
其中，当λ表示所述面发光型半导体激光元件的介质中的振荡波长时，
在第一工序中形成所述第一半导体多层反射镜和所述第二半导体多层反射镜时，交替层压折射率互不相同且膜厚为λ/4的两个层，并且
在形成所述粗糙表面形成层和所述氧化终止层时，将每个层都形成为使得各自的膜厚或总的膜厚是λ/4的整数倍。
根据本发明的第八方面，提供了第一至第七方面的任一方面的制造面发光型半导体激光元件的方法，
其中，在第四工序中，除去在第三工序中形成的所述平台结构的侧面中的氧化区。
根据本发明的第一方面，与其中半导体层被简单地以绝缘膜覆盖的情形相比，存在湿度抗性得到提高的效果。
根据本发明的第二方面，与其中形成粗糙表面形成层的工序是形成厚度小于110nm或大于500nm的AlxGa1-xAs(0<x<1)层的工序的情形相比，存在粗糙表面区的厚度成为接近其上限的值且避免了可靠性劣化的效果。
根据本发明的第三方面，与其中AlxGa1-xAs(0<x<1)层的x值被设定为使得粗糙表面形成层被氧化至从表面起小于110nm的深度的值的情形相比，存在粗糙表面区的厚度成为接近其上限的值的效果。
根据本发明的第四方面，与其中AlxGa1-xAs(0<x<1)层的x值被设定为小于0.9的情形相比，存在形成了具有足够的膜厚的粗糙表面区的效果。
根据本发明的第五方面，与其中形成电流限制层的工序是形成AlyGa1-yAs(0<y≤1,y≤x)层的工序的情形相比，存在可以更容易地控制电流限制层中的电流注入区的直径的效果。
根据本发明的第六方面，与其中未在半导体层中形成氧化终止层的情形相比，存在使氧化不进展至低于粗糙表面形成层的层的构造使可靠性提高的效果。
根据本发明的第七方面，与其中形成粗糙表面形成层和氧化终止层的工序是形成了使得各膜厚或总膜厚不是λ/4的整数倍的各层的工序的情形相比，存在如下效果：粗糙表面形成层和氧化终止层作为第一半导体多层反射器的一部分或作为下间隔层起作用，并且实现了高的激光振荡性质。
根据本发明的第八方面，与其中第四工序与除去在第三工序中形成的平台结构的侧面中的氧化区的工序分开设置的情形相比，存在减少制造工序的数量的效果。
附图说明
下文将基于下列附图详细描述本发明的示例性实施方式，其中：
图1是示出示例性实施方式的面发光型半导体激光元件的构造的实例的垂直截面图；
图2A～2C是示出制造示例性实施方式的面发光型半导体激光元件的方法的实例的部分垂直截面图；
图3A～3C是示出制造示例性实施方式的面发光型半导体激光元件的方法的实例的部分垂直截面图；
图4A～4C是示出制造示例性实施方式的面发光型半导体激光元件的方法的实例的部分垂直截面图；
图5A和5B是示出制造示例性实施方式的面发光型半导体激光元件的方法的实例的部分垂直截面图；
图6A～6C是示出制造示例性实施方式的面发光型半导体激光元件的方法中的粗糙表面区形成工序的图示；
图7A～7C是制造示例性实施方式的面发光型半导体激光元件的方法中BHF处理和粗糙表面状态之间的关系的说明性图示；
图8是示出制造示例性实施方式的面发光型半导体激光元件的方法中BHF处理时间和粗糙表面层上的不规则物的宽度之间的关系的图；和
图9A和9B是示出制造示例性实施方式的面发光型半导体激光元件的方法中Al组成和粗糙表面区的形成之间的关系的说明性图示。
具体实施方式
下文将参照附图对执行本发明的示例性实施方式进行详细描述。
图1是示出示例性实施方式的面发光型半导体激光(VCSEL：垂直腔面发射型激光)元件10的构造的实例的垂直截面图。虽然将在示例性实施方式中举例说明的是利用n型GaAs衬底的GaAs类面发光型半导体激光元件，但示例性实施方式并不限于此，且可以适用于利用InGaAsP类材料、AlGaInP类材料或InGaN/GaN类材料等的面发光型半导体激光元件。衬底不限于n型衬底，且可以使用p型衬底。在这种情况下，仅需将下文描述中的n型换成p型即可。
如图1所示，示例性实施方式的VCSEL元件10包括台柱(平台)P、板形成区PA和粗糙表面区A4。台柱P是形成为平台形状的发光部分，而板形成区PA是用于形成电极板42的区域。粗糙表面区A4是包括形成于粗糙表面形成层60的表面上的不规则物的区域，并且是VCSEL元件10中提高湿度抗性的主要层。下文将给出对粗糙表面区A4的详细说明。
如图1所述，VCSEL元件10的台柱P和板形成区PA具有以通常方式形成的相应半导体层。即，VCSEL元件10包括形成于n型GaAs衬底12上的下分布布拉格反射器(DBR)16、氧化终止层62、粗糙表面形成层60、有源区24、氧化限制层(电流限制层)32、上DBR 26和P型GaAs接触层28。由下DBR 16与有源区24之间的界面以及上DBR 26与有源区24之间的界面形成共振器。在某些情形中，在衬底12与下DBR 16之间设置有n型GaAs缓冲层。该缓冲层是允许在热清洁后获得衬底表面的令人满意的结晶度的层。
作为绝缘膜的层间绝缘膜34被设置在包括平台结构在内的半导体层周围，且经由该层间绝缘膜34来设置P型电极36。P型电极36与P型GaAs接触层28相连并与接触层28形成欧姆接触。另外，P型电极36与电极板42经由电极导线44连接。层间绝缘膜34由例如硅氮氧化物膜(SiON)或硅氮化物(SiN)膜形成。P型电极36通过沉积例如Ti(钛)/Au(金)层压膜来形成。
相比之下，在衬底12的与形成有半导体层的表面相反的表面上设置n型电极30。在一个实例中，n型电极30通过沉积AuGe(金和锗的合金)/Au层压膜来形成。
在板形成区PA中的接触膜28和层间绝缘膜34之间保留有掩膜40。掩膜40是在制造VCSEL元件10的方法(将在下文描述)中设置用来形成台柱P的层，且由例如SiN膜形成。此外，在接触层28上设置了保护发光表面的发射保护膜38。
作为示例性实施方式的n型GaAs衬底12，在一个实例中使用Si(硅)掺杂的GaAs衬底。
形成于衬底12上的n型下DBR 16是多层反射镜，其通过交替地反复地层压膜厚为0.25λ’/n且折射率互不相同的两个半导体层来形成，其中λ’代表VCSEL元件10的振荡波长，n代表介质(半导体层)的折射率。在示例性实施方式的面发光型半导体激光元件10中，振荡波长λ’在一个实例中被设定为780nm。在示例性实施方式中，半导体层的折射率n被设定为3.07，而该介质中的波长λ被设定为λ’/n＝254nm。
氧化终止层62和粗糙表面形成层60依次形成在下DBR 16上。粗糙表面形成层60是包含粗糙表面区A4的层，该粗糙表面区通过示例性实施方式的制造VCSEL元件的方法中的氧化处理(将在下文描述)以及酸处理而形成。形成于粗糙表面形成层60中的粗糙表面区A4提高了与形成于粗糙表面形成层60上的层间绝缘层34的粘附程度。在一个实例中，粗糙表面形成层60含有Al0.9Ga0.1As，而在一个实例中膜厚被设定为191nm(3λ/4)。
氧化终止层62是用于终止前述氧化处理中粗糙表面形成层60的氧化的层。氧化终止层62含有与粗糙表面形成层60相比几乎不被氧化的材料，例如Al0.3Ga0.7As，且膜厚在一个实例中被设定为64nm(λ/4)。
示例性实施方式的粗糙表面形成层60和氧化终止层62形成为下DBR 16的一部分，以使各自膜厚(或其总膜厚)是λ/4的整数倍。然而，厚度不限于此，例如，粗糙表面形成层60和氧化终止层62可以形成为下DBR 16的一部分以使粗糙表面形成层60的膜厚被设定为254nm(λ)而氧化终止层62的膜厚被设定为127nm(λ/2)。
示例性实施方式的有源区24通过自衬底12侧依次层压下间隔层、量子阱有源层和上间隔层来形成。示例性实施方式的量子阱有源层由4个用Al0.3Ga0.7As制成的阻挡层和设置于其间的3个用Al0.11Ga0.89As制成的量子阱层形成。下间隔层和上间隔层通过分别安置在量子阱有源层和下DBR 16之间以及量子阱有源层和上DBR 26之间而具有调节共振器长度的功能并且还具有俘获载体的覆盖层(clad layer)的功能。
设置在有源区24上的氧化限制层32包括电流注入区32a和选择性氧化区32b。从p型电极36向n型电极30流动的电流被电流注入区32a所限制。
形成于氧化限制层32上的上DBR 26是多层反射镜，其通过交替地反复地层压膜厚为0.25λ且折射率相互不同的两个半导体层而形成。
附带而言，如上所述的VCSEL元件用作光学通讯用光源或电子器件用光源，例如电子照相***中的写入用电源，因为可以提取正交于衬底的方向上的激光输出且易于通过二维集聚而形成阵列。
VCSEL元件包括设置在半导体衬底(n型GaAs衬底12)上的一对分布布拉格反射器(下DBR 16和上DBR 26)、设置在这一对分布布拉格反射器之间的有源层(量子阱有源层)、以及共振器间隔层(下间隔层和上间隔层)。设置于分布布拉格反射器的两侧上的电极(p型电极36和n型电极30)将电流注入有源层，导致正交于衬底表面的激光振荡，并经由发射保护膜38发射振荡光。
为了提高电流注入效率，在某些情形中，在有源层的附近安置具有高Al组成(例如，AlAs或Al0.98Ga0.02As)的AlGaAs层，在AlGaAs层上进行高温蒸汽氧化，由此形成氧化限制层(氧化限制层32)。氧化限制层通过以下方式形成：在外延生长(下文在某些情形中称为“外延生长”)后将半导体层蚀刻为平台形状，以形成台柱P，并在台柱P的侧面上有意地进行氧化处理。
对于典型半导体元件重要的是确保长期可靠性，且特别是必须注意保护半导体元件免受外部水汽和湿度的影响。与VCSEL元件相关，已知的是用绝缘膜覆盖平台侧面的露出表面等以避免露出的表面暴露于外部水汽和湿度等的构造。然而，如果绝缘膜仅简单地形成于半导体层上，则绝缘膜和半导体层之间的粘附性受到限制，因而在VCSEL元件长期暴露于高温高湿度环境时存在对绝缘膜剥离所致的缺陷或电极导线的断开的顾虑。因此，就高温高湿度环境下的可靠性而言，VCSEL元件制造方法还存在改进空间。
因此，根据示例性实施方式，在半导体层中(在下DBR上)设置粗糙表面形成层，粗糙表面形成层在平台周围露出，对露出的粗糙表面形成层进行氧化处理和酸处理，且由此形成亚微米级的粗糙表面(不规则物)。由于在包括粗糙表面的粗糙表面形成层上形成层间绝缘膜增加了粗糙表面形成层与层间绝缘膜之间的接触面积，粗糙表面形成层与层间绝缘膜之间的粘附性得到增强，保持了高的湿度抗性。
下面将参照图2A至5B对示例性实施方式的制造面发光型半导体激光元件10的方法的实例进行说明。
首先，如图2A所示，通过使下DBR 16、氧化终止层62、粗糙表面形成层60、有源区24、AlAs层50、上DRB 26和接触层28依次在衬底12上进行晶体生长(外延生长)，获得外延晶片。下文将对制造该外延晶片的方法进行说明。
首先，如图2A所示，通过以40至50次循环交替地层压膜厚为介质中波长λ的1/4的Al0.3Ga0.7As层和Al0.9Ga0.1As层来在n型GaAs衬底12上形成n型下DBR 16。此时，Al0.3Ga0.7As层的载体(carrier)密度和Al0.9Ga0.1As层的载体密度被设定为约2×1018cm-3，且下DBR 16的总膜厚被设定为约4μm。在一个实例中，n型载体为Si。还存在这种情况：在衬底12和下DBR16之间根据需要设置缓冲层。在形成缓冲层的情形中，在一个实例中，通过有机金属气相生长(MOCVD)方法等将载体密度为约2×1018cm-3且膜厚为约500nm的n型GaAs层压在衬底12上。
然后，依次层压氧化终止层62和粗糙表面形成层60。在一个实例中，对于氧化终止层62使用Al0.3Ga0.7As，并使之生长至64nm的膜厚(λ/4)。在一个实例中，对于粗糙表面形成层60使用Al0.9Ga0.1As，并使之生长至191nm的膜厚(3λ/4)。
然后，在粗糙表面形成层60上形成有源区24，有源区24由未掺杂的Al0.6Ga0.4As层制成的下间隔层、未掺杂的量子阱有源层和由未掺杂的Al0.6Ga0.4As层制成的上间隔层组成。上述量子阱层由4个用Al0.3Ga0.7As层制成的阻挡层和设置于各阻挡层之间的3个用Al0.11Ga0.89As制成的量子阱层形成。此时，用Al0.3Ga0.7As制成的每个阻挡层的膜厚被设定为约5nm，用Al0.11Ga0.89As制成的每个量子阱层的膜厚被设定为约9nm，且整个有源区24的膜厚被设定为介质中的波长λ。
然后，在上间隔层上形成p型AlAs层50，并以20至30次循环在AlAs层50上交替层压膜厚为介质中波长λ的1/4的Al0.3Ga0.7As层和Al0.9Ga0.1As层，由此形成p型上DBR 26。此时，将Al0.3Ga0.7As层的载体密度和Al0.9Ga0.1As层的载体密度设定为约2×1018cm-3，而将上DBR26的总膜厚设定为约3μm。在一个实例中，p型载体为C(碳)。在上DBR 26上形成载体密度为约1×1019cm-3且膜厚为约10nm的p型GaAs接触层28。
下面将描述外延生长后的示例性实施方式的制造VCSEL元件10的方法。
首先，在完成外延生长后，在晶片的接触层28上形成电极材料膜，然后通过使用例如光刻掩膜来蚀刻所述材料，并如图2B所示形成用于提取p型电极36的接触金属(CM)。在一个实例中，通过使用Ti/Au层压膜来形成接触金属CM。
然后，在晶片表面上形成发射保护膜的材料的膜，然后利用例如光刻掩膜来蚀刻所述材料，并如图2C所示形成发射保护膜38。作为发射保护膜38的材料，在一个实例中使用SiN膜。
然后，在晶片表面上形成掩膜材料，然后例如通过光刻来蚀刻该掩膜材料，并如图3A所示形成用于形成台柱P的掩膜40。作为掩膜40的材料，在一个实例中使用SiN。在掩膜中形成用于通过蚀刻形成台柱P的狭缝S1。
然后，通过蚀刻晶片来挖出槽T1，并如图3B所示形成具有平台形状的台柱P。由槽T1分开的除台柱P以外的部分对应于板形成区PA。此时，作为因蚀刻而暴露出的面的蚀刻底面A0在粗糙表面形成层60上，且残留的粗糙表面形成层60的物理膜厚(未经蚀刻的保留的粗糙表面形成层60的物理膜厚)大于或等于110nm，如后文将描述的。这里，“物理膜厚”是由实际长度所表示的膜厚，其是与“光学膜厚”成对使用的术语，后者是物理膜厚与介质折射率的乘积。
然后，在晶片上进行氧化处理以从侧面对AlAs层50进行氧化，并如图3C所示在台柱P中形成氧化限制层32。氧化限制层32包括电流注入区32a和选择性氧化区32b。选择性氧化区32b对应于通过上述氧化处理而氧化的区域，而保持未被氧化的区域对应于电流注入区32a。电流注入区32a为圆形或基本为圆形，且电流注入区32a限制了VCSEL元件10的p型电极36和n型电极30之间流动的电流，并控制例如VCSEL元件10的振荡的横模(transversemode)。
此处，不仅AlAs层50，而且蚀刻底面A0、台柱P的侧面和板形成区PA的侧面在氧化处理中也得到氧化。蚀刻底面A0的氧化是粗糙表面形成层60的氧化，如图3C所示在粗糙表面形成层60中由氧化的区域形成氧化区A1。另外，在台柱P的侧面和板形成区PA的侧面中形成氧化区B1。氧化区B1通过氧化构成上DBR 26的折射率不同的两个层中更易氧化的一层(示例性实施方式中的Al0.9Ga0.1As层)而形成。因此，如图3C所示，在每两个层中会出现一次氧化的部分。
然后，在整个晶片上进行作为酸处理的实例的缓冲氟(BHF)处理。如图4A所示，通过BHF处理，在粗糙表面形成层60的氧化区A1中形成亚微米级的粗糙表面(不规则物)，且氧化区A1变为粗糙表面区A2。粗糙表面区A2通过随机地除去氧化区A1的表面部分而形成。同时也除去氧化区B1，并在台柱P的侧面和板形成区PA的侧面上形成具有不规则形状的去除区B2。
此处，BHF是超纯氢氟酸和氟化铵溶液的混合水溶液。工序中所用的BHF的氟混合比和工序中的BHF处理时间可以在一定范围内进行选择，所述范围使得可以除去除了从台柱P的侧面暴露出的氧化限制层32以外的上DBR 26的氧化产物，并且不会深度侵蚀氧化限制层32的氧化产物。在具体实例中，使用BHF 1200或BHF 110作为BHF，且BHF处理时间设定为大于或等于60秒。BHF 1200是通过以1:200(重量比)的比例混合50重量％的氢氟酸和40重量％的氟化铵水溶液而获得的缓冲氟，而BHF 100是通过以1:10(重量比)的比例混合50重量％的氢氟酸和40重量％的氟化铵水溶液而获得的缓冲氟。当然，酸处理工序中的酸处理不限于使用BHF，且可以使用其它酸来进行。
然后，如图4B所示，在整个晶片表面上形成层间绝缘膜34。通过该工序，在形成于粗糙表面形成层60中的粗糙表面区A2上形成层间绝缘膜34，并形成了包括粗糙表面形成层60和层间绝缘膜34的粗糙表面区A3。
然后，通过例如使用光刻掩膜来蚀刻上述层间绝缘膜34，并如4C所示形成接触孔CH。接触孔CH是用来连接接触金属CM和将在下文描述的p型电极36的开口。
然后，在晶片表面上形成电极材料膜，然后通过例如使用光刻掩膜来蚀刻该电极材料，且如图5A所示形成p型电极36和电极板42。p型电极36和电极板42由经过台柱P的侧面和板形成区PA的侧面的电极导线44彼此连接。在一个实例中，p型电极36、电极板42和电极导线44用Ti/Au层压膜来形成。通过该工序，P型电极36与前述接触金属CM连接。在所述工序中，电极导线44形成于粗糙表面区A3上，并形成包括粗糙表面形成层60、层间绝缘膜34和电极导线44的粗糙表面区A4。
然后，在晶片的背表面上形成电极材料膜，且如图5B所示形成n型电极30。在一个实例中，n型电极30通过沉积AuGe/Au层压膜来形成。
然后，对图中未示出的切割区进行切割以将VCSEL元件10分离为块。VCSEL元件10通过上述工序制得。
实施例
下文参考图6A至9B基于示例性实施方式的制造VCSEL元件方法的实例对粗糙表面形成层和粗糙表面区进行更详细的描述。
图6A是显示上述制造方法中的图3C的状态的照片，且示出氧化工序后的氧化区A1和B1。图6B是显示上述制造方法中的图4A的状态的照片，且示出酸处理后的粗糙表面区A2和去除区B2。图6C是显示上述制造方法中的图5A的状态的照片，且显示了形成了层间绝缘膜34和电极导线44并且形成了粗糙表面区A4的状态。
如图6A所示，作为蚀刻底面A0而暴露出的粗糙表面形成层60自表面起被氧化，形成氧化区A1，且该氧化被氧化终止层62所终止。通过氧化工序，也在上DBR 26的侧面中形成了氧化区B1。
如图6B所示，通过酸处理在氧化区A1的表面上形成粗糙表面(不规则物)，且氧化区A1转变为粗糙表面区A2。通过酸处理还除去了上DBR 26的侧面上的氧化区B1，且形成去除区B2。在示例性实施方式中，BHF 1200用于酸处理，且处理时间设定为60秒。在示例性实施方式的VCSEL元件制造方法中，用于形成粗糙表面区A2的酸处理工序和用于形成去除区B2的酸处理工序在单个酸处理工序中进行。然而，示例性实施方式不限于此，且用于形成粗糙表面区A2的酸处理工序和用于形成去除区B2的酸处理工序可以作为分开的酸处理工序进行。在某些情形中，出于提高可靠性的目的，有意地进行去除区B2(氧化区B1被除去)。
如图6C所示，与未设置粗糙表面区A2的情形相比，粗糙表面形成层60中的粗糙表面区A2上的层间绝缘膜34的形成增加了粗糙表面形成层60与层间绝缘膜34之间的接触表面积。因此，提高了粗糙表面形成层60与层间绝缘膜34之间的粘附性。
下文将参照附图7A至7C对示例性实施方式的酸处理条件进行说明。图7A是示出氧化处理后酸处理前的氧化区A1及其周围的状态的图，图7B是示出在用BHF1200进行60秒酸处理后的粗糙区A2-1及其周围的状态的图，而图7C是示出在用BHF1200进行180秒酸处理后的粗糙表面区A2-2及其周围的状态的图。
如图7A至7C所示，通过在氧化区A1上用BHF1200进行酸处理，形成了令人满意的粗糙表面。比较图7B中的粗糙表面区A2-1与图7C中的粗糙表面区A2-2，明显可见，用BHF1200进行60秒酸处理和用BHF1200进行180秒酸处理所形成的粗糙表面的状态之间不存在大的变化。因此，可以认识到，用BHF1200的酸处理的时间可以设定为最小60秒，且即使处理时间进一步延长，粗糙表面的形状也不存在大的变化。该结果与后文描述的图8的结果吻合。
关于BHF的浓度，如果氟浓度增加，存在以下可能性：氧化限制层32从例如台柱P的侧面起沿横向被深度侵蚀，电流注入区32a的直径偏离设计值，且对尚未被氧化的半导体层的侵蚀会导致次生问题。因此，考虑到氟的浓度，优选使用BHF1200。
下面将参照附图8至9B对粗糙表面形成层60中的Al组成比与形成有粗糙表面的区域中的不规则程度之间的关系进行说明。图8示出了用BHF1200进行的处理(下文为“BHF处理”)的时间与粗糙表面形成层60是由Al0.90Ga0.10As和Al0.95Ga0.05As制成的情形中的不规则物宽度(粗糙区A2中取样的凸起物的峰的平均值与取样的凹陷的峰的平均值之间的差异)之间的关系。
如图8所示，可以认识到，当在Al组成为90％和95％两种情形中不规则物宽度为约110nm时，所述宽度饱和，且就BHF1200处理时间而言，对于包括各种宽度的不规则物的形成，在Al0.90Ga0.10As与Al0.95Ga0.05As之间不存在大的差异。另外，可以认识到，粗糙表面形成层60的膜厚可以设定为至少110nm(大于或等于110nm)，因为膜厚仅需要大于或等于在粗糙表面形成层60上形成的不规则物的宽度。
相比之下，更优选的是将膜厚设定为大于或等于190nm(110nm+40nm×2)，因为已知晶片表面中的蚀刻深度的变化为约±40nm。然而，在某些情形中，AlGaAs层会膨胀、产生应力、使相邻半导体层变形，并在被氧化时使可靠性劣化。因此，粗糙表面形成层60的膜厚优选设定为小于或等于500nm，这是可以忽略所产生的应力的影响的膜厚的上限。简言之，粗糙表面形成层60的膜厚优选为110nm至500nm，且更优选为190nm至500nm。
必要的是，将粗糙表面形成层60中的Al组成比设定成使得氧化工序中的氧化深度至少等于或大于所形成的不规则物的宽度，且基于上述结果，仅需将Al组成比设定为将粗糙表面形成层60氧化110nm以上所需的值。虽然从图8可以认识到Al组成比的特定值在一个实例中可以大于或等于90％，但该值不限于此，且考虑到氧化区A1的目标厚度等，其可以小于90％。然而，粗糙表面形成层60中的Al组成比优选设定为低于氧化限制层32中的Al组成比。其原因在于，如果粗糙表面形成层60的氧化进展得比氧化限制层32的氧化更快(这是不利的)，电流注入区32a的直径的可控性会变差。
相比之下，在图8中对于Al0.90Ga0.10As和Al0.95Ga0.05As，不规则物的宽度达到饱和值110nm所需的时间均为约60秒。该结果与图7A至7C中的上述结果吻合。
对于图9A和9B，图9A是Al组成被设定为90％的情形中的粗糙表面形成层60的照片，且图9B是Al组成被设定为95％的情形中的粗糙表面形成层60的照片。如图9A和9B中所示，可以认识到，在Al组成为90％和95％的情形中均令人满意地形成了粗糙表面(不规则物)。图9A和9B中的酸处理使用BHF1200进行60秒。
在此，在示例性实施方式的VCSEL元件制造方法中通过粗糙表面形成工序(氧化工序和酸处理工序)在粗糙表面形成层60上形成粗糙表面(不规则物)的原因如下。即，Al氧化产物和As氧化产物共同存在于氧化的粗糙表面形成层中，Al氧化产物位于表面侧，而As氧化产物的比例向更深的一侧增加。另外，针对Al氧化产物的酸处理蚀刻速率比针对As氧化产物的更高。因此，蚀刻在特定深度(图8中为110nm)终止，Al氧化产物被除去，而As氧化产物保留。如此形成了不规则物。
提供对本发明的示例性实施方式的以上描述是为了说明和描述的目的。它的意图不在于穷举本发明所披露的精确形式或将本发明限制于所披露的精确形式。显然，许多改进和变化对于本领域技术人员是显而易见的。选择并描述这些示例性实施方式是为了能够最大限度地解释本发明的原理及其实际用途，由此使得本领域的其他技术人员能够理解适用于所期望的特定用途的本发明的各种实施方式和各种改进方案。本发明的范围由下述权利要求及其等同物所限定。

Claims (8)

1.一种制造面发光型半导体激光元件的方法，所述方法包括：
第一工序：在衬底上形成半导体层，所述半导体层包括第一导电类型的第一半导体多层反射镜、所述第一半导体多层反射镜上的粗糙表面形成层、所述粗糙表面形成层上的有源区、所述有源区上的第二导电类型的第二半导体多层反射镜、以及与所述有源区相邻的电流限制层；
第二工序：蚀刻所述半导体层直至所述粗糙表面形成层被暴露出，从而形成所述半导体层的平台结构；
第三工序：对包括所述电流限制层和暴露于所述平台结构的周围的所述粗糙表面形成层的区域进行氧化；
第四工序：对包括氧化的所述粗糙表面形成层的区域进行酸处理，从而形成粗糙表面区；和
第五工序：在包括所述粗糙表面区的区域上形成绝缘膜。
2.如权利要求1所述的制造面发光型半导体激光元件的方法，
其中，在第一工序中形成所述粗糙表面形成层时，形成了膜厚为110nm至500nm的AlxGa1-xAs(0<x<1)层。
3.如权利要求2所述的制造面发光型半导体激光元件的方法，
其中，所述AlxGa1-xAs(0<x<1)层的x值是足以在第三工序中使所述粗糙表面形成层氧化至从表面起大于或等于110nm的深度的值。
4.如权利要求2或3所述的制造面发光型半导体激光元件的方法，
其中，所述AlxGa1-xAs(0<x<1)层的x值大于或等于0.9。
5.如权利要求2或3所述的制造面发光型半导体激光元件的方法，
其中，在第一工序中形成所述电流限制层时，形成了AlyGa1-yAs(0<y≤1,y>x)层。
6.如权利要求1至3中任一项所述的制造面发光型半导体激光元件的方法，
其中，在第一工序中，所述半导体层还包括直接位于所述粗糙表面形成层下方的氧化终止层，所述氧化终止层终止所述粗糙表面形成层在第三工序中的氧化。
7.如权利要求6所述的制造面发光型半导体激光元件的方法，
其中，当λ表示所述面发光型半导体激光元件的介质中的振荡波长时，
在第一工序中形成所述第一半导体多层反射镜和所述第二半导体多层反射镜时，交替层压折射率互不相同且膜厚为λ/4的两个层，并且
在形成所述粗糙表面形成层和所述氧化终止层时，将每个层都形成为使得各自的膜厚或总的膜厚是λ/4的整数倍。
8.如权利要求1至3中任一项所述的制造面发光型半导体激光元件的方法，
其中，在第四工序中，除去在第三工序中形成的所述平台结构的侧面中的氧化区。
CN201610769421.XA 2015-09-09 2016-08-30 面发光型半导体激光元件的制造方法 Active CN106532432B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015177188A JP6004063B1 (ja) 2015-09-09 2015-09-09 面発光型半導体レーザ素子の製造方法
JP2015-177188 2015-09-09

Publications (2)

Publication Number Publication Date
CN106532432A CN106532432A (zh) 2017-03-22
CN106532432B true CN106532432B (zh) 2019-07-19

Family

ID=57048654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610769421.XA Active CN106532432B (zh) 2015-09-09 2016-08-30 面发光型半导体激光元件的制造方法

Country Status (3)

Country Link
US (1) US9762030B2 (zh)
JP (1) JP6004063B1 (zh)
CN (1) CN106532432B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6700027B2 (ja) * 2015-11-20 2020-05-27 スタンレー電気株式会社 垂直共振器型発光素子
JP2019079979A (ja) * 2017-10-26 2019-05-23 豊田合成株式会社 半導体発光素子とその製造方法
CN111490454B (zh) * 2019-01-29 2021-01-22 潍坊华光光电子有限公司 一种具有深沟槽的脊型GaAs基激光器的P面金属制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935437A (ja) * 1982-08-24 1984-02-27 Nec Corp 半導体装置
JP2007173513A (ja) * 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
JP2010182973A (ja) * 2009-02-06 2010-08-19 Sony Corp 半導体素子
US8031755B2 (en) * 2009-02-13 2011-10-04 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser and method for fabricating the same
CN104348084A (zh) * 2013-08-09 2015-02-11 索尼公司 发光元件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678769B2 (ja) * 1994-03-16 2005-08-03 ソニー株式会社 半導体装置の製造方法
JP2003168845A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体レーザ素子及びこれを用いた光モジュール、及び光システム
JP4115125B2 (ja) * 2001-12-13 2008-07-09 古河電気工業株式会社 面発光型半導体レーザ素子
JP4087152B2 (ja) * 2002-05-27 2008-05-21 古河電気工業株式会社 面発光半導体レーザ素子及びレーザアレイ
JP4876428B2 (ja) * 2004-05-14 2012-02-15 ソニー株式会社 半導体発光素子
JP4639107B2 (ja) * 2005-03-31 2011-02-23 富士通株式会社 半導体レーザ及びその製造方法
JP4935278B2 (ja) * 2006-09-28 2012-05-23 富士ゼロックス株式会社 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム
JP2009266919A (ja) * 2008-04-23 2009-11-12 Sony Corp 面発光型半導体レーザおよびその製造方法
JP2009277781A (ja) * 2008-05-13 2009-11-26 Ricoh Co Ltd 面発光型レーザーアレイ素子、光走査装置及び画像形成装置
JP4639249B2 (ja) * 2008-07-31 2011-02-23 キヤノン株式会社 面発光レーザの製造方法及び面発光レーザアレイの製造方法、面発光レーザ及び面発光レーザアレイ、面発光レーザアレイを備えている光学機器
JP5748949B2 (ja) * 2008-11-20 2015-07-15 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP2012019041A (ja) * 2010-07-07 2012-01-26 Furukawa Electric Co Ltd:The 面発光レーザ
JP2015076425A (ja) * 2013-10-07 2015-04-20 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置、情報処理装置および面発光型半導体レーザの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935437A (ja) * 1982-08-24 1984-02-27 Nec Corp 半導体装置
JP2007173513A (ja) * 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
JP2010182973A (ja) * 2009-02-06 2010-08-19 Sony Corp 半導体素子
US8031755B2 (en) * 2009-02-13 2011-10-04 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser and method for fabricating the same
CN104348084A (zh) * 2013-08-09 2015-02-11 索尼公司 发光元件及其制造方法

Also Published As

Publication number Publication date
US9762030B2 (en) 2017-09-12
JP2017054898A (ja) 2017-03-16
US20170070033A1 (en) 2017-03-09
JP6004063B1 (ja) 2016-10-05
CN106532432A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN107078190B (zh) 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11095096B2 (en) Method for a GaN vertical microcavity surface emitting laser (VCSEL)
US6678307B2 (en) Semiconductor surface light-emitting device
US8497141B2 (en) Semiconductor device and method of manufacturing it
JP2009529243A (ja) 赤色発光レーザ
JP6539980B2 (ja) 面発光型半導体レーザ素子および面発光型半導体レーザ素子の製造方法
CN106532432B (zh) 面发光型半导体激光元件的制造方法
US8995490B2 (en) Edge-emitting semiconductor laser diode and method for producing the same
CN106505409A (zh) 制造光学半导体元件的方法
US10847950B2 (en) Vertical cavity surface emitting laser, method for fabricating vertical cavity surface emitting laser
TW202228346A (zh) 垂直共振腔面射雷射元件及其製造方法
JP5067158B2 (ja) 電極構造、半導体素子、およびそれらの製造方法
US20010050935A1 (en) Surface emitting semiconductor laser device
US6737290B2 (en) Surface-emitting semiconductor laser device and method for fabricating the same, and surface-emitting semiconductor laser array employing the laser device
CN112152073A (zh) 面发射激光器
US20180026111A1 (en) Low-resistive, cmos-compatible, au-free ohmic contact to n-inp
US8183649B2 (en) Buried aperture nitride light-emitting device
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
Dang et al. Fabrication and characteristics of high-speed implant-confined index-guided lateral-current 850-nm vertical cavity surface-emitting lasers
TW200425605A (en) Plane emission type semiconductor laser device and method of manufacturing the same
CN112290376A (zh) 表面发射激光器及其制造方法
JP2006190762A (ja) 半導体レーザ
JP2005085836A (ja) 面発光半導体レーザ素子及びその製造方法
US20230060877A1 (en) Semiconductor optical device and method of manufacturing the same
JP3440977B2 (ja) 面発光半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder