JP6000314B2 - チップ電子部品及びその製造方法 - Google Patents

Description

本発明は、チップ電子部品及びその製造方法に関する。

チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタと共に電子回路をなしてノイズ（ｎｏｉｓｅ）を除去する代表的な受動素子である。

薄膜型インダクタは、メッキでコイル導体パターン部を形成した後、磁性体粉末及び樹脂を混合して形成した磁性体シートを積層、圧着及び硬化して製造される。

この際、コイル導体パターン部と磁性体材料との接触を防止するためにコイル導体パターン部の表面に絶縁膜を形成する。

日本特開２００５−２１００１０号公報 日本特開２００８−１６６４５５号公報

本発明の目的は、従来の絶縁膜よりも薄膜であり且つ磁性体材料との接触を効果的に防止することができる絶縁膜が形成されたチップ電子部品及びその製造方法を提供することである。

本発明の一実施形態によれば、コイル導体パターン部の表面に上記コイル導体パターン部を形成する少なくとも一つの金属の酸化物からなる酸化絶縁膜が形成され、コイル導体パターン部の表面形状に沿って上記酸化絶縁膜をコーティングして、上記酸化絶縁膜を被覆する高分子絶縁膜が形成され、上記コイル導体パターン部の隣接したパターン間の少なくとも一部の領域に磁性体が充填されたチップ電子部品が提供される。

本発明の一実施形態によるチップ電子部品及びその製造方法によれば、従来の絶縁膜よりも薄膜の絶縁膜が形成され、且つコイル導体パターン部の露出を防止することで磁性体材料とコイル導体パターン部が直接接触しないため、高周波における波形不良を防止することができる。

本発明の一実施形態によるチップ電子部品のコイル導体パターン部を示す概略斜視図である。 図１のＩ‐Ｉ'線に沿う断面図である。 図２のＡ部分の一実施形態を拡大して示す概略図である。 本発明の一実施形態によるチップ電子部品のＬＴ方向の断面図である。 図４のＢ部分の一実施形態を拡大して示す概略図である。 図５のＣ部分の一実施形態を拡大して示す概略図である。 図２のＡ部分の他の実施形態を拡大して示す概略図である。 図４のＢ部分の他の実施形態を拡大して示す概略図である。 本発明の一実施形態によるチップ電子部品の絶縁膜が形成されたコイル導体パターン部の一部を拡大して観察した走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。 本発明の一実施形態によるチップ電子部品の製造工程を示す工程図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

［チップ電子部品］
以下、本発明の一実施形態によるチップ電子部品を説明するにあたり、特に、薄膜型インダクタを例に挙げて説明するが、これに限定されない。

図１は本発明の一実施形態によるチップ電子部品のコイル導体パターン部を示す概略斜視図であり、図２は図１のＩ‐Ｉ'線に沿う断面図である。

図１及び図２を参照すると、チップ電子部品の一例として電源供給回路の電源ラインに用いられる薄膜型インダクタ１００が示されている。

本発明の一実施形態による薄膜型インダクタ１００は、磁性体本体５０と、上記磁性体本体５０の内部に埋め込まれたコイル導体パターン部４２、４４と、上記磁性体本体５０の外側に形成されて上記コイル導体パターン部４２、４４と連結される外部電極８０と、を含む。

上記磁性体本体５０は、薄膜型インダクタ１００の外観をなし、磁気特性を示す材料であれば特に制限されず、例えば、フェライト又は金属系軟磁性材料が充填されて形成されることができる。

上記フェライトとして、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライト又はＬｉ系フェライト等の公知のフェライトを含むことができる。

上記金属系軟磁性材料として、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択されたいずれか一つ以上を含む合金、例えば、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属粒子を含むことができるが、これに限定されない。

上記金属系軟磁性材料は、粒径が０．１μｍ〜３０μｍであり、エポキシ（ｅｐｏｘｙ）樹脂又はポリイミド（ｐｏｌｙｉｍｉｄｅ）等の高分子上に分散された形で含まれることができる。

上記磁性体本体５０は、六面体状であればよい。本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に表示されているＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向である。

上記磁性体本体５０の内部に形成される絶縁基板２３は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板又は金属系軟磁性基板等で形成されることができる。

上記絶縁基板２３の中央部は貫通されてホールを形成し、上記ホールはフェライト又は金属系軟磁性材料等の磁性体で充填されてコア部５５を形成することができる。このように磁性体で充填されるコア部５５を形成することによりインダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌ）を向上させることができる。

上記絶縁基板２３の一面にコイル状のパターンを有するコイル導体パターン部４２が形成され、上記絶縁基板２３の反対面にもコイル状のパターンを有するコイル導体パターン部４４が形成される。

上記コイル導体パターン部４２、４４は、らせん（ｓｐｉｒａｌ）状にコイルパターンが形成されることができる。上記絶縁基板２３の一面と反対面に形成されるコイル導体パターン部４２、４４は、上記絶縁基板２３に形成されるビア電極４６を介して電気的に接続される。

上記コイル導体パターン部４２、４４及びビア電極４６は、電気伝導性に優れた金属を含んで形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）又はこれらの合金等で形成されることができる。

図３は、図２のＡ部分の一実施形態を拡大して示す概略図である。

図３を参照すると、上記コイル導体パターン部４２、４４の表面には酸化絶縁膜３１が形成される。

従来は、一般にコイル導体パターン部の表面に高分子物質をコーティングして絶縁膜を形成させた。しかしながら、このように形成された従来の絶縁膜は、厚さを減少させるのに限界があり、厚さを減少させて薄膜で形成する場合はコイル導体パターン部が部分的に露出するという問題を有する。コイル導体パターン部が露出すると、漏れ電流が発生するため、１ＭＨｚではインダクタンス（Ｉｎｄｕｃｔａｎｃｅ）が正常であるが、高周波使用条件下ではインダクタンス（Ｉｎｄｕｃｔａｎｃｅ）が急激に低くなって波形不良が発生する。

よって、本発明の一実施形態によれば、コイル導体パターン部４２、４４の表面に金属酸化物からなる酸化絶縁膜３１を形成することにより、絶縁膜が形成されない部分なしに均一に薄膜の絶縁膜を形成させた。

上記酸化絶縁膜３１は、コイル導体パターン部４２、４４に含まれる少なくとも一つの金属の酸化物で形成されることができる。コイル導体パターン部４２、４４を高温又は高湿の環境下で酸化させるか又は化学的エッチング（ｅｔｃｈｉｎｇ）により酸化させて酸化絶縁膜３１を形成することができる。

上記酸化絶縁膜３１の表面粗度（Ｒａ）は０．６μｍ〜０．８μｍであればよい。

化学的エッチング（ｅｔｃｈｉｎｇ）等で酸化絶縁膜３１を形成すると、表面粗度（Ｒａ）が０．６μｍ〜０．８μｍと大きくなり、表面粗度（Ｒａ）の向上による表面積の上昇効果により、酸化絶縁膜３１上に形成される第２の絶縁膜との界面接着力が向上するため、信頼性を確保することができる。

上記酸化絶縁膜３１は、針状構造又はつる構造等の多様な形状を示すことができる。

上記酸化絶縁膜３１は、０．５μｍ〜２．５μｍの厚さで形成されることができる。

酸化絶縁膜３１の厚さが０．５μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、２．５μｍを超える場合は、容量特性が低下する可能性がある。

図４は本発明の一実施形態によるチップ電子部品のＬＴ方向の断面図であり、図５は図４のＢ部分の一実施形態を拡大して示す概略図である。

図４及び図５を参照すると、上記酸化絶縁膜３１が形成されたコイル導体パターン部４２、４４の隣接したパターン間の領域に磁性体が充填される。

上記酸化絶縁膜３１の表面はコイル導体パターン部４２、４４の表面の形状に沿って薄く形成されるため、隣接したパターン間の領域に空間が形成されることができる。上記空間に磁性体が充填されることにより、磁性体が占める体積が増加し、磁性体の体積が増加する分だけインダクタンスが向上する効果が得られる。

図６は、図５のＣ部分の一実施形態を拡大して示す概略図である。

図６を参照すると、上記コイル導体パターン部４２、４４の上部表面に形成された酸化絶縁膜３１'の平均厚さは、コイル導体パターン部４２、４４の側部表面に形成された酸化絶縁膜３１''の平均厚さより厚い。

コイル導体パターン部４２、４４の上部表面とは、コイルの幅ｗから伸びる仮想線Ａ、Ｂを境にコイルの上部の表面を意味し、コイル導体パターン部４２、４４の側部表面とは、コイルの幅ｗから伸びる仮想線Ａ、Ｂを境にコイルの側面の表面を意味する。

コイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'は磁性体シート圧着等の工程で外力に相対的に弱いため、コイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''より厚く形成することにより絶縁特性を満たすことができる。

また、絶縁膜の厚さが厚くなることによりコイルの面積が小さくなり、直流抵抗（Ｒｄｃ）が増加することを防止するために外力に相対的に弱くないコイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''をコイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'より薄く形成することができる。

即ち、コイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'の平均厚さをコイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''の平均厚さより厚く形成することにより、優れた絶縁特性を具現し且つ直流抵抗（Ｒｄｃ）を減少させることができる。

上記コイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'の厚さは１．８μｍ〜２．５μｍであればよい。

上部表面酸化絶縁膜３１'の厚さが１．８μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、２．５μｍを超える場合は、容量特性が低下する可能性がある。

上記コイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''の厚さは０．８μｍ〜１．８μｍであればよい。

側部表面酸化絶縁膜３１''の厚さが０．８μｍ未満の場合は、漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、１．８μｍを超える場合は、コイルの面積が減少して直流抵抗（Ｒｄｃ）が増加する可能性がある。

また、上記コイル導体パターン部４２、４４の上部表面に形成された酸化絶縁膜３１'の表面粗度（Ｒａ）は、コイル導体パターン部４２、４４の側部表面に形成された酸化絶縁膜３１''の表面粗度（Ｒａ）より大きくてもよい。

図７は図２のＡ部分の他の実施形態を拡大して示す概略図であり、図８は図４のＢ部分の他の実施形態を拡大して示す概略図である。

図７を参照すると、上記酸化絶縁膜３１上には、酸化絶縁膜３１を被覆する高分子絶縁膜３２が形成される。

上記高分子絶縁膜３２は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光、現像による工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程等の公知の方法で形成されることができる。

上記高分子絶縁膜３２は、酸化絶縁膜３１上に薄膜の絶縁膜を形成できるものであれば特に制限されず、例えば、エポキシ（ｅｐｏｘｙ）系樹脂、ポリイミド（ｐｏｌｙｉｍｉｄ）樹脂、フェノキシ（ｐｈｅｎｏｘｙ）樹脂、ポリスルホン（ｐｏｌｙｓｕｌｆｏｎｅ）樹脂又はポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）樹脂等を含んで形成されることができる。

上記高分子絶縁膜３２は、１μｍ〜３μｍの厚さで形成されることができる。

高分子絶縁膜３２の厚さが１μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良又はコイル間のショート不良が発生する可能性があり、３μｍを超える場合は、容量特性が低下する可能性がある。

上記酸化絶縁膜３１及び高分子絶縁膜３２の平均厚さ比は１：１．２〜１：３であればよい。

上記厚さ比を満たす酸化絶縁膜３１と高分子絶縁膜３２の二重絶縁膜構造を形成することで漏れ電流の発生を防止し、波形不良及びショート不良を減少させ且つ薄膜の絶縁膜を形成することで優れた容量特性も確保することができる。

図８を参照すると、高分子絶縁膜３２の表面は、上記コイル導体パターン部４２、４４の表面の形状に沿って形成される。

コイル導体パターン部４２、４４の表面の形状に沿って形成されるとは、図８に示されているように高分子絶縁膜３２の表面の形状がコイル導体パターン部４２、４４の表面の形状に沿って薄くコーティングされるように形成されることをいう。

高分子絶縁膜３２の表面がコイル導体パターン部４２、４４の表面の形状に沿って薄く形成されると、コイル間の領域に空間が形成される。上記空間に磁性体が充填されることにより、磁性体が占める体積が増加し、磁性体の体積が増加する分だけインダクタンスが向上する効果が得られる。

図９は本発明の一実施形態によるチップ電子部品の絶縁膜が形成されたコイル導体パターン部を拡大して観察した走査電子顕微鏡（ＳＥＭ）写真である。

図９を参照すると、コイル導体パターン部４２の表面にはコイル導体パターン部４２の表面を酸化させて形成された第１の絶縁膜である酸化絶縁膜３１が形成され、酸化絶縁膜３１上には第２の絶縁膜である高分子絶縁膜３２が形成されたことが確認できる。

このような二重構造の絶縁膜を形成することにより、薄膜の絶縁膜を形成し且つ外部磁性体５０'との接触を防止し、波形不良及びショート不良を減少させることができる。

絶縁基板２３の一面に形成されるコイル導体パターン部４２の一端部は磁性体本体５０の長さ方向の一端面に露出し、絶縁基板２３の反対面に形成されるコイル導体パターン部４４の一端部は磁性体本体５０の長さ方向の他端面に露出することができる。

上記磁性体本体５０の長さ方向の両端面に露出する上記コイル導体パターン部４２、４４と接続するよう、長さ方向の両端面には外部電極８０が形成されることができる。

上記外部電極８０は、電気伝導性に優れた金属を含んで形成され、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）又は銀（Ａｇ）等の単独又はこれらの合金等で形成されることができる。

［チップ電子部品の製造方法］
図１０は、本発明の一実施形態によるチップ電子部品の製造工程を示す工程図である。

図１０を参照すると、まず、絶縁基板２３にコイル導体パターン部４２、４４を形成する。

上記絶縁基板２３は、特に制限されず、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板等であり、厚さが４０〜１００μｍであればよい。

上記コイル導体パターン部４２、４４の形成方法としては、例えば、電気メッキ法が挙げられるが、これに限定されない。

コイル導体パターン部４２、４４は、電気伝導性に優れた金属、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）又はこれらの合金等を含んで形成されることができる。

上記絶縁基板２３の一部にホールを形成し、伝導性物質を充填してビア電極４６を形成し、上記ビア電極４６を介して絶縁基板２３の一面と反対面に形成されるコイル導体パターン部４２、４４を電気的に接続させることができる。

上記絶縁基板２３の中央部にドリル、レーザー、サンドブラスト、パンチング加工等を施して絶縁基板２３を貫通するホールを形成することができる。

次に、上記コイル導体パターン部４２、４４の表面に酸化絶縁膜３１を形成する。

上記酸化絶縁膜３１は、コイル導体パターン部４２、４４に含まれる少なくとも一つの金属を酸化させて形成されることができる。

コイル導体パターン部４２、４４の表面を酸化させて酸化絶縁膜３１を形成する方法としては、特に制限されず、例えば、コイル導体パターン部４２、４４を高温又は高湿の環境下で酸化させるか又は化学的エッチング（ｅｔｃｈｉｎｇ）により酸化させて酸化絶縁膜３１を形成する方法を用いることができる。

化学的エッチング（ｅｔｃｈｉｎｇ）によって酸化絶縁膜３１を形成する場合は、酸化絶縁膜３１の表面粗度値（Ｒａ）が向上する。

酸化絶縁膜３１の表面粗度（Ｒａ）は０．６μｍ〜０．８μｍであればよい。

化学的エッチング（ｅｔｃｈｉｎｇ）等で酸化絶縁膜３１を形成すると、表面粗度（Ｒａ）が０．６μｍ〜０．８μｍと大きくなり、表面粗度（Ｒａ）の向上による表面積の上昇効果により、酸化絶縁膜３１上に形成される第２の絶縁膜との界面接着力が向上するため、信頼性を確保することができる。

上記酸化絶縁膜３１は、針状構造又はつる構造等の多様な形状を示すことができる。

高温の環境下で酸化させて酸化絶縁膜３１を形成する場合は、コイル導体パターン部４２、４４のコイル間の優れた洗浄効果を示すことができる。

上記酸化絶縁膜３１は、０．５μｍ〜２μｍの厚さで形成されることができる。

酸化絶縁膜３１の厚さが０．５μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、２μｍを超える場合は、容量特性が低下する可能性がある。

酸化絶縁膜３１の形成時、酸化層形成溶液の濃度、酸化温度、時間等を調節して、酸化絶縁膜３１の厚さを調節することができる。

上記コイル導体パターン部４２、４４の上部表面に形成された酸化絶縁膜３１'の平均厚さは、コイル導体パターン部４２、４４の側部表面に形成された酸化絶縁膜３１''の平均厚さより厚くてもよい。

コイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'の平均厚さをコイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''の平均厚さより厚くすることにより、優れた絶縁特性を具現し且つ直流抵抗（Ｒｄｃ）を減少させることができる。

上記コイル導体パターン部４２、４４の上部表面に形成される酸化絶縁膜３１'の厚さは１．８μｍ〜２．５μｍであればよい。

上部表面酸化絶縁膜３１'の厚さが１．８μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、２．５μｍを超える場合は、容量特性が低下する可能性がある。

上記コイル導体パターン部４２、４４の側部表面に形成される酸化絶縁膜３１''の厚さは０．８μｍ〜１．８μｍであればよい。

側部表面酸化絶縁膜３１''の厚さが０．８μｍ未満の場合は、漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良が発生する可能性があり、１．８μｍを超える場合は、コイルの面積が減少して直流抵抗（Ｒｄｃ）が増加する可能性がある。

次に、上記酸化絶縁膜３１を被覆する高分子絶縁膜３２を形成する。

上記高分子絶縁膜３２は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光、現像による工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程等の公知の方法で形成されることができる。

上記高分子絶縁膜３２は、酸化絶縁膜３１上に薄膜の絶縁膜を形成できるものであれば特に制限されず、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂、ポリイミド（ｐｏｌｙｉｍｉｄ）樹脂、フェノキシ（ｐｈｅｎｏｘｙ）樹脂、ポリスルホン（ｐｏｌｙｓｕｌｆｏｎｅ）樹脂又はポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）樹脂等を含んで形成されることができる。

上記高分子絶縁膜３２は、１μｍ〜３μｍの厚さで形成されることができる。

高分子絶縁膜３２の厚さが１μｍ未満の場合は、絶縁膜の損傷によって漏れ電流が発生し、高周波でインダクタンスが低くなる波形不良又はコイル間のショート不良が発生する可能性があり、３μｍを超える場合は、容量特性が低下する可能性がある。

上記高分子絶縁膜３２の表面は、上記コイル導体パターン部４２、４４の表面の形状に沿って形成されることができる。

上記高分子絶縁膜３２を形成する方法は、高分子絶縁膜３２の表面がコイル導体パターン部４２、４４の表面の形状に沿って薄膜で形成されることができる方法であれば特に制限されず、例えば、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｓｉｔｉｏｎ、ＣＶＤ）又は低粘度の高分子コーティング液を用いたディッピング（ｄｉｐｐｉｎｇ）法であればよい。

高分子絶縁膜３２の表面がコイル導体パターン部４２、４４の表面の形状に沿って薄く形成されると、コイル間の領域に空間が形成されることができる。上記空間に磁性体が充填されることにより、磁性体が占める体積が増加し、磁性体の体積が増加する分だけインダクタンスが向上する効果が得られる。

本発明の一実施形態により二重構造の絶縁膜を形成することにより、薄膜の絶縁膜を形成し且つ磁性体材料との接触を防止し、波形不良及びショート不良を減少させることができる。

次に、上記コイル導体パターン部４２、４４が形成された絶縁基板２３の上部及び下部に磁性体層を積層して磁性体本体５０を形成する。

磁性体層を絶縁基板２３の両面に積層し、ラミネート法や静水圧プレス法により圧着して磁性体本体５０を形成することができる。この際、上記ホールに磁性体を充填してコア部５５を形成することができる。

次に、上記磁性体本体５０の端面に露出するコイル導体パターン部４２、４４と接続する外部電極８０を形成する。

上記外部電極８０は、電気伝導性に優れた金属を含むペースト、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）又は銀（Ａｇ）等の単独又はこれらの合金等を含む伝導性ペーストを用いて形成されることができる。外部電極８０を形成する方法としては、外部電極８０の形状によってプリンティング及びディッピング（ｄｉｐｐｉｎｇ）法等を用いることができる。

その他、上述した本発明の一実施形態によるチップ電子部品の特徴と同じ部分については、その詳細な説明を省略する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 薄膜型インダクタ
３２ 高分子絶縁膜
５０ 磁性体本体
４２、４４ コイル導体パターン部
２３ 絶縁基板
４６ ビア電極
３１ 酸化絶縁膜
８０ 外部電極
３１' 上部表面酸化絶縁膜
３１'' 側部表面酸化絶縁膜

Claims (22)

1. コイル導体パターン部が埋め込まれた磁性体本体と、
   前記コイル導体パターン部の表面に形成された酸化絶縁膜と、
   前記コイル導体パターン部の表面形状に沿って前記酸化絶縁膜をコーティングして、前記酸化絶縁膜を被覆する高分子絶縁膜と、
   を含み、
   前記コイル導体パターン部の隣接したパターン間の少なくとも一部の領域に磁性体が充填される、チップ電子部品。
2. 前記酸化絶縁膜は、前記コイル導体パターン部を形成する少なくとも一つの金属の酸化物で形成される、請求項１に記載のチップ電子部品。
3. 前記酸化絶縁膜の表面粗度（Ｒａ）は０．６μｍ〜０．８μｍである、請求項１または２に記載のチップ電子部品。
4. 前記コイル導体パターン部の上部表面に形成された酸化絶縁膜の表面粗度（Ｒａ）は、前記コイル導体パターン部の側部表面に形成された酸化絶縁膜の表面粗度（Ｒａ）より大きい、請求項１から３の何れか１項に記載のチップ電子部品。
5. 前記酸化絶縁膜は、０．５μｍ〜２．５μｍの厚さで形成される、請求項１から４の何れか１項に記載のチップ電子部品。
6. 前記コイル導体パターン部の上部表面に形成された酸化絶縁膜の平均厚さは、前記コイル導体パターン部の側部表面に形成された酸化絶縁膜の平均厚さより厚い、請求項１から５の何れか１項に記載のチップ電子部品。
7. 前記コイル導体パターン部の上部表面に形成された酸化絶縁膜の厚さは１．８μｍ〜２．５μｍである、請求項１から６の何れか１項に記載のチップ電子部品。
8. 前記コイル導体パターン部の側部表面に形成された酸化絶縁膜の厚さは０．８μｍ〜２μｍである、請求項１から７の何れか１項に記載のチップ電子部品。
9. 前記高分子絶縁膜の表面は、前記コイル導体パターン部の表面の形状に沿って形成される、請求項１に記載のチップ電子部品。
10. 前記高分子絶縁膜は、１μｍ〜３μｍの厚さで形成される、請求項１に記載のチップ電子部品。
11. 前記酸化絶縁膜及び高分子絶縁膜の平均厚さ比は１：１．２〜１：３である、請求項１から１０の何れか１項に記載のチップ電子部品。
12. 絶縁基板を含む磁性体本体と、
    前記絶縁基板の少なくとも一面に形成されたコイル導体パターン部と、
    前記コイル導体パターン部の表面に形成された第１の絶縁膜と、
    前記コイル導体パターン部の表面形状に沿って前記第１の絶縁膜をコーティングして、前記第１の絶縁膜を被覆する第２の絶縁膜と、
    を含み、
    前記コイル導体パターン部の隣接したパターン間の少なくとも一部の領域に磁性体が充填される、チップ電子部品。
13. 前記第１の絶縁膜は、前記コイル導体パターン部に含まれた少なくとも一つの金属の酸化物で形成される、請求項１２に記載のチップ電子部品。
14. 前記第２の絶縁膜は高分子を含む、請求項１２または１３に記載のチップ電子部品。
15. 前記第１の絶縁膜の表面粗度（Ｒａ）は０．６μｍ〜０．８μｍである、請求項１２から１４の何れか１項に記載のチップ電子部品。
16. 前記コイル導体パターン部の上部表面に形成された酸化絶縁膜の表面粗度（Ｒａ）は、前記コイル導体パターン部の側部表面に形成された酸化絶縁膜の表面粗度（Ｒａ）より大きい、請求項１２から１５の何れか１項に記載のチップ電子部品。
17. 前記コイル導体パターン部の上部表面に形成された前記第１の絶縁膜の平均厚さは、前記コイル導体パターン部の側部表面に形成された前記第１の絶縁膜の平均厚さより厚い、請求項１２から１６の何れか１項に記載のチップ電子部品。
18. 絶縁基板の少なくとも一面にコイル導体パターン部を形成する段階と、
    前記コイル導体パターン部の表面に酸化絶縁膜を形成する段階と、
    前記コイル導体パターン部の表面形状に沿って前記酸化絶縁膜をコーティングして、前記酸化絶縁膜を被覆する高分子絶縁膜を形成する段階と、
    前記コイル導体パターン部が形成された絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成し、且つ、前記コイル導体パターン部の隣接したパターン間の少なくとも一部の領域に磁性体を充填する、段階と、
    を含む、チップ電子部品の製造方法。
19. 前記酸化絶縁膜は、前記コイル導体パターン部の表面を酸化して形成される、請求項１８に記載のチップ電子部品の製造方法。
20. 前記酸化絶縁膜は、表面粗度（Ｒａ）が０．６μｍ〜０．８μｍを満たすように形成される、請求項１８または１９に記載のチップ電子部品の製造方法。
21. 前記コイル導体パターン部の上部表面には、前記コイル導体パターン部の側部表面に比べて酸化絶縁膜を厚く形成する、請求項１８から２０の何れか１項に記載のチップ電子部品の製造方法。
22. 前記酸化絶縁膜は、コイルを高温又は高湿の環境に露出させるか又は化学的エッチング（ｅｔｃｈｉｎｇ）により酸化して形成される、請求項１８に記載のチップ電子部品の製造方法。