JP4857530B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP4857530B2 JP4857530B2 JP2004200424A JP2004200424A JP4857530B2 JP 4857530 B2 JP4857530 B2 JP 4857530B2 JP 2004200424 A JP2004200424 A JP 2004200424A JP 2004200424 A JP2004200424 A JP 2004200424A JP 4857530 B2 JP4857530 B2 JP 4857530B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sintered body
- electronic component
- magnetic
- magnetic powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
例えば、特許文献1では電子部品としての積層型トランスを開示している。すなわち、図14に示すように、基板100の上に磁性体ペーストによって形成した第1の磁性体層101を積層する。そして、第1の磁性体層101の上に、コイルを構成する第1の導電体層102と共に絶縁層103を積層する。しかる後、絶縁層103の上に、別のコイルを構成する第2の導電体層104と共に磁性体ペーストで形成した第2の磁性体層105を積層することで、積層型トランスを形成している。
このように、1対のコイルを構成する第1及び第2の導電体層102,104を、基板100上の第1の磁性体層101と第2の磁性体層105とで挟んで、コイルの磁気特性の向上を図っている。
すなわち、磁性体ペーストを基板100上に必要厚さまで一度に塗布して焼結することにより、第1の磁性体層101を形成するので、この第1の磁性体層101の表面が粗くなり、大きな凹凸が第1の磁性体層101の表面に多発する。このため、この第1の磁性体層101上に形成した第1の導電体層102を現像すると、第1の導電体層102が第1の磁性体層101から剥がれ、第1の磁性体層101の高密度化・厚膜化が困難となる。このように、従来の電子部品では、基板100上の第1の磁性体層101の表面粗さが大きいため、電子部品の小型化・高性能化の障害となっていた。
これに対して、特許文献2に開示の技術の如く、第1の磁性体層101の表面を研磨して凹凸を無くす方法も考えられるが、第1の磁性体層101に発生した大きな凹凸を平坦に研磨するには、長時間の研磨作業が必要となる。
このような問題は、特許文献3及び特許文献4に開示された技術についても生じ、解決技術の登場が期待されていた。
かかる構成により、磁性層の厚さよりも薄い複数の焼結体層を積層して、所望厚さの磁性層を形成した構造になっているので、1の焼結体層で所望厚さの磁性層を形成した場合の表面粗さ比べて、最上位の焼結体層の表面粗さ即ち磁性層の表面粗さは小さい。
また、最上位の焼結体層におけるガラス成分の磁粉に対する割合が、下位の焼結体層におけるガラス成分の磁粉に対する割合よりも大きいので、最上位の焼結体層の表面粗さが下位の焼結体層の表面粗さよりも小さくなっている。
かかる構成により、最上位の焼結体層の表面が平坦に研磨されているので、最上位の焼結体層の表面粗さが極めて小さくなっている。
かかる構成によれば、第1の工程において、所望厚さの磁性層が基板上に形成され、第2の工程において、第1の工程で形成された磁性層上に、電極パターンと絶縁層とが交互に積層されて、絶縁層に被覆された内部電極が形成される。また、この第1の工程では、磁粉入りガラスペーストが基板上に塗布された後、このペーストを焼結して焼結体層を形成する過程が、複数回繰り返される。これにより、複数の焼結体層が基板上に積層されて、所望厚さの磁性層が形成される。ところで、磁粉入りガラスペーストを所望厚まで一度の塗布して焼結した場合には、塗布時の表面粗さが焼結時の収縮によって強調され、大きな凹凸が磁性層の表面に現れる。これに対して、この発明のように、薄いペーストを塗布して焼結した場合には、塗布時の表面粗さが焼結時の収縮によって殆ど強調されず、その表面はほぼ平坦である。したがって、磁性層を、このような平坦な薄い焼結体層を複数積層して形成することにより、磁性層の表面もほぼ平坦になる。
また、最上位に塗布するペーストにおけるガラス成分の磁粉に対する割合を、下位に塗布するペーストにおけるガラス成分の磁粉に対する割合よりも大きくしたので、最上位ペーストの塗布時に生じる表面粗さを小さくすることができる。
かかる構成により、最上位の焼結体層の表面を平坦に研磨するので、最上位の焼結体層の表面粗さを極めて小さくすることができる。
また、請求項5〜請求項8の発明に係る電子部品製造方法によれば、第1の工程において、磁粉入りの薄いガラスペーストの塗布及び焼成を複数回繰り返して、所望厚さの磁性層を形成するので、磁性層の表面粗さが小さく、表面はほぼ平坦になる。この結果、第2の工程において、高解像度の電極パターンを磁性層表面上に形成することができるので、高密度で小型の高性能な電子部品を製造することができる。
図1は、この発明の第1実施例に係る電子部品製造方法で製造されるチップコイルを示す一部分解斜視図であり、図2は、チップコイルの外観図であり、図3は、図2の矢視A−A断面図であり、図4は、チップコイルの層構造を示す概略分解斜視図である。
図1及び図2に示すように、チップコイル1は、積層体2と、積層体2の両側に取り付けられた外部電極3,4とを備えてなる。
具体的には、図3及び図4に示すように、基板5上に磁性層6が形成されている。基板5は、アルミナ基板であり、略同厚の3枚の焼結体層61〜63をこの基板5の上に積層して、所望厚さTの磁性層6を構成している。
焼結体層61は、磁粉入りガラスペーストを基板5上に塗布して焼結したもので、焼結体層62,63は、磁粉入りガラスペーストを下層の焼結体層上に塗布し焼結して形成した層である。この実施例では、焼結体層61〜63の磁粉として、粒径が1μm以上5μm以下のフェライト粒を用いた。
具体的には、電極パターン71が、磁性層6の表面に形成され、その端部71aは外部電極3側に延出し外部電極3に接続している。そして、絶縁層8がこの電極パターン71を覆っている。この絶縁層8は、ガラスを素材とする層体であり、電極パターン71を覆うように磁性層6上に積層している。そして、絶縁層8は、電極パターン71の端部71bに対応する部位にビアホール8aを有している。
電極パターン72は、この絶縁層8上に形成されており、その端部72aがビアホール8aを介して電極パターン71の端部71bに接続されている。そして、絶縁層9がこの電極パターン72を覆っている。この絶縁層9も、ガラスを素材とする層体であり、電極パターン72を覆うように絶縁層8上に積層している。そして、電極パターン72の端部72bに対応する部位にビアホール9aを有している。
電極パターン73は、この絶縁層9上に形成されており、その端部73aが、ビアホール9aを介して電極パターン72の端部72bに接続されている。また、この電極パターン73の他方端部は、外部電極4側に延出しており、その端面73bが外部電極4に接続している。
チップコイル1の製造方法は、所望厚さTの磁性層6を基板5上に形成する第1の工程と、内部電極としてのコイル7を形成する第2の工程とでなる。
図5は、製造方法の第1の工程を示す工程図であり、図6は、所望厚さの磁性層を1回のペースト塗布及び焼結で形成した場合の表面粗さを示す概略断面図であり、図7は、所望厚さの磁性層を3回のペースト塗布及び焼結で形成した場合の表面粗さを示す概略断面図である。
そして、図5(d)に示すように、磁粉入りガラスペースト62′を、スキージ200を用いて焼結体層61上にスクリーン印刷した後、図5(e)に示すように、乾燥した磁粉入りガラスペースト62′を焼結して、二層目の焼結体層62を形成する。以後同様にして、図5(f)に示すように、磁性層6の最上層となる焼結体層63を焼結体層62上に形成することにより、所望厚さTの磁性層6の形成が終了する。
ところで、この最上位の焼結体層63において、そのガラス成分の磁粉に対する比が低過ぎると、この焼結体層63の表面粗さが大きくなり、所期の目的を十分に達成することができず、逆に、ガラス成分の磁粉に対する比が高過ぎると、チップコイル1のインダクタ特性が低下してしまう。したがって、最上位の焼結体層63においては、そのガラス成分と磁粉との比が、9:1〜7:3の範囲内に設定することが望ましい。そこで、この実施例では、「ガラス成分:磁粉」の比を「8:2」に設定した。
発明者等は、所望厚さTを35μmに設定して、上記従来法によって形成した磁性層6の表面粗さとこの実施例の方法によって形成した磁性層6の表面粗さを測定したところ、従来法による表面粗さが0.67μmであるのに対して、この実施例による表面粗さは0.18μmであった。
第2の工程は、第1の工程で形成された磁性層6上に、電極パターン71〜73と絶縁層8,9と磁性層10とを交互に積層することにより、絶縁層8,9及び磁性層10に被覆されたコイル7を形成する工程である。
図8は、第2の工程において最下位の電極パターンを形成する過程を示す工程図であり、図9は、電極パターン71を表面粗さの大きな磁性層6上に形成する場合の状態を示す概略断面図であり、図10は、電極パターン71を表面粗さの小さな磁性層6上に形成する場合の状態を示す概略断面図である。
具体的には、図8(b)に示すように、ネガ型感光性導体ペースト71′の上にマスク202を配し、このマスク202を介して紫外線203をネガ型感光性導体ペースト71′上に照射する。そして、現像後、焼成することで、図8(c)に示すように、電極パターン71を基板5上に形成する。
しかし、この実施例では、図10(a)に示すように、第1の工程で得た磁性層6の表面粗さが小さく、表面の凹凸a,bも小さい。したがって、このような磁性層6上のネガ型感光性導体ペースト71′を現像すると、非光硬化部が残渣を残すことなく短時間で溶解され、かかる溶解状態において、図10(b)に示すように、サイドエッチが少ない所望線幅の光硬化部分71即ち電極パターン71が磁性層6上に形成されることとなる。
図11は、第2の工程の後過程を示す工程図である。
図11(a)に示すように、ネガ型のガラスの感光性絶縁ペースト8′を電極パターン71を覆うように磁性層6上にスクリーン印刷する。しかる後、図11(b)に示すように、マスク204を感光性絶縁ペースト8′の上に配し、このマスク204を介して紫外線203を感光性絶縁ペースト8′上に照射する。そして、現像後、焼成することで、図11(c)に示すように、電極パターン71の端部71bを覗くビアホール8aを有した絶縁層8が電極パターン71上に形成される。
次いで、図11(d)に示すように、銀のネガ型感光性導体ペースト72′を絶縁層8上にスクリーン印刷し、図11(e)に示すように、マスク202を介して紫外線203を感光性導体ペースト72′上に照射する。そして、現像後、焼成することで、図11(f)に示すように、端部72がビアホール8aを介して電極パターン71の端部71bと接続した電極パターン72が、絶縁層8上に形成される。
その後も、かかるフォトリソグラフィ加工を繰り返すことにより、図11(g)に示すように、電極パターン72の上に、絶縁層9、電極パターン73、磁性層10が積層され、電極パターン71〜73で構成されたコイル7が絶縁層8,9と磁性層10内に形成される。
図12は、一定厚みの電極パターンにおいて、各種の線幅/線間隔に対する剥離状態を、従来法と実施例との比較において表した表図であり、図13は、一定線幅/線間隔の電極パターンにおいて、各種の厚みにおける剥離状態を、従来法と実施例との比較において表した表図である。
まず、従来法では、一度に所望厚さの磁粉入りガラスペーストを基板に塗布し、焼結して、磁性層を形成した。また、この実施例(実施例1)の方法では、薄い磁粉入りガラスペーストの塗布及び焼成の過程を繰り返すことにより、3層の焼結体層を積層して、所望厚さの磁性層を形成した。
そして、従来法による磁性層とこの実施例の方法による磁性層のそれぞれについて、ネガ型感光性導体ペーストを厚み15μmになるよう印刷して乾燥した。次に、電極パターンとなる光硬化部の線幅/線間隔が、図12に示すように、40/15(μm/μm),30/15(μm/μm),20/15(μm/μm),15/15(μm/μm),10/15(μm/μm)なるようにフォトマスクを用いて露光後、スプレー現像した。そして、ネガ型感光性導体ペーストの非光硬化部の残渣が無くなる前に、光硬化部即ち電極パターンの剥離が生じたか否かを調べた。図12において、「○」は、剥離が生じなかったことを示し、「×」は、非光硬化部の残渣が無くなる前に、剥離が生じたことを示す。
かかる比較実験の結果、図12に示すように、従来法では、線幅/線間隔が、40/15(μm/μm)までの解像度しかなく、30/15(μm/μm)以下の電極パターンではすべて剥離が発生した。これに対し、この実施例の方法では、線幅/線間隔が40/15〜20/15(μm/μm)までの解像度があり、高解像な電極パターンを形成することができた。
かかる比較実験の結果、図13に示すように、従来法では、厚みが、5(μm)までの解像度しかなく、10(μm)以上の電極パターンではすべて剥離が発生した。これに対し、この実施例の方法では、厚みが15(μm)までの解像度があり、高アスペクト比の高解像な電極パターンを形成することができた。
次に、この発明の第2実施例について説明する。
この実施例のチップコイルでは、磁性層6の最上位焼結体層63におけるガラス成分の磁粉に対する割合を、下位の焼結体層61,62におけるガラス成分の磁粉に対する割合よりも大きく設定した。ところで、基板5に密着させる最下位の焼結体層61においても、ガラス成分の磁粉に対する比が低いほど、チップコイル1のインダクタ特性は向上するが、基板5に対する密着性が劣化してしまう。そこで、この実施例では、最上位の焼結体層63については、そのガラス成分と磁粉との比を「8:2」に設定し、下位の焼結体層61と焼結体層62においては、基板5との密着性を考慮して、そのガラス成分の磁粉に対する比を「2:8」に設定した。
図12に示すように、この実施例(実施例2)の方法によれば、線幅/線間隔が40/15〜15/15(μm/μm)までの解像度があり、また、図13に示すように、厚みが15(μm)までの解像度がある。すなわち、この実施例の方法により、さらに高解像な電極パターンを形成することができることが明らかとなった。
その他の構成、作用及び効果は上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第3実施例について説明する。
この実施例のチップコイルでは、磁性層6の最上位の焼結体層63の表面を、平坦に研磨した。具体的には、上記第1の工程において形成した磁性層6の表面を、図示しない研磨装置で研磨することで、磁性層6の表面粗さを極小にすることができる。
その他の構成、作用及び効果は上記第1及び第2実施例と同様であるので、その記載は省略する。
例えば、上記実施例では、磁性層6が、3枚の焼結体層61〜63を積層した構造になっているが、4枚以上の焼結体層を積層して、所望厚さTの磁性層6を形成するようにしても良い。このように、1枚の焼結体層の厚さを薄くすることで、磁性層6の表面粗さをさらに小さくすることができる。
また、上記実施例では、焼結体層61〜63の磁粉が、粒径1μm以上5μm以下のフェライト粒である例を示したが、かかる範囲外の粒径及び材料の磁粉を有した焼結体層を備える電子部品を、この発明の範囲から除外する意ではない。
また、上記実施例では、理解を容易にするため、3巻きのコイル7を有したチップコイルについて説明したが、コイル7の巻き数がこの発明の範囲を限定するものでないことは勿論である。
Claims (8)
- 基板上に形成された所望厚さの磁性層と、この磁性層上に形成され且つ絶縁層に被覆された内部電極とを備える電子部品であって、
上記磁性層は、上記基板上に、磁粉入りガラスペーストを塗布した後、このペーストを焼結して焼結体層を形成する過程を複数回繰り返すことにより形成された略同厚の磁粉入りガラスペーストの焼結体層が複数層積層された構造をなし、
上記磁性層の最上位の焼結体層におけるガラス成分の磁粉に対する割合は、下位の焼結体層におけるガラス成分の磁粉に対する割合よりも大きく設定されている、
ことを特徴とする電子部品。 - 請求項1に記載の電子部品において、
上記最上位の焼結体層におけるガラス成分と磁粉との比が、9:1〜7:3の範囲内である、
ことを特徴とする電子部品。 - 請求項1又は請求項2に記載の電子部品において、
上記最上位の焼結体層の表面は、平坦に研磨されている、
ことを特徴とする電子部品。 - 請求項1ないし請求項3のいずれかに記載の電子部品において、
上記焼結体層の磁粉は、粒径が1μm以上5μm以下のフェライト粒である、
ことを特徴とする電子部品。 - 基板上に所望厚さの磁性層を形成する第1の工程と、この第1の工程で形成された磁性層上に、電極パターンと絶縁層とを交互に積層することにより、絶縁層に被覆された内部電極を形成する第2の工程とを備える電子部品製造方法であって、
上記第1の工程は、上記基板上に、磁粉入りガラスペーストを塗布した後、このペーストを焼結して焼結体層を形成する過程を複数回繰り返すことにより、複数の上記焼結体層を上記基板上に積層することで、所望厚さの上記磁性層を形成するものであり、
上記最上位の焼結体層を形成するための磁粉入りガラスペーストにおけるガラス成分の磁粉に対する割合を、下位の焼結体層を形成するための磁粉入りガラスペーストにおけるガラス成分の磁粉に対する割合よりも大きく設定した、
ことを特徴とする電子部品製造方法。 - 請求項5に記載の電子部品製造方法において、
上記最上位の焼結体層におけるガラス成分と磁粉との比を、9:1〜7:3の範囲内に設定した、
ことを特徴とする電子部品製造方法。 - 請求項5又は請求項6に記載の電子部品製造方法において、
上記最上位の焼結体層の表面を、研磨した、
ことを特徴とする電子部品製造方法。 - 請求項5ないし請求項7のいずれかに記載の電子部品製造方法において、
上記焼結体層の磁粉として、粒径が1μm以上5μm以下のフェライト粒を用いた、
ことを特徴とする電子部品製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200424A JP4857530B2 (ja) | 2004-07-07 | 2004-07-07 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200424A JP4857530B2 (ja) | 2004-07-07 | 2004-07-07 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024677A JP2006024677A (ja) | 2006-01-26 |
JP4857530B2 true JP4857530B2 (ja) | 2012-01-18 |
Family
ID=35797751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200424A Expired - Fee Related JP4857530B2 (ja) | 2004-07-07 | 2004-07-07 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857530B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6000314B2 (ja) | 2013-10-22 | 2016-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | チップ電子部品及びその製造方法 |
KR101565703B1 (ko) * | 2013-10-22 | 2015-11-03 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
KR101580406B1 (ko) * | 2014-08-22 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 |
KR101607026B1 (ko) | 2014-11-04 | 2016-03-28 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
JP7156209B2 (ja) * | 2019-08-09 | 2022-10-19 | 株式会社村田製作所 | インダクタ部品およびインダクタ部品内蔵基板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536553A (ja) * | 1991-08-01 | 1993-02-12 | Matsushita Electric Ind Co Ltd | インダクタンス部品の製造方法 |
JPH06204022A (ja) * | 1992-12-25 | 1994-07-22 | Tdk Corp | フェライトペースト組成物および配線基板 |
JP3027081B2 (ja) * | 1993-12-09 | 2000-03-27 | アルプス電気株式会社 | 薄膜素子 |
JPH10289822A (ja) * | 1997-04-16 | 1998-10-27 | Tdk Corp | 電子部品及びウエハ |
JPH11273997A (ja) * | 1998-03-18 | 1999-10-08 | Tdk Corp | 電子部品及びその製造方法 |
JPH11329842A (ja) * | 1998-05-13 | 1999-11-30 | Tdk Corp | 電子部品及びその製造方法 |
JP2004039957A (ja) * | 2002-07-05 | 2004-02-05 | Taiyo Yuden Co Ltd | 積層インダクタ |
JP4330850B2 (ja) * | 2002-07-12 | 2009-09-16 | 太陽誘電株式会社 | 薄型コイル部品の製造方法,薄型コイル部品及びそれを使用した回路装置 |
-
2004
- 2004-07-07 JP JP2004200424A patent/JP4857530B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006024677A (ja) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7221250B2 (en) | Coil component and method of manufacturing the same | |
US9773611B2 (en) | Chip electronic component and manufacturing method thereof | |
TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
JP2019036589A (ja) | インダクタ部品 | |
JP7092053B2 (ja) | 積層セラミックコンデンサ | |
JP7522585B2 (ja) | 電子部品、回路基板および電子部品の製造方法 | |
JP2005109097A (ja) | インダクタ及びその製造方法 | |
JP2008186990A (ja) | コイル部品 | |
JP4857530B2 (ja) | 電子部品及びその製造方法 | |
JP4924163B2 (ja) | 電子部品とその製造方法 | |
JP3472193B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2000331858A (ja) | インダクタ内蔵積層部品及びその製造方法 | |
JP7160017B2 (ja) | インダクタアレイ部品 | |
JP2022085196A (ja) | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 | |
JP2008172049A (ja) | チップ部品の製造方法 | |
JP4573025B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
JP7367713B2 (ja) | インダクタ部品 | |
JP4033401B2 (ja) | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 | |
US20230360854A1 (en) | Multilayer ceramic capacitor | |
JPS63283004A (ja) | 平面インダクタならびにその製造方法 | |
JP2008172048A (ja) | チップ部品の製造方法 | |
JP2005277385A (ja) | 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法 | |
JP3916160B2 (ja) | 積層セラミックコンデンサおよび当該コンデンサの製造の供せられるセラミックグリーンシートの製造方法 | |
JP4151843B2 (ja) | 積層セラミックコンデンサおよび当該コンデンサの製造に供せられるセラミックグリーンシートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4857530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |