JP5875680B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents

絶縁ゲート型バイポーラトランジスタ Download PDF

Info

Publication number
JP5875680B2
JP5875680B2 JP2014518116A JP2014518116A JP5875680B2 JP 5875680 B2 JP5875680 B2 JP 5875680B2 JP 2014518116 A JP2014518116 A JP 2014518116A JP 2014518116 A JP2014518116 A JP 2014518116A JP 5875680 B2 JP5875680 B2 JP 5875680B2
Authority
JP
Japan
Prior art keywords
layer
collector
conductivity type
drift
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014518116A
Other languages
English (en)
Other versions
JPWO2013179379A1 (ja
Inventor
眞司 青野
眞司 青野
忠玄 湊
忠玄 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2013179379A1 publication Critical patent/JPWO2013179379A1/ja
Application granted granted Critical
Publication of JP5875680B2 publication Critical patent/JP5875680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は逆導通型の絶縁ゲート型バイポーラトランジスタに関し、特に、オン電圧と逆導通時のダイオードの順方向電圧降下を改善する絶縁ゲート型バイポーラトランジスタに関する。
近年、家電製品や産業用電力装置などの分野でインバータ装置が用いられている。商用電源（交流電源）を使用するインバータ装置は、交流電源を直流に順変換するコンバータ部分と、平滑回路部分と、直流電圧を交流に逆変換するインバータ部分からなっている。インバータ部分の主パワー素子には、高速スイッチングが可能な絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とも称する）が主に用いられている。
電力制御用のインバータ装置において、トランジスタ１チップ当たりの電流定格及び電圧定格は夫々、およそ数Ａ〜数百Ａ、数百Ｖ〜数千Ｖの範囲である。そのため、抵抗負荷を用いてＩＧＢＴのゲート電圧を連続的に変化させて動作させる回路では、電流と電圧の積である電力がＩＧＢＴ内部で熱として発生することから大きな放熱器が必要であり、電力の変換効率も悪くなる。さらに、動作電圧と動作電流の組み合わせによっては、トランジスタそのものが温度上昇して熱破壊してしまうことから、抵抗負荷回路はあまり用いられない。
インバータ装置の負荷は電動誘導機（誘導性負荷のモータ）の場合が多いので、通常ＩＧＢＴはスイッチとして動作し、オフ状態とオン状態を繰り返して電力エネルギーを制御している。誘導性負荷でインバータ回路をスイッチングさせる場合は、トランジスタのオン状態からオフ状態へのターンオフ過程とオフ状態からオン状態へのターンオン過程とトランジスタのオン状態が考えられる。
誘導性負荷は上下アームの中間電位点に接続し、誘導性負荷に流す電流の方向は正と負の両方向となる。負荷に流れる電流を負荷接続端から高電位の電源側へ戻したり、接地側に流したりすることから、誘導性負荷に流れる大電流を負荷とアームの閉回路間とで還流させる用途のフリーホイールダイオードが必要となる。従来のＩＧＢＴとフリーホイールダイオードを用いたインバータ回路（フルブリッジ回路）を図６に示す。小容量のインバータ装置では、ＩＧＢＴの代わりにＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）が用いられる場合もある。
ＩＧＢＴのオン電圧を小さくする構造として、トレンチゲート型ＩＧＢＴ（特許文献１参照）、キャリア蓄積型トレンチゲートＩＧＢＴなどが提案されている。また、フリーホイールダイオードの機能を１チップに内蔵した逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）が提案されている（非特許文献１，２参照）。
特開２００４−１５８８６８号公報
特許文献１に記載のトレンチゲート型ＩＧＢＴでは、耐圧を保持するためにある程度の厚みをもったＮ−ベース層が必要であるが、Ｎ−ベース層を厚くするとオン電圧が高くなるという問題点があった。
そこで、本発明は上述の問題点に鑑み、耐圧の保持と低オン電圧化を両立し、且つユニポーラ動作を行う電流密度範囲が広いトレンチゲート型のＩＧＢＴ及びその製造方法の提供を目的とする。
本発明の第１の絶縁ゲート型バイポーラトランジスタは、第１導電型のバッファ層と、バッファ層の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型の第２ドリフト層と、第２ドリフト層上に形成された第２導電型のベース層と、ベース層表面に選択的に形成された第１導電型のエミッタ層と、エミッタ層の表面から第２ドリフト層中へと貫通して絶縁ゲート膜を介して埋め込み形成されたゲート電極と、エミッタ層と導通するエミッタ電極と、バッファ層の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極とを備えた絶縁ゲート型半導体装置であって、第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造であり、コレクタ層は、第２導電型の第１コレクタ層と、第１導電型の第２コレクタ層が水平方向に繰り返された構造であり、第１ドリフト層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが１０μｍ以上５０μｍ未満であり、バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、コレクタ層の繰り返しピッチは、第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満であることを特徴とする。
本発明の第２の絶縁ゲート型バイポーラトランジスタは、第１導電型のバッファ層と、バッファ層の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型の第２ドリフト層と、第２ドリフト層上に形成された第２導電型のベース層と、ベース層表面に選択的に形成された第１導電型のエミッタ層と、エミッタ層の表面から第２ドリフト層中へと貫通して絶縁ゲート膜を介して埋め込み形成されたゲート電極と、エミッタ層と導通するエミッタ電極と、バッファ層の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極とを備えた絶縁ゲート型半導体装置であって、第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造であり、コレクタ層は、第２導電型の第１コレクタ層と、第１導電型の第２コレクタ層が水平方向に繰り返された構造であり、第１の層および第２の層の不純物濃度は１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満であり、第１ドリフト層の厚みは１０μｍ以上５０μｍ未満であり、バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、コレクタ層の繰り返しピッチは、第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満であることを特徴とする。
本発明の第１の絶縁ゲート型バイポーラトランジスタは、第１導電型のバッファ層と、バッファ層の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型の第２ドリフト層と、第２ドリフト層上に形成された第２導電型のベース層と、ベース層表面に選択的に形成された第１導電型のエミッタ層と、エミッタ層の表面から第２ドリフト層中へと貫通して絶縁ゲート膜を介して埋め込み形成されたゲート電極と、エミッタ層と導通するエミッタ電極と、バッファ層の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極とを備えた絶縁ゲート型半導体装置であって、第１ドリフト層は、第１導電型の第１の層と、第２導電型の第２の層が水平方向に繰り返された構造であり、コレクタ層は、第２導電型の第１コレクタ層と、第１導電型の第２コレクタ層が水平方向に繰り返された構造であり、第１ドリフト層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが１０μｍ以上５０μｍ未満であり、バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、コレクタ層の繰り返しピッチは、第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満であることを特徴とする。よって、順方向導通時の定格電流密度の１／１０〜１／２程度という比較的高電流密度の領域までＭＯＳＦＥＴ動作（ユニポーラ動作）が可能となる。そのため、ＲＣ−ＩＧＢＴの電圧降下特性をオン抵抗の小さなＭＯＳＦＥＴに近づけることができ、スナップバック電圧も小さな値となる。また、逆導通動作のダイオードの電圧降下についても、ベース層の厚みを小さくすることによって小さくすることが出来る。また、順方向の出力特性においてＭＯＳＦＥＴ動作領域とＩＧＢＴ動作領域の接続点におけるスナップバック電圧を小さくすることが出来る。
本発明の第２の絶縁ゲート型バイポーラトランジスタは、第１導電型のバッファ層と、バッファ層の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型の第２ドリフト層と、第２ドリフト層上に形成された第２導電型のベース層と、ベース層表面に選択的に形成された第１導電型のエミッタ層と、エミッタ層の表面から第２ドリフト層中へと貫通して絶縁ゲート膜を介して埋め込み形成されたゲート電極と、エミッタ層と導通するエミッタ電極と、バッファ層の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極とを備えた絶縁ゲート型半導体装置であって、第１ドリフト層は、第１導電型の第１の層、絶縁層、及び第２導電型の第２の層がこの順で水平方向に繰り返された構造であり、コレクタ層は、第２導電型の第１コレクタ層と、第１導電型の第２コレクタ層が水平方向に繰り返された構造であり、第１の層および第２の層の不純物濃度は１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満であり、第１ドリフト層の厚みは１０μｍ以上５０μｍ未満であり、バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、コレクタ層の繰り返しピッチは、第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満であることを特徴とする。よって、順方向導通時の定格電流密度の１／１０〜１／２程度という比較的高電流密度の領域までＭＯＳＦＥＴ動作（ユニポーラ動作）が可能となる。そのため、ＲＣ−ＩＧＢＴの電圧降下特性をオン抵抗の小さなＭＯＳＦＥＴに近づけることができ、スナップバック電圧も小さな値となる。また、逆導通動作のダイオードの電圧降下についても、ベース層の厚みを小さくすることによって小さくすることが出来る。また、順方向の出力特性においてＭＯＳＦＥＴ動作領域とＩＧＢＴ動作領域の接続点におけるスナップバック電圧を小さくすることが出来る。

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る絶縁ゲート型バイポーラトランジスタの断面図である。 実施の形態１に係る絶縁ゲート型バイポーラトランジスタのデバイスシミュレーションにおけるパラメータを示す図である。 実施の形態１に係る絶縁ゲート型バイポーラトランジスタのデバイスシミュレーション結果を示す図である。 実施の形態１の変形例に係る絶縁ゲート型バイポーラトランジスタの断面図である。 実施の形態２に係る絶縁ゲート型バイポーラトランジスタの断面図である。 フルブリッジ回路を示す図である。 本発明の前提技術に係る絶縁ゲート型バイポーラトランジスタの断面図である。 本発明の前提技術に係る絶縁ゲート型バイポーラトランジスタのデバイスシミュレーション結果を示す図である。
＜Ａ．前提技術＞
図７は、本発明の前提技術に係る逆導通型の絶縁ゲート型バイポーラトランジスタ（ＳＪ−ＲＣ−ＩＧＢＴ）の構造を示す断面図である。
本実施の形態のＳＪ−ＲＣ−ＩＧＢＴでは、Ｎバッファ層１１の第１主面にドリフト層が形成される。ドリフト層は第１ドリフト層と第２ドリフト層であるＮ−ドリフト層３の２層構造である。第１ドリフト層は、第１の層としてのＮ−ドリフト層１と第２の層としてのＰ−ドリフト層２が図中の水平方向に繰り返された超接合構造であり、注入、拡散、エピタキシャル成長工程によって形成される。Ｎ−ドリフト層１とＰ−ドリフト層２の厚みは共にＬ１とする。
Ｎ−ドリフト層３上にはＰベース層４が形成され、Ｐベース層４の表面にはＮエミッタ層５及びＰ＋コンタクト層６が形成される。
また、Ｎエミッタ層５の表面からＰベース層４を貫通してＮ−ドリフト層１の途中にかけてトレンチが形成され、該トレンチ内に絶縁ゲート膜７を介してゲート電極８が形成される。Ｐ＋コンタクト層６上にはエミッタ電極１０が形成され、ゲート電極８とエミッタ電極１０は層間絶縁膜９で絶縁されている。
Ｎバッファ層１１の第２主面にはＰコレクタ層１２とＮコレクタ層１３が図中の水平方向に繰り返し形成され、その繰り返しピッチはＬ３とする。Ｐコレクタ層１２とＮコレクタ層１３の裏面にはコレクタ電極１４が形成される。
次に、動作について説明する。ゲート電極８に閾値Ｖｔｈ以上の正電圧を印加すると、Ｎエミッタ層５とＮ−ドリフト層３の間にあるＰベース層４の領域がＮ型に反転して、電子がＮエミッタ層５からＮ−ドリフト層３へ注入され、ＳＪ−ＲＣ−ＩＧＢＴは順方向に導通する。導通した状態で、Ｐコレクタ層１２とＮバッファ層１１のＰＮ接合が順バイアスされる以上のコレクタ電圧をコレクタ電極１４に印加すると、コレクタ電極１４からホールがＮ−ドリフト層１に注入されて伝導度変調が生じ、第１、第２ドリフト層の抵抗値が急激に下がるため、十分な通電能力を有する。
また、ゲート電極８に負バイアスを印加し、エミッタ電極１０とコレクタ電極１４の間に所定の電圧（エミッタ電極＜裏面コレクタ電極）を印加すると、本トランジスタは表面のＰベース層４からＮ−ドリフト層３及びＮ−ドリフト層１／Ｐ−ドリフト層２に向かって空乏層が伸び、超接合構造が完全に空乏化することによって耐圧が保持できる。
図８は、コレクタ層（Ｐコレクタ層１２及びＮコレクタ層１３）の繰り返しピッチを第１ドリフト層（Ｎ−ドリフト層１及びＰ−ドリフト層２）の繰り返しピッチの４倍〜１０倍にしたときのコレクタ電圧とコレクタ電流密度の関係を示す図である。図８より、コレクタ層の繰り返しピッチを大きくとることによって、スナップバック電圧が小さくなることが分かる。しかし、Ｎバッファ層１１、Ｎ−ドリフト層１、及びＰ−ドリフト層２の不純物濃度と厚みを適切に設定しないと、ＭＯＳＦＥＴ動作からＩＧＢＴ動作に切り替わる電流密度を高くすることが出来なかった。従来のパラメータの組み合わせでは、ＭＯＳＦＥＴ動作が行われる電流密度は最大で２０Ａ／ｃｍ２程度であり、定格電流密度の１／１０〜１／５程度であった。
そこで、本発明は、ＳＪ−ＲＣ−ＩＧＢＴにおいて、Ｎバッファ層１１、Ｎ−ドリフト層１、Ｐ−ドリフト層２の不純物濃度及び厚みを適切に設定することによって、高い電流密度でもＭＯＳＦＥＴ動作を可能にする。
＜Ｂ．実施の形態１＞
本実施の形態のＳＪ−ＲＣ−ＩＧＢＴの断面図を図１に示す。図１は図７と同一の構成を示しており、本実施の形態に係るＳＪ−ＲＣ−ＩＧＢＴの構造と基本動作は、前提技術に係るＳＪ−ＲＣ−ＩＧＢＴと同一の構成であるため、説明は省略する。
＜Ｂ−１．順方向出力特性＞
出願人は、第１ドリフト層（Ｎ−ドリフト層１及びＰ−ドリフト層２）の繰り返しピッチ、当該繰り返し構造の厚みＬ１、Ｎ−ドリフト層１の不純物濃度、Ｎバッファ層１１の厚み及び不純物濃度、コレクタ層（Ｐコレクタ層１２及びＮコレクタ層１３）の繰り返しピッチＬ３を適宜調整してシミュレーションを行った。その結果、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度を１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満に、その厚みを１０μｍ以上５０μｍ未満に、Ｎバッファ層１１の不純物濃度を１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満に、その厚みを２μｍ以上１５μｍ未満にすることが望ましいことが分かった。これにより、ＳＪ−ＲＣ−ＩＧＢＴの順方向出力特性において、高い電流密度でもＭＯＳＦＥＴ動作を行うことが可能になった。
上記の条件を満たすパラメータの組み合わせ例（Ａａ，Ａｂ，Ａｃ，Ａｄ，Ｂｃ，Ｂｄ，Ｄｂ，Ｂｃ２，Ｂｄ２）を図２に示す。そのうち、Ａａ，Ａｂ，Ａｃ，Ｂｄ２と、従来構造のＩＧＢＴ及びＭＯＳＦＥＴの順方向特性を図３に示す。
図２のパラメータを適用すると、図３より、特にＡｃやＢｄ２では、ＭＯＳＦＥＴ動作とＩＧＢＴ動作の接続点の電流密度が５０〜６０Ａ／ｃｍ２となることが分かる。従来のＩＧＢＴでは２０Ａ／ｃｍ２程度であることに比べると、接続点の電流密度が高くなっている。Ｎ−ドリフト層１及びＰ−ドリフト層２の厚み（Ｌ１）は３０〜４５μｍである。また、Ｎ−ドリフト層１、Ｐ−ドリフト層２、及びＮバッファ層１１の不純物濃度を上記の通りに設定することにより、Ｐコレクタ層１２からＮバッファ層１１やＮ−ドリフト層１への正孔の注入が容易に行われるため、スナップバック電圧が小さく、コレクタ電流密度が２０〜５０Ａ／ｃｍ２の範囲ではオン抵抗の小さなＭＯＳＦＥＴ動作が行われる。定格電流密度（１００Ａ／ｃｍ２）の１／５〜１／２程度の電流密度という広い範囲でＭＯＳＦＥＴ動作が行われ、各部のパラメータを調整することで、ＭＯＳＦＥＴ動作とＩＧＢＴ動作の接続電流密度を、定格電流密度の１／２程度まで大きくすることが可能である。
なお、Ｐコレクタ層１２の幅をＮコレクタ層１３より大きくすることで、Ｐコレクタ層１２からの正孔の注入を容易にできる。小さなスナップバック電圧と小さなオン抵抗を実現できる。スナップバック電圧を小さくする条件として、スナップバックピーク電圧時の電流密度において、Ｐコレクタ層１２の中間点とＮコレクタ層１３との間の電位差が０．５Ｖ以上、望ましくは０．７Ｖ以上になるように、Ｎバッファ層１１にて図１の水平方向に電圧降下が発生することが必要である。上記条件を満たすべくＰコレクタ層１２の幅（図１の水平方向）を大きく取ることで、コレクタ電極１４からの正孔の注入が容易になる。そのため、スナップバック電圧が小さく、かつオン抵抗の小さなＭＯＳＦＥＴの特性となる。また、ＭＯＳＦＥＴ動作範囲を大きく取ることが出来る。
また、図８に示したように、Ｐコレクタ層１２とＮコレクタ層１３の繰り返しピッチが大きくなるほど、スナップバック電圧を小さくすることが出来る。Ｐコレクタ層１２とＮコレクタ層１３の繰り返しピッチは、Ｎ−ドリフト層１とＰ−ドリフト層２の繰り返しピッチの５倍以上２００００倍未満であることが望ましい。
＜Ｂ−２．変形例＞
図４は、変形例に係るＳＪ−ＲＣ−ＩＧＢＴの断面図である。このＳＪ−ＲＣ−ＩＧＢＴは、Ｎ−ドリフト層１、Ｐ−ドリフト層２、絶縁層１５がこの順で図中の水平方向に繰り返された超接合構造を有しており、その他の構成は図１に示す構造と同様である。このようなＳＪ−ＲＣ−ＩＧＢＴにおいても、Ｎ−ドリフト層１及びＰ−ドリフト層２の不純物濃度を１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満に、その厚みを１０μｍ以上５０μｍ未満に、Ｎバッファ層１１の不純物濃度を１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満に、その厚みを２μｍ以上１５μｍ未満にすることにより、従来よりも高い電流密度まで、オン抵抗の小さなＭＯＳＦＥＴ動作を行うことが出来る。
また、Ｎ−ドリフト層１とＰ−ドリフト層２からなる超接合構造において、Ｎ−ドリフト層１とＰ−ドリフト層２の間に適宜絶縁層が形成されたＳＪ−ＲＣ−ＩＧＢＴにおいても、本発明は同様の効果を奏する。
また、図５に示すように、図１に示すＳＪ−ＲＣ−ＩＧＢＴの構成に加え、Ｎ−ドリフト層３とＰベース層４の間に、Ｐベース層４に接してＮ−ドリフト層３よりもＮ型不純物濃度が高い、キャリア蓄積層１５をさらに備えていても良い。本発明を図５に示す構造のＳＪ−ＲＣ−ＩＧＢＴに適用すると、キャリア蓄積層１５の効果により、ＩＧＢＴの動作領域でのオン電圧をより小さくすることが出来る。なお、図４に示す構造のＳＪ−ＲＣ−ＩＧＢＴに対してキャリア蓄積層１５を適用しても良い。
＜Ｂ−３．効果＞
本発明の絶縁ゲート型バイポーラトランジスタは、第１導電型のＮバッファ層１１（バッファ層）と、Ｎバッファ層１１の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型のＮドリフト層３（第２ドリフト層）と、Ｎドリフト層３上に形成された第２導電型のＰベース層４（ベース層）と、Ｐベース層４表面に選択的に形成された第１導電型のＮエミッタ層５（エミッタ層）と、Ｎエミッタ層５の表面からＮドリフト層３中へと貫通して絶縁ゲート膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極１４とを備えた絶縁ゲート型バイポーラトランジスタである。そして、第１ドリフト層は、第１導電型のＮ−ドリフト層１（第１の層）と、第２導電型のＰ−ドリフト層２（第２の層）が水平方向に繰り返された構造であり、コレクタ層（１２，１３）は、第２導電型の第１コレクタ層（１２）と、第１導電型の第２コレクタ層（１３）が水平方向に繰り返された構造であり、第１ドリフト層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが１０μｍ以上５０μｍ未満であり、Ｎバッファ層１１は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満である。よって、低電流密度において、ＭＯＳＦＥＴのように順方向電圧降下を小さくすることが可能になる。また、第１ドリフト層の厚みを小さくすることができるため、耐圧を高めることが出来る。また、ＭＯＳＦＥＴ動作を行う電流密度の上限を従来より高めることが出来る。
また、Ｎ−ドリフト層１とＰ−ドリフト層２の層の間に適宜絶縁層が形成された構成の絶縁ゲート型バイポーラトランジスタでも、同様の効果を奏する。
あるいは、本発明の絶縁ゲート型バイポーラトランジスタは、第１導電型のＮバッファ層１１（バッファ層）と、Ｎバッファ層１１の第１主面上に形成された第１ドリフト層と、第１ドリフト層上に形成された第１導電型のＮドリフト層３（第２ドリフト層）と、Ｎドリフト層３上に形成された第２導電型のＰベース層４（ベース層）と、Ｐベース層４表面に選択的に形成された第１導電型のＮエミッタ層５（エミッタ層）と、Ｎエミッタ層５の表面からＮドリフト層３中へと貫通して絶縁ゲート膜７を介して埋め込み形成されたゲート電極８と、Ｎエミッタ層５と導通するエミッタ電極１０と、Ｎバッファ層１１の第２主面上に形成されたコレクタ層と、コレクタ層上に形成されたコレクタ電極１４とを備えた絶縁ゲート型バイポーラトランジスタである。そして、第１ドリフト層は、第１導電型のＮ−ドリフト層１（第１の層）、絶縁層１５、及び第２導電型のＰ−ドリフト層２（第２の層）がこの順で水平方向に繰り返された構造であり、コレクタ層は、第２導電型のＰコレクタ層１２（第１コレクタ層）と、第１導電型のＮコレクタ層１３（第２コレクタ層）が水平方向に繰り返された構造であり、第１の層および第２の層の不純物濃度は１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満であり、第１ドリフト層の厚みは１０μｍ以上５０μｍ未満であり、バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満である。よって、低電流密度において、ＭＯＳＦＥＴのように順方向電圧降下を小さくすることが可能になる。また、第１ドリフト層の厚みを小さくすることができるため、耐圧を高めることが出来る。また、ＭＯＳＦＥＴ動作を行う電流密度の上限を従来より高めることが出来る。
また、第２ドリフト層とベース層の間に、ベース層に接して第２ドリフト層よりも不純物濃度の高い第１導電型のキャリア蓄積層をさらに備えることにより、順方向の出力特性でＩＧＢＴの動作領域において、オン電圧をより小さくすることが出来る。
また、Ｐコレクタ層１２及びＮコレクタ層１３の繰り返しピッチは、Ｎ−ドリフト層１及びＰ−ドリフト層２の繰り返しピッチの５倍以上２００００倍未満とする。これにより、順方向の出力特性においてＭＯＳＦＥＴ動作領域とＩＧＢＴ動作領域の接続点におけるスナップバック電圧を小さくすることが出来る。
また、Ｐコレクタ層１２の中間点とＮコレクタ層１３との間で、スナップバックピーク電圧時の電流密度において、バッファ層に０．５Ｖ以上０．７Ｖ未満の電圧降下が発生するよう、第２導電型のコレクタ層の幅を決定することにより、順方向の出力特性においてＭＯＳＦＥＴ動作領域とＩＧＢＴ動作領域の接続点におけるスナップバック電圧を小さくすることが出来る。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１，３ Ｎ−ドリフト層、２ Ｐ−ドリフト層、４ Ｐベース層、５ Ｎエミッタ層、６ Ｐ＋コンタクト層、７ 絶縁ゲート膜、８ ゲート電極、９ 層間絶縁膜、１０ エミッタ電極、１１ Ｎバッファ層、１２ Ｐコレクタ層、１３ Ｎコレクタ層、１４ コレクタ電極、１５ 絶縁層。

Claims (7)

  1. 第１導電型のバッファ層（１１）と、
    前記バッファ層（１１）の第１主面上に形成された第１ドリフト層（１，２）と、
    前記第１ドリフト層（１，２）上に形成された第１導電型の第２ドリフト層（３）と、
    前記第２ドリフト層（３）上に形成された第２導電型のベース層（４）と、
    前記ベース層（４）表面に選択的に形成された第１導電型のエミッタ層（５）と、
    前記エミッタ層（５）の表面から前記第２ドリフト層（３）中へと貫通して絶縁ゲート膜（７）を介して埋め込み形成されたゲート電極（８）と、
    前記エミッタ層（５）と導通するエミッタ電極（１０）と、
    前記バッファ層（１１）の第２主面上に形成されたコレクタ層（１２，１３）と、
    前記コレクタ層（１２，１３）上に形成されたコレクタ電極（１４）とを備えた絶縁ゲート型バイポーラトランジスタであって、
    前記第１ドリフト層（１，２）は、第１導電型の第１の層（１）と、第２導電型の第２の層（２）が水平方向に繰り返された構造であり、
    前記コレクタ層（１２，１３）は、第２導電型の第１コレクタ層（１２）と、第１導電型の第２コレクタ層（１３）が水平方向に繰り返された構造であり、
    前記第１ドリフト層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが１０μｍ以上５０μｍ未満であり、
    前記バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、
    前記コレクタ層の繰り返しピッチは、前記第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満である、
    絶縁ゲート型バイポーラトランジスタ。
  2. 前記第１ドリフト層において、少なくとも一つの第１の層と当該第１の層の隣の第２の層との間に絶縁層が形成された、
    請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  3. 第１導電型のバッファ層（１１）と、
    前記バッファ層（１１）の第１主面上に形成された第１ドリフト層（１，２）と、
    前記第１ドリフト層（１，２）上に形成された第１導電型の第２ドリフト層（３）と、
    前記第２ドリフト層（３）上に形成された第２導電型のベース層（４）と、
    前記ベース層（４）表面に選択的に形成された第１導電型のエミッタ層（５）と、
    前記エミッタ層（５）の表面から前記第２ドリフト層（３）中へと貫通して絶縁ゲート膜（７）を介して埋め込み形成されたゲート電極（８）と、
    前記エミッタ層（５）と導通するエミッタ電極（１０）と、
    前記バッファ層（１１）の第２主面上に形成されたコレクタ層（１２，１３）と、
    前記コレクタ層（１２，１３）上に形成されたコレクタ電極（１４）とを備えた絶縁ゲート型バイポーラトランジスタであって、
    前記第１ドリフト層（１，２）は、第１導電型の第１の層（１）、絶縁層、及び第２導電型の第２の層（２）がこの順で水平方向に繰り返された構造であり、
    前記コレクタ層（１２，１３）は、第２導電型の第１コレクタ層（１２）と、第１導電型の第２コレクタ層（１３）が水平方向に繰り返された構造であり、
    前記第１の層および前記第２の層の不純物濃度は１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満であり、
    前記第１ドリフト層の厚みは１０μｍ以上５０μｍ未満であり、
    前記バッファ層は、不純物濃度が１×１０１５ａｔｍｓ／ｃｍ３以上２×１０１６ａｔｍｓ／ｃｍ３未満で、且つ厚みが２μｍ以上１５μｍ未満であり、
    前記コレクタ層の繰り返しピッチは、前記第１ドリフト層の繰り返しピッチの５倍以上２００００倍未満である、
    絶縁ゲート型バイポーラトランジスタ。
  4. 前記第２ドリフト層と前記ベース層の間に、前記ベース層に接して前記第２ドリフト層よりも不純物濃度の高い、第１導電型のキャリア蓄積層をさらに備える、
    請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  5. 前記第２ドリフト層と前記ベース層の間に、前記ベース層に接して前記第２ドリフト層よりも不純物濃度の高い、第１導電型のキャリア蓄積層をさらに備える、
    請求項３に記載の絶縁ゲート型バイポーラトランジスタ。
  6. 前記第１コレクタ層の中間点と前記第２コレクタ層との間で、スナップバックピーク電圧時の電流密度において、前記バッファ層に０．５Ｖ以上０．７Ｖ未満の電圧降下が発生するよう、前記第２導電型のコレクタ層の幅を決定する、
    請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  7. 前記第１コレクタ層の中間点と前記第２コレクタ層との間で、スナップバックピーク電圧時の電流密度において、前記バッファ層に０．５Ｖ以上０．７Ｖ未満の電圧降下が発生するよう、前記第２導電型のコレクタ層の幅を決定する、
    請求項３に記載の絶縁ゲート型バイポーラトランジスタ。
JP2014518116A 2012-05-29 2012-05-29 絶縁ゲート型バイポーラトランジスタ Active JP5875680B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/063687 WO2013179379A1 (ja) 2012-05-29 2012-05-29 絶縁ゲート型バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JPWO2013179379A1 JPWO2013179379A1 (ja) 2016-01-14
JP5875680B2 true JP5875680B2 (ja) 2016-03-02

Family

ID=49672633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518116A Active JP5875680B2 (ja) 2012-05-29 2012-05-29 絶縁ゲート型バイポーラトランジスタ

Country Status (6)

Country Link
US (1) US9299818B2 (ja)
JP (1) JP5875680B2 (ja)
KR (1) KR101613442B1 (ja)
CN (1) CN104350602B (ja)
DE (1) DE112012006441B4 (ja)
WO (1) WO2013179379A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6226786B2 (ja) * 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
CN104201103A (zh) * 2014-09-17 2014-12-10 中航（重庆）微电子有限公司 沟槽型igbt的制备方法
CN109075211B (zh) * 2016-04-25 2023-04-18 三菱电机株式会社 半导体装置
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
CN107768429B (zh) * 2017-10-27 2020-11-13 电子科技大学 一种具有混合导电模式的超结igbt器件
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN114402443A (zh) 2020-03-17 2022-04-26 华为技术有限公司 一种绝缘栅双极型晶体管、电机控制器及汽车
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
JP7386994B2 (ja) 2020-06-12 2023-11-27 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット
CN111799334B (zh) * 2020-07-31 2021-06-11 四川大学 一种含有反向导电槽栅结构的超结mosfet

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4109009B2 (ja) * 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4643146B2 (ja) 2004-01-05 2011-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
US7358567B2 (en) * 2004-06-07 2008-04-15 United Microelectronics Corp. High-voltage MOS device and fabrication thereof
JP2006147700A (ja) * 2004-11-17 2006-06-08 Sanyo Electric Co Ltd 半導体装置
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US8159039B2 (en) * 2008-01-11 2012-04-17 Icemos Technology Ltd. Superjunction device having a dielectric termination and methods for manufacturing the device
JP5671779B2 (ja) * 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
JP2012142537A (ja) 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法

Also Published As

Publication number Publication date
DE112012006441T5 (de) 2015-02-26
CN104350602A (zh) 2015-02-11
CN104350602B (zh) 2017-03-15
JPWO2013179379A1 (ja) 2016-01-14
US9299818B2 (en) 2016-03-29
KR101613442B1 (ko) 2016-04-19
DE112012006441B4 (de) 2018-07-12
WO2013179379A1 (ja) 2013-12-05
US20150129930A1 (en) 2015-05-14
KR20140143826A (ko) 2014-12-17

Similar Documents

Publication Publication Date Title
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN110797403B (zh) 一种rc-igbt半导体装置
EP2365531B1 (en) Semiconductor device and power conversion apparatus using the same
JP7379327B2 (ja) 半導体デバイス
US11296212B2 (en) Semiconductor device and power conversion device
US20150187877A1 (en) Power semiconductor device
JP2013115223A (ja) 半導体装置
JP5135666B2 (ja) 電力変換装置
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6302767B2 (ja) 半導体装置及びそれを用いた電力変換装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
US20150187922A1 (en) Power semiconductor device
WO2014054162A1 (ja) 半導体装置およびそれを用いた電力変換装置
US20150144993A1 (en) Power semiconductor device
JP2020039001A (ja) 半導体装置及び半導体装置の製造方法
JP2010010401A (ja) 横型ｉｇｂｔとそれを用いたモータ制御装置
JP7486599B2 (ja) 絶縁ゲートバイポーラトランジスタ、モータ制御ユニット、及び車両
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
US20150144992A1 (en) Power semiconductor device
Chen et al. Explore the Effect of Different Parameters on Eliminating the Snapback of RC-IGBT with P-poly Trench-Collectors
KR20230165511A (ko) 스냅백 현상을 억제하기 위한 구조를 갖는 rc igbt

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160119

R150 Certificate of patent or registration of utility model

Ref document number: 5875680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250