JP7386994B2 - スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット - Google Patents

スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット Download PDF

Info

Publication number
JP7386994B2
JP7386994B2 JP2022526376A JP2022526376A JP7386994B2 JP 7386994 B2 JP7386994 B2 JP 7386994B2 JP 2022526376 A JP2022526376 A JP 2022526376A JP 2022526376 A JP2022526376 A JP 2022526376A JP 7386994 B2 JP7386994 B2 JP 7386994B2
Authority
JP
Japan
Prior art keywords
region
drift
layer
superjunction
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022526376A
Other languages
English (en)
Other versions
JP2023500151A (ja
Inventor
ホワーン，ボーニーン
ジャーン，チュエン
ヤーン，ウエンタオ
Original Assignee
ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド filed Critical ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド
Publication of JP2023500151A publication Critical patent/JP2023500151A/ja
Application granted granted Critical
Publication of JP7386994B2 publication Critical patent/JP7386994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L15/00—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
    • B60L15/20—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles for control of the vehicle or its driving motor to achieve a desired performance, e.g. speed, torque, programmed variation of speed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この出願は、半導体技術の分野に関し、特に、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニットに関する。
電気自動車特有のコアのパワーエレクトロニクスユニットとして、モータ制御ユニット（motor control unit；ＭＣＵ）が、車両の走行制御指示を受けて、指定トルクと指定回転速度を出力するようにモータを制御して車両を走行させる。特定の用途において、ＭＣＵは、パワーバッテリの直流エネルギーを、機械的エネルギーを出力するためにモータを駆動するのに必要な高圧交流に変換する。具体的には、ＭＣＵは通常、絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor；ＩＧＢＴ）とファーストリカバリダイオード（fast recovery diode；ＦＲＤ）とを用いてスイッチング素子を形成する。ＩＧＢＴは、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor；ＭＯＳＦＥＴ）及びバイポーラ接合トランジスタ（bipolar junction transistor；ＢＪＴ）からなる複合的なフル制御電圧駆動パワー半導体デバイスである。これに基づき、ＭＣＵは、ＭＯＳＦＥＴの高い入力インピーダンスの利点を有するとともに、ＢＪＴの低い導通電圧降下の利点も有する。
電気自動車ＭＣＵの動作中、ＦＲＤモード、ＭＯＳＦＥＴモード、及びＩＧＢＴモードの３つのモードが存在する。ＭＣＵが軽負荷状態で動作するときにはＭＣＵが可能な限り多くＭＯＳＦＥＴモードで動作し、ＭＣＵがフル負荷状態で動作するときにはＭＣＵがより多くＩＧＢＴモードで動作することが期待される。時間の大部分で電気自動車ＭＣＵは軽負荷状態で動作するので、ＭＣＵの変換効率を向上させるために、ＭＣＵが可能な限り多くＭＯＳＦＥＴモードで動作することが期待される。
この出願は、軽負荷状態で動作するときにモータ制御ユニットがＭＯＳＦＥＴモードにある時間を長くし、それによりＭＣＵの変換効率を向上させるような、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ及び電気自動車モータ制御ユニットを提供する。
一態様において、この出願は、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを提供する。当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタは、Ｎ型バッファ層であり、当該Ｎ型バッファ層の反対側の２つの面のうち一方の面が第１主面を形成し、上記反対側の２つの面のうち他方の面が第２主面を形成する、Ｎ型バッファ層と、第１主面上に形成されたスーパージャンクション構造層及び当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのフロントサイドコンポーネントと、第２主面上に形成されたコレクタ層及びコレクタ電極層と、を含む。具体的に、第１主面上の各構造層では、第１主面上にスーパージャンクション構造層が形成され、スーパージャンクション構造層は複数のドリフト領域を含む。該複数のドリフト領域は、Ｐ型ドリフト領域とＮ型ドリフト領域との２つのタイプに分類される。これら２つのタイプのドリフト領域が、スーパージャンクション構造層内で第１方向に交互に配置される。第１方向は、Ｎ型バッファ層がスーパージャンクション構造層を向く方向に形成される第２方向に対して垂直である。当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのフロントサイドコンポーネントは、Ｎ型バッファ層に面しない側のスーパージャンクション構造層の一方の面上に形成される。具体的に、第２主面上の構造層では、第２主面上にコレクタ層が形成される。コレクタ層は具体的に、第１方向に交互に配置される複数のＰ＋コレクタ及び複数のＮ＋コレクタを含み、第２主面に面しない側のコレクタ層の一方の面上に、コレクタ電極層が形成される。なお、当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、第２方向において、Ｎ＋コレクタに対応するスーパージャンクション構造層内の部分が第１領域を形成し、Ｐ＋コレクタに対応するスーパージャンクション構造層内の部分が第２領域を形成し、第１領域内の各ドリフト領域の長さは、第２領域内の各ドリフト領域の長さに等しくない。
当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、第２方向における第１領域内のドリフト領域の長さが、第２方向における第２領域内のドリフト領域の長さに等しくなく、第２方向におけるスーパージャンクション構造層の第１領域内の各ドリフト領域の長さと、第２方向におけるスーパージャンクション構造層の第２領域内の各ドリフト領域の長さとの間の相対的関係は、ＭＣＵが軽負荷状態にあるときに、より多くＭＯＳＦＥＴモードにあるようにＭＣＵを制御するために、柔軟に調節され得る。これは、軽負荷状態で動作するときにＭＯＳＦＥＴモードにあるＭＣＵの期間を増加させ、それにより、ＭＣＵの変換効率を向上させるとともに、バッテリの耐用年数を延ばす。
フロントサイドコンポーネントの構造が具体的に配置されるとき、フロントサイドコンポーネントは、Ｎドリフト層、Ｐベース層、Ｎ型エミッタ層、Ｐ＋コンタクト層、ゲート電極、及びエミッタ電極を含み得る。具体的には、スーパージャンクション構造層上にＮドリフト層が形成される。Ｎドリフト層上にＰベース層が形成される。Ｐベース層の表面上にＮ型エミッタ層及びＰ＋コンタクト層が形成される。Ｎ型エミッタ層及びＰ＋コンタクト層も第１方向に交互に配置される。ゲート電極は、Ｎ型エミッタ層の表面からＮドリフト層まで突き抜け、ゲート電極の表面層上にゲート酸化物層が形成される。Ｎ型エミッタ層上にエミッタ電極が形成され、エミッタ電極はＮ型エミッタ層に電気的に接続され、エミッタ電極はゲート電極から絶縁される。前述の構造において、Ｎ＋コレクタと、Ｎ型バッファ層と、第１領域内のスーパージャンクション構造層のＮ型ドリフト領域と、Ｎドリフト層と、Ｐベース層とが、ＦＲＤを形成する。なお、電気レベルを低下させるために、第１領域内のスーパージャンクション構造層の部分及び／又は第２領域内のスーパージャンクション構造層の部分が、エミッタ電極に電気的に接続され得る。
スーパージャンクション構造層において、第２方向における第１領域内の各ドリフト領域の長さが、第２方向における第２領域内の各ドリフト領域の長さに等しくないことは、以下の実装で実施され得る。それらの実装は具体的に以下の通りである。
実装１：第２方向において、第１領域内のスーパージャンクション構造層の厚さは、第２領域内のスーパージャンクション構造層の厚さに等しくなく、第１領域内のスーパージャンクション構造層は第２方向において連続しており、第２領域内のスーパージャンクション構造層は第２方向において連続している。具体的な一実装では、第２方向において、第１領域内のスーパージャンクション構造層の厚さは、第２領域内のスーパージャンクション構造層の厚さよりも大きい。具体的な他の一実装では、第２方向において、第２領域内のスーパージャンクション構造層の厚さは、第１領域内のスーパージャンクション構造層の厚さよりも大きい。理解されるべきことには、これら２つの具体的実装において、第２方向における第１領域内の各ドリフト領域の長さが第２方向における第２領域内の各ドリフト領域の長さに等しくないことは、第１領域及び第２領域でスーパージャンクション構造層の厚さを変えることによって実装される。
実装２：第２方向において、第１領域内のスーパージャンクション構造層の厚さは、第２領域内のスーパージャンクション構造層の厚さに等しい。換言すれば、第２方向においてスーパージャンクション構造層は厚さが均一である。理解されるべきことには、第２方向において、第１領域内のドリフト領域及び／又は第２領域内のドリフト領域の中に、セグメント化した領域が配置されてもよい。具体的には、スーパージャンクション構造層内で、第２方向における第１領域内の各ドリフト領域の長さが第２方向における第２領域内の各ドリフト領域の長さに等しくないことは、セグメント化した領域を配置することによって実装される。
具体的に、第１領域内のドリフト領域の長さ及び第２領域内のドリフト領域の長さは、第２方向にセグメント化した領域の長さを設定することによって調節され得る。具体的な実装は以下の通りである。
具体的実装１：第１領域内の各ドリフト領域又は第２領域内の各ドリフト領域は、第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において連続している。
具体的実装２：第１領域内の各ドリフト領域又は第２領域内の各ドリフト領域は、第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において不連続である。
理解されるべきことには、これらの実装１及び実装２では、セグメント化した領域が第１領域内のドリフト領域の中に配置されてもよいし、セグメント化した領域が第２領域内のドリフト領域の中に配置されてもよい。確かなことには、セグメント化した領域は、代わりに、第１領域内のドリフト領域及び第２領域内のドリフト領域の両方に配置されてもよい。第１領域内のドリフト領域のセグメント化した領域は、第１方向において連続していてもよいし、不連続であってもよい。同様に、第２領域内のドリフト領域のセグメント化した領域は、第１方向において連続していてもよいし、不連続であってもよい。これに基づき、以下の具体的実装が形成される。
具体的実装３：第１領域内で、各ドリフト領域が第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において連続しており、且つ第２領域内で、各ドリフト領域がやはり第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において連続している。しかし、第２方向における第１領域内の各ドリフト領域のセグメント化した領域の長さは、第２方向における第２領域内の各ドリフト領域のセグメント化した領域の長さに等しくない。
具体的実装４：第１領域内で、各ドリフト領域が第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において不連続であり、且つ第２領域内で、各ドリフト領域がやはり第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において不連続である。しかし、第２方向における第１領域内の各ドリフト領域のセグメント化した領域の長さは、第２方向における第２領域内の各ドリフト領域のセグメント化した領域の長さに等しくない。
具体的実装５：第１領域内で、各ドリフト領域が第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において連続しており、且つ第２領域内で、各ドリフト領域が第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において不連続である。しかし、第２方向における第１領域内の各ドリフト領域のセグメント化した領域の長さは、第２方向における第２領域内の各ドリフト領域のセグメント化した領域の長さに等しくない。
具体的実装６：第１領域内で、各ドリフト領域が第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において不連続であり、且つ第２領域内で、各ドリフト領域がやはり第２方向にセグメント化した領域を持ち、複数のドリフト領域のセグメント化した領域が第１方向において連続している。しかし、第２方向における第１領域内の各ドリフト領域のセグメント化した領域の長さは、第２方向における第２領域内の各ドリフト領域のセグメント化した領域の長さに等しくない。
具体的実装１から具体的実装６では、スーパージャンクション構造層の中にセグメント化した領域を配置することによって、第２方向における第１領域内のドリフト領域の長さと、第２方向における第２領域内のドリフト領域の長さとの間の相対的関係が柔軟に調節される。なお、当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、第１領域内及び第２領域内のドリフト領域の長さを制御することによって、軽負荷状態で動作するときに、より多くＭＯＳＦＥＴモードにあるようにＭＣＵを柔軟に制御することができ、それにより、ＭＣＵの変換効率を向上させるとともに、バッテリの耐用年数を延ばす。
他の一態様において、この出願は更に、電気自動車モータ制御ユニットを提供する。当該電気自動車モータ制御ユニットは、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを含む。このスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタは、前述の技術的ソリューションにおけるスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのうちのいずれかである。電気自動車ＭＣＵの動作中、ＦＲＤモード、ＭＯＳＦＥＴモード、及びＩＧＢＴモードの３つのモードが存在する。ＭＣＵのスイッチとして使用されるこのスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、内部のスーパージャンクション構造層において、Ｎ＋コレクタに対応する第１領域内の各ドリフト領域の第２方向における長さ、及びＰ＋コレクタに対応する第２領域内の各ドリフト領域の第２方向における長さが柔軟に調節される。これは、軽負荷状態で動作するときにＭＯＳＦＥＴモードにあるモータ制御ユニットの期間を長くすることができ、それによりＭＣＵの変換効率を向上させる。
本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの他の一断面の概略構造図である。 本発明の一実施形態に従ったスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタの三次元構造の概略図である。
参照符号：
１０：Ｎ型バッファ層； ２０：スーパージャンクション構造層； ２０１：Ｐ型ドリフト領域； ２０２： Ｎ型ドリフト領域； ３０：Ｎドリフト層； ４０：Ｐベース層； ５０：Ｎ型エミッタ層； ６０：Ｐ＋コンタクト層； ７０：ゲート電極； ８０：ゲート酸化物層； ９０：エミッタ電極； １００：コレクタ層； １００１：Ｐ＋コレクタ； １００２：Ｎ＋コレクタ； １１０：コレクタ電極層； １２０：スルーホール。
以下、この出願の実施形態における添付図面を参照して、この出願の実施形態における技術的ソリューションを明瞭且つ十分に説明する。
最初に、この出願の一適用シナリオを説明する。近年、新エネルギーへの社会的ニーズから、電気自動車が徐々に台頭してきている。電気自動車のスイッチング素子として、ＭＣＵは、モータを駆動するために、当該ＭＣＵの使用時に、電気自動車のバッテリによって出力される直流を交流へと変換する。
ＭＣＵの構造について、従来技術では通常、ＩＧＢＴ及びＦＲＤが共に使用され、それ故に、電気自動車ＭＣＵの動作においては、ＦＲＤモード、ＭＯＳＦＥＴモード、及びＩＧＢＴモードの３つのモードが存在する。ＭＣＵが軽負荷状態であるとき、ＭＣＵは、いくらかの時間、ＭＯＳＦＥＴモードにあるかＩＧＢＴモードにあるかのいずれかである。比較として、従来技術では、相対的に長い時間、ＭＣＵは軽負荷状態にあり、ＭＣＵが軽負荷状態にあるときにＭＣＵがＭＯＳＦＥＴモードで動作する場合に、ＭＣＵの変換効率を向上させることができる。しかしながら、従来技術では、ＭＣＵが軽負荷状態にあるとき、ＭＣＵは相対的に短い時間だけＭＯＳＦＥＴモードで動作する。これは、比較的低いＭＣＵの変換効率をもたらす。
前述の適用シナリオに基づき、この出願の一実施形態は、軽負荷状態で動作するときにモータ制御ユニットがＭＯＳＦＥＴモードにある時間を長くし、それによりＭＣＵの変換効率を向上させるような、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを提供する。
以下の実施形態で用いられる用語は、単に特定の実施形態を記述することを意図したものであり、この出願を限定することを意図したものではない。この明細書及びこの出願の添付の請求項で用いられる単数形の“一”、“ある”、“その”、“前述の”、“この”、及び“そのもの”なる用語は、文脈において別段の規定がない限り、例えば“１つ以上の”などの複数形も含むことを意図している。
この明細書に記載される“一実施形態”、“一部の実施形態”、又はこれらに類するものへの言及は、実施形態を参照して記載される特定の機構、構造、又は特性を、この出願の１つ以上の実施形態が含むことを指し示す。従って、この明細書において、様々な箇所に現れる例えば“一実施形態において”、“一部の実施形態において”、“他の一部の実施形態において”、及び“他の実施形態において”などの記述は、必ずしも同じ実施形態に言及することを意味するわけではない。その代わりに、それらの記述は、別段の断りが具体的に強調されない限り、“実施形態のうち全てではないが１つ以上”を意味する。用語“含む”、“有する”、“持つ”、及びこれらの用語の変形は全て、別段の断りが具体的に強調されない限り、“含むが、それに限定されない”を意味する。
この出願の一実施形態は、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを提供する。当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタは、図１に示すＮ型バッファ層１０を含み、Ｎ型バッファ層１０の一方の面が第１主面であり、Ｎ型バッファ層１０の他方の面が第２主面である。Ｎ型バッファ層１０の第１主面上にスーパージャンクション構造層２０が形成され、スーパージャンクション構造層２０は複数のドリフト領域を含む。具体的に、複数のドリフト領域の一部はＰ型ドリフト領域２０１であり、複数のドリフト領域の他の一部はＮ型ドリフト領域２０２であり、Ｐ型ドリフト領域２０１とＮ型ドリフト領域２０２とが第１方向ａに交互に配置される。なお、ここでの第１方向ａは、Ｎ型バッファ層１０がスーパージャンクション構造層２０を向く方向に形成される第２方向ｂに対して垂直である。スーパージャンクション構造層２０上に、当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのフロントサイドコンポーネントが形成される。
なお、フロントサイドコンポーネントの構造には複数の可能性があり、ここではフロントサイドコンポーネントのオプション構造を提供する。フロントサイドコンポーネントのその構造に関する詳細について、図１に示す構造をなおも参照されたい。このフロントサイドコンポーネントは、スーパージャンクション構造層２０上に形成されたＮドリフト層３０と、Ｎドリフト層３０上に形成されたＰベース層４０と、Ｐベース層４０の表面上に形成されたＮ型エミッタ層５０及びＰ＋コンタクト層６０とを含んでおり、Ｎ型エミッタ層５０及びＰ＋コンタクト層６０も第１方向ａに交互に配置されている。また、このフロントサイドコンポーネントは更にゲート電極７０を含んでいる。ゲート電極７０は、Ｎ型エミッタ層５０の表面からＮドリフト層３０まで突き抜けており、ゲート電極７０の表面層上にゲート酸化物層８０が形成されている。このフロントサイドコンポーネントは更に、Ｎ型エミッタ層５０上に形成されたエミッタ電極９０を含んでいる。エミッタ電極９０はＮ型エミッタ層５０に電気的に接続され、エミッタ電極９０はゲート電極７０から絶縁される。
図１に示す構造をなおも参照されたい。Ｎ型バッファ層１０の第２主面上にコレクタ層１００が形成される。コレクタ層１００は特に、複数のＰ＋コレクタ１００１及び複数のＮ＋コレクタ１００２を含む。具体的には、Ｐ＋コレクタ１００１及びＮ＋コレクタ１００２も第１方向ａに交互に配置される。図１に示す構造をなおも参照されたい。コレクタ層１００上にコレクタ電極層１１０が形成される。
理解されるべきことには、当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、Ｎ＋コレクタ１００２と、Ｎ型バッファ層１０と、Ｎ＋コレクタ１００２に対応する領域内のスーパージャンクション構造層２０のＮ型ドリフト領域２０２と、Ｎドリフト層３０と、Ｐベース層４０とが、ＦＲＤを形成する。
より直感的な説明を容易にするために、図２に示す構造にて、互いに隣接するＰ＋コレクタ１００１及びＮ＋コレクタ１００２が１つのコレクタユニットを形成する例を使用する。理解されるべきことには、この出願のこの実施形態で提供されるスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタにおけるコレクタ層１００は、第１方向に配置された複数のコレクタユニットを含むが、それらは図２に示されていない。また、第１方向ａに配置された複数のコレクタユニットをコレクタ層１００が含むとき、スーパージャンクション構造層２０内の、Ｎ＋コレクタ１００２に対応する第１領域Ｓ１及びＰ＋コレクタ１００１に対応する第２領域Ｓ２は、図２の構造に限定されるものではない。
図２に示す構造をここで詳細に説明する。コレクタユニットに対応するスーパージャンクション構造層２０内に領域において、Ｎ＋コレクタ１００２に対応する部分が第１領域Ｓ１を形成し、Ｐ＋コレクタ１００１に対応する部分が第２領域Ｓ２を形成する。第２方向ｂにおいて、第１領域Ｓ１内のスーパージャンクション構造層２０の厚さはＬ１であり、第２領域Ｓ２内のスーパージャンクション構造層２０の厚さはＬ２である。第１領域Ｓ１内のドリフト領域は第２方向ｂにおいて連続しており、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているので、第１領域Ｓ１内のスーパージャンクション構造層２０の厚さＬ１は、第２方向ｂにおけるこの領域内の各ドリフト領域の長さであり、同様に、第２領域Ｓ２内のスーパージャンクション構造層２０の厚さＬ２は、第２方向ｂにおけるこの領域内の各ドリフト領域の長さである。図２に示す構造から分かることには、第１領域Ｓ１内の各ドリフト領域の長さＬ１は、第２領域Ｓ２内の各ドリフト領域の長さＬ２に等しくない。
具体的には、図２に示す構造を用いることにより、方式１が形成される。方式１において、第１領域Ｓ１内のスーパージャンクション構造層２０の厚さは、第２領域Ｓ２内のスーパージャンクション構造層の厚さよりも大きい。第１領域Ｓ１について、第１領域Ｓ１内のドリフト領域は第２方向ｂにおいて連続しており、すなわち、各ドリフト領域は、第２方向ｂにセグメント化した領域を持っていない。同様に、第２領域Ｓ２について、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しており、すなわち、各ドリフト領域は、第２方向ｂにセグメント化した領域を持っていない。これが意味することは、方式１の構造では、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域及び第２領域Ｓ２内の各ドリフト領域の長さが、第２方向ｂにおける第１領域Ｓ１及び第２領域Ｓ２の膜厚を変えることによって調節されるということである。
理解されるべきことには、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さが、第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さに等しくないとき、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さと、第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さとの間の相対的関係を調節して、ＭＣＵが軽負荷状態にあるときにＭＣＵが各モードにある時間を柔軟に制御し得る。これは、ＭＣＵが軽負荷状態にあるときにＭＣＵがＭＯＳＦＥＴモードにある時間を長くし、それによりＭＣＵの変換効率を向上させる。
方式１に基づいて方式２が形成され、方式２は、以下の点でのみ方式１と異なり、すなわち、第２方向ｂにおいて、第１領域Ｓ１内のスーパージャンクション構造層２０の厚さが第２領域Ｓ２内のスーパージャンクション構造層の厚さよりも小さいという点でのみ異なる。換言すれば、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さが、第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さよりも短い。また、方式１と方式２との間の相違は、第２方向ｂにおける第１領域Ｓ１及び第２領域Ｓ２の膜厚を変えることのみにあり、それ故に、方式２を添付図面に示すことはしない。
確かなことには、方式１において、第２方向ｂにおける第１領域Ｓ１内のスーパージャンクション構造層２０の厚さは、代わりに、第２方向ｂにおける第２領域Ｓ２内のスーパージャンクション構造層２０の厚さに等しく設定されてもよい。具体的には、第１領域Ｓ１内の各ドリフト領域の中に及び／又は第２領域Ｓ２内の各ドリフト領域の中にセグメント化した領域を配置する方法を用いることによって、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さ、及び第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さが等しくないように調節される。
なお、セグメント化した領域の配置位置及び設定数量を変えることにより、少なくとも以下の方式が形成される。
図３における方式３を参照されたい。第２方向ｂにおいて、第１領域Ｓ１内のスーパージャンクション構造層２０の厚さＬ１は、第２領域Ｓ２内のスーパージャンクション構造層２０の厚さＬ２に等しい。また、第２領域Ｓ２内のドリフト領域は、第２方向ｂにおいて不連続である。具体的には、第２領域Ｓ２内の各ドリフト領域が、第２方向ｂにセグメント化した領域ｃを持ち、複数のドリフト領域のセグメント化した領域が、第１方向ａにおいて連続している。理解されるべきことには、セグメント化した領域ｃを強調することの容易さのために、図３では分離に破線を用いている。
方式３に基づいて方式４が形成される。図４に示す構造において、方式４は、以下の点でのみ方式３と異なり、すなわち、第２領域Ｓ２内のドリフト領域のセグメント化した領域ｃが第１方向ａにおいて不連続であるという点でのみ異なる。他の構造は全て、方式３におけるものと同じであり、詳細をここで再び説明することはしない。
方式３に基づいて方式５が形成される。図５に示す構造において、方式５は、以下の点でのみ方式３と異なり、すなわち、第２領域Ｓ２内の各ドリフト領域の中に、２つのセグメント化した領域、すなわち、図５のセグメント化した領域ｃ１及びセグメント化した領域ｃ２が配置されるという点でのみ異なる。また、複数のドリフト領域のセグメント化した領域ｃ１が第１方向ａにおいて連続しており、複数のドリフト領域のセグメント化した領域ｃ２も第１方向ａにおいて連続している。他の構造は全て、方式３におけるものと同じであり、詳細をここで再び説明することはしない。理解されるべきことには、第２領域Ｓ２の各ドリフト領域の中に少なくとも２つのセグメント化した領域が存在することができ、詳細をここで説明することはしない。
方式５に基づいて方式６が形成される。図６に示す構造において、第２領域Ｓ２内の各ドリフト領域は、２つのセグメント化した領域、すなわち、図６のセグメント化した領域ｃ１及びセグメント化した領域ｃ２を持つ。なおも図６を参照されたい。方式６は、以下の点でのみ方式５と異なり、すなわち、第２領域Ｓ２内の複数のドリフト領域のセグメント化した領域ｃ１は第１方向ａにおいて連続しており、第２領域Ｓ２内の各ドリフト領域のセグメント化した領域ｃ２、及び第２領域Ｓ２内の他のドリフト領域のセグメント化した領域ｃ２は第１方向ａにおいて不連続であるという点でのみ異なる。他の構造は全て、方式５におけるものと同じであり、詳細をここで再び説明することはしない。
方式５に基づいて方式７が形成される。図７に示す構造において、第２領域Ｓ２内の各ドリフト領域は、２つのセグメント化した領域、すなわち、図７のセグメント化した領域ｃ１及びセグメント化した領域ｃ２を持つ。なおも図７を参照されたい。方式７は、以下の点でのみ方式５と異なり、すなわち、第２領域Ｓ２内の各ドリフト領域のセグメント化した領域ｃ１、及び第２領域Ｓ２内の他のドリフト領域のセグメント化した領域ｃ１は第１方向ａにおいて不連続であり、且つ第２領域Ｓ２内の各ドリフト領域のセグメント化した領域ｃ２、及び第２領域Ｓ２内の他のドリフト領域のセグメント化した領域ｃ２は第１方向ａにおいて不連続であるという点でのみ異なる。他の構造は全て、方式５におけるものと同じであり、詳細をここで再び説明することはしない。
なお、前述の方式３、方式４、方式５、方式６、及び方式７の全てにおいて、セグメント化した領域は第２領域Ｓ２内に配置されている。理解されるべきことには、セグメント化した領域は第１領域Ｓ１内に配置されてもよく、第２領域Ｓ２内にセグメント化した領域が配置されてなくてもよい。これに基づき、方式３に基づいて方式８が形成され、方式４に基づいて方式９が形成され、方式５に基づいて方式１０が形成され、方式６に基づいて方式１１が形成され、そして、方式７に基づいて方式１２が形成される。詳細は以下の通りである。
方式３に基づいて方式８が形成され、方式８は、以下の点でのみ方式３と異なり、すなわち、セグメント化した領域が第１領域Ｓ１内に配置され、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているという点でのみ異なる。方式８における他の構造は全て、方式３におけるものと同じであり、それ故に、方式８を添付図面に示すことはしない。
方式４に基づいて方式９が形成され、方式９は、以下の点でのみ方式４と異なり、すなわち、セグメント化した領域が第１領域Ｓ１内に配置され、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているという点でのみ異なる。方式９における他の構造は全て、方式４におけるものと同じであり、それ故に、方式９を添付図面に示すことはしない。
方式５に基づいて方式１０が形成され、方式１０は、以下の点でのみ方式５と異なり、すなわち、セグメント化した領域が第１領域Ｓ１内に配置され、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているという点でのみ異なる。方式１０における他の構造は全て、方式５におけるものと同じであり、それ故に、方式１０を添付図面に示すことはしない。
方式６に基づいて方式１１が形成され、方式１１は、以下の点でのみ方式６と異なり、すなわち、セグメント化した領域が第１領域Ｓ１内に配置され、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているという点でのみ異なる。方式１１における他の構造は全て、方式６におけるものと同じであり、それ故に、方式１１を添付図面に示すことはしない。
方式７に基づいて方式１２が形成され、方式１２は、以下の点でのみ方式７と異なり、すなわち、セグメント化した領域が第１領域Ｓ１内に配置され、第２領域Ｓ２内のドリフト領域は第２方向ｂにおいて連続しているという点でのみ異なる。方式１２における他の構造は全て、方式７におけるものと同じであり、それ故に、方式１２を添付図面に示すことはしない。
理解されるべきことには、セグメント化した領域が第１領域Ｓ１内の各ドリフト領域の中に配置されるとき、セグメント化した領域は、第２領域Ｓ２内の各ドリフト領域の中にも配置されてよい。具体的には、第２領域Ｓ２内のみにセグメント化した領域を配置することによって形成される方式３、方式４、方式５、方式６、及び方式７が、第１領域Ｓ１内のみにセグメント化した領域を配置することによって形成される方式８、方式９、方式１０、方式１１、及び方式１２と任意に組み合わされ得る。組み合わせにおいて必要とされるのは、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さが、第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さに等しくないようにすべきであるということだけである。
方式３及び方式８におけるソリューションを組み合わせて方式１３を形成する例を説明に用い、他の組み合わせ方式についてここで説明することはしない。方式１３における具体的構造は以下の通りである。
方式３及び方式８に基づいて方式１３が形成される。図８に示す構造を参照されたい。方式１３において、第１領域Ｓ１内の各ドリフト領域は、第２方向ｂにセグメント化した領域ｃ１を持ち、第１領域Ｓ１内の複数のドリフト領域のセグメント化した領域ｃ１は、第１方向ａにおいて連続している。さらに、第２領域Ｓ２内の各ドリフト領域は、第２方向ｂにセグメント化した領域ｃ２を持ち、第２領域Ｓ２内の複数のドリフト領域のセグメント化した領域ｃ２は、第１方向ａにおいて連続している。方法１３では、第２方向ｂにおけるセグメント化した領域ｃ１及びセグメント化した領域ｃ２の長さを調節することによって、第２方向ｂにおける第１領域Ｓ１内の各ドリフト領域の長さが第２方向ｂにおける第２領域Ｓ２内の各ドリフト領域の長さに等しくないことを制御することができ、第１領域Ｓ１内の各ドリフト領域の長さと第２領域Ｓ２内の各ドリフト領域の長さとの間の相対的関係を調節して、ＭＣＵが軽負荷状態にあるときにＭＣＵが各モードにある時間を柔軟に制御し得る。これは、ＭＣＵが軽負荷状態にあるときにＭＣＵがＭＯＳＦＥＴモードにある時間を長くし、それによりＭＣＵの変換効率を向上させる。
さらに、電気レベルを低下させるために、図２に示した方式１におけるＮ＋コレクタ１００２に対応するスーパージャンクション構造層２０の第１領域Ｓ１内のドリフト領域を更に、スルーホール１２０に充填された導電材料を介してエミッタ電極９０に電気的に接続して、図９に示す構造を形成してもよい。理解されるべきことには、図９における構造は単に例示的説明のためのものであり、第１領域Ｓ１内のドリフト領域とエミッタ電極９０との間の具体的な接続方式はこれに限定されるものではない。理解されるべきことには、図９における構造では、ＭＣＵが軽負荷状態にあるときにＭＣＵが各モードにある時間を柔軟に制御するために、第１領域Ｓ１内の各ドリフト領域の長さと第２領域Ｓ２内の各ドリフト領域の長さとの間の長さ関係を調節することを前提としてスーパージャンクション構造層２０の電気レベルが低下される。これは、ＭＣＵが軽負荷状態にあるときにＭＣＵがＭＯＳＦＥＴモードにある時間を長くし、それによりＭＣＵの変換効率を向上させる。確かなことには、方式１におけるＰ＋コレクタ１００１に対応するスーパージャンクション構造層２０の第２領域Ｓ２内のドリフト領域が代わりにエミッタ電極９０に電気的に接続されてもよいし、あるいは、第１領域Ｓ１内及び第２領域Ｓ２内の両方のスーパージャンクション構造層２０の部分がエミッタ電極９０に電気的に接続されてもよい。これら２つの接続方式は、図９におけるスルーホール１２０の配置位置及び設定数を変えることと等価であり、それ故に、それらの接続方式を添付図面に示すことはしない。
理解されるべきことには、前述のソリューションでは、方式１におけるスーパージャンクション構造層２０の第１領域Ｓ１内のドリフト領域がエミッタ電極９０に電気的に接続される単なる一例を説明に用いている。確かなことには、代わりに前述の方式２から方式１３におけるスーパージャンクション構造層２０がエミッタ電極９０に電気的に接続されて電気レベルを低下させてもよい。それらの方式における電気接続構造は図９におけるものと同じであり、それ故に、そこでの電気接続構造を添付図面に示すことはしない。
他の一態様において、この出願は更に、電気自動車モータ制御ユニットを提供する。当該電気自動車モータ制御ユニットは、スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを含む。このスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタは、前述の技術的ソリューションにおけるスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのうちのいずれかである。電気自動車ＭＣＵの動作中、ＦＲＤモード、ＭＯＳＦＥＴモード、及びＩＧＢＴモードの３つのモードが存在する。ＭＣＵのスイッチとして使用されるこのスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタでは、図２に示した内部のスーパージャンクション構造層２０において、Ｎ＋コレクタ１００２に対応する第１領域Ｓ１内の各ドリフト領域の第２方向ｂにおける長さ、及びＰ＋コレクタ１００１に対応する第２領域Ｓ２内の各ドリフト領域の第２方向ｂにおける長さが柔軟に調節される。これは、軽負荷状態で動作するときにＭＯＳＦＥＴモードにあるモータ制御ユニットの期間を長くすることができ、それによりＭＣＵの変換効率を向上させる。
明らかなことには、当業者は、この出願の実施形態の精神及び範囲から逸脱することなく、この出願の実施形態に様々な変更及び変形を為すことができる。この出願は、この出願の実施形態のそれら変更及び変形を、以下の請求項及びそれらの均等技術によって定められる保護の範囲に入る限りにおいてカバーすることを意図している。

Claims (10)

  1. スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタであって、
    Ｎ型バッファ層と、
    前記Ｎ型バッファ層の第１主面上に形成されたスーパージャンクション構造層であり、当該スーパージャンクション構造層は複数のドリフト領域を有し、該複数のドリフト領域の一部はＰ型ドリフト領域であり、該複数のドリフト領域の他の一部はＮ型ドリフト領域であり、前記Ｐ型ドリフト領域と前記Ｎ型ドリフト領域とが第１方向に交互に配置され、前記第１方向は、前記Ｎ型バッファ層が当該スーパージャンクション構造層を向く方向に形成される第２方向に対して垂直である、スーパージャンクション構造層と、
    前記スーパージャンクション構造層上に形成された、当該スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタのフロントサイドコンポーネントと、
    前記Ｎ型バッファ層の第２主面上に形成されたコレクタ層であり、当該コレクタ層はＰ＋コレクタ及びＮ＋コレクタを有し、該Ｐ＋コレクタ及び該Ｎ＋コレクタが前記第１方向に交互に配置されている、コレクタ層と、
    前記コレクタ層上に形成されたコレクタ電極層と、
    を有し、
    前記スーパージャンクション構造層内で、前記Ｎ＋コレクタに対応する領域部分が第１領域を形成し、前記Ｐ＋コレクタに対応する領域部分が第２領域を形成し、前記第２方向において、前記第１領域内の各ドリフト領域の長さは、前記第２領域内の各ドリフト領域の長さより大きい、
    スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  2. 前記フロントサイドコンポーネントは、
    前記スーパージャンクション構造層上に形成されたＮドリフト層と、
    前記Ｎドリフト層上に形成されたＰベース層と、
    前記Ｐベース層の表面上に形成されたＮ型エミッタ層及びＰ＋コンタクト層であり、前記第１方向に交互に配置されたＮ型エミッタ層及びＰ＋コンタクト層と、
    前記Ｎ型エミッタ層の表面から前記Ｎドリフト層まで突き抜けたゲート電極であり、当該ゲート電極の表面層上にゲート酸化物層が形成されているゲート電極と、
    前記Ｎ型エミッタ層上に形成されたエミッタ電極であり、前記Ｎ型エミッタ層に電気的に接続されるとともに前記ゲート電極から絶縁されているエミッタ電極と、
    を有する、請求項１に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  3. 前記第２方向において、前記第１領域内の前記スーパージャンクション構造層の厚さは、前記第２領域内の前記スーパージャンクション構造層の厚さに等しくなく、前記第１領域内のドリフト領域は前記第２方向において連続しており、前記第２領域内のドリフト領域は前記第２方向において連続している、請求項２に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  4. 前記第２方向において、前記第１領域内の前記スーパージャンクション構造層の厚さは、前記第２領域内の前記スーパージャンクション構造層の厚さに等しく、前記第１領域内のドリフト領域は前記第２方向において不連続であり、及び／又は前記第２領域内のドリフト領域は前記第２方向において不連続である、請求項２に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  5. 前記第１領域内又は前記第２領域内で、各ドリフト領域が、前記第２方向にセグメント化した領域を持ち、複数のドリフト領域の前記セグメント化した領域が前記第１方向において連続している、請求項４に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  6. 前記第１領域内又は前記第２領域内で、各ドリフト領域が、前記第２方向にセグメント化した領域を持ち、複数のドリフト領域の前記セグメント化した領域は前記第１方向において不連続である、請求項４に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  7. 前記第１領域内及び前記第２領域内で、各ドリフト領域は、前記第２方向にセグメント化した領域を持ち、前記第２方向において、前記第１領域内の各ドリフト領域の前記セグメント化した領域の長さは、前記第２領域内の各ドリフト領域の前記セグメント化した領域の長さに等しくない、請求項４に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  8. 前記第１領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において連続しており、且つ前記第２領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において連続している、又は
    前記第１領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において不連続であり、且つ前記第２領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において不連続である、又は
    前記第１領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において連続しており、且つ前記第２領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において不連続である、又は
    前記第１領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において不連続であり、且つ前記第２領域内の複数のドリフト領域の前記セグメント化した領域は、前記第１方向において連続している、
    請求項７に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  9. 前記スーパージャンクション構造層は、前記第１領域において前記エミッタ電極に電気的に接続されている、又は
    前記スーパージャンクション構造層は、前記第２領域において前記エミッタ電極に電気的に接続されている、又は
    前記スーパージャンクション構造層は、前記第１領域において前記エミッタ電極に電気的に接続され、且つ前記スーパージャンクション構造層は、前記第２領域において前記エミッタ電極に電気的に接続されている、
    請求項２乃至８のいずれか一項に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ。
  10. 請求項１乃至９のいずれか一項に記載のスーパージャンクション逆導通絶縁ゲートバイポーラトランジスタを有する電気自動車モータ制御ユニット。
JP2022526376A 2020-06-12 2020-06-12 スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット Active JP7386994B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/095946 WO2021248494A1 (zh) 2020-06-12 2020-06-12 一种超结逆导型绝缘栅双极晶体管及电动汽车电极控制器

Publications (2)

Publication Number Publication Date
JP2023500151A JP2023500151A (ja) 2023-01-04
JP7386994B2 true JP7386994B2 (ja) 2023-11-27

Family

ID=78846800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022526376A Active JP7386994B2 (ja) 2020-06-12 2020-06-12 スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット

Country Status (5)

Country Link
US (1) US20220246720A1 (ja)
EP (1) EP4030490A4 (ja)
JP (1) JP7386994B2 (ja)
CN (1) CN114097094A (ja)
WO (1) WO2021248494A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179379A1 (ja) 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2015213141A (ja) 2014-04-17 2015-11-26 富士電機株式会社 縦型半導体装置およびその製造方法
JP2016225583A (ja) 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
JP2019068096A (ja) 2018-12-20 2019-04-25 ローム株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP4289123B2 (ja) * 2003-10-29 2009-07-01 富士電機デバイステクノロジー株式会社 半導体装置
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016063681A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置
US9799725B2 (en) * 2015-03-05 2017-10-24 Infineon Technologies Americas Corp. IGBT having a deep superjunction structure
DE102015118322B4 (de) * 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN107768429B (zh) * 2017-10-27 2020-11-13 电子科技大学 一种具有混合导电模式的超结igbt器件
CN111129133B (zh) * 2018-10-30 2021-03-02 比亚迪半导体股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
CN109860284B (zh) * 2019-01-24 2022-06-03 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管结构及其制备方法
CN110444584A (zh) * 2019-08-12 2019-11-12 电子科技大学 一种具有超结的逆导型igbt
CN110993687B (zh) * 2019-12-18 2021-03-16 电子科技大学 一种超结逆导型栅控双极型器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179379A1 (ja) 2012-05-29 2013-12-05 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JP2015213141A (ja) 2014-04-17 2015-11-26 富士電機株式会社 縦型半導体装置およびその製造方法
JP2016225583A (ja) 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
JP2019068096A (ja) 2018-12-20 2019-04-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN114097094A (zh) 2022-02-25
US20220246720A1 (en) 2022-08-04
EP4030490A1 (en) 2022-07-20
EP4030490A4 (en) 2022-12-07
WO2021248494A1 (zh) 2021-12-16
JP2023500151A (ja) 2023-01-04

Similar Documents

Publication Publication Date Title
JP4952638B2 (ja) 半導体素子と半導体装置とその駆動方法
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN104488085A (zh) 电力变换用开关元件以及电力变换装置
JP5235443B2 (ja) トレンチゲート型半導体装置
CN104823281B (zh) 半导体装置以及使用了该半导体装置的电力变换装置
JP2001217419A (ja) 半導体装置
CN103855155A (zh) 一种三模式集成绝缘栅型双极晶体管及其形成方法
JP7386994B2 (ja) スーパージャンクション逆導通絶縁ゲートバイポーラトランジスタ、及び電気自動車モータ制御ユニット
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
JP6318061B2 (ja) 半導体装置
JP3491049B2 (ja) 整流素子およびその駆動方法
JP2015154001A (ja) 半導体モジュール
CN102386231B (zh) 半导体装置
US20230018508A1 (en) Insulated gate bipolar transistor, motor control unit, and vehicle
WO2020137124A1 (ja) 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両
CN111697067A (zh) 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
JP7527256B2 (ja) 半導体装置及び半導体装置の制御方法
CN108735801A (zh) 一种超结功率dmos器件
TWI836801B (zh) 半導體裝置、半導體裝置之製造方法及電力變換裝置
WO2015045563A1 (ja) 半導体装置およびこれを用いた電力変換装置
JP2008300590A (ja) 双方向横形絶縁ゲート型バイポーラトランジスタ
JP3196575B2 (ja) 複合半導体装置及びそれを使った電力変換装置
WO2014128839A1 (ja) 半導体装置およびそれを用いた電力変換装置
TW202339186A (zh) 半導體裝置及電力變換裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R150 Certificate of patent or registration of utility model

Ref document number: 7386994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150