JP5794195B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP5794195B2 JP5794195B2 JP2012098720A JP2012098720A JP5794195B2 JP 5794195 B2 JP5794195 B2 JP 5794195B2 JP 2012098720 A JP2012098720 A JP 2012098720A JP 2012098720 A JP2012098720 A JP 2012098720A JP 5794195 B2 JP5794195 B2 JP 5794195B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- gate
- drive circuit
- energization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
第1通電手段の逆流防止手段は中間電圧供給側への逆流を防止するので第1トランジスタのゲート電圧は第2直流電圧まで上昇する。ゲート電圧が中間電圧付近を超えると第1通電手段は第1トランジスタのゲートを駆動する駆動能力が低下するため、その後には第2通電手段が第1トランジスタのゲート電圧を高電圧まで上昇させる。したがって、第1トランジスタのゲート電圧の上昇勾配を初期通電時より低下させることができ、当該ドレイン電圧のオーバーシュートを抑制し低ノイズ化を図ることができる。
以下、スイッチング電源回路に適用した第1実施形態について図1〜図4を参照しながら説明する。
図5は第2実施形態を示す。この第2実施形態では、スイッチSW1としてpチャネル型のMOSトランジスタM3を用いている。そして、このMOSトランジスタM3の基板電位を動作用電圧の最高電位となる第2直流電圧V2に一致させることで逆流防止用のダイオードを設けていない。前述実施形態と同一または類似部分には同一または類似符号を付して説明を省略し、以下異なる部分について説明する。
図6は第3実施形態を示す。この図6に示すように、ロウサイド側のダイオードD1に代えて、同期整流素子としてMOSトランジスタM4を用いて構成しても良い。このMOSトランジスタM4は損失低減のため同期整流用に用いられる。すなわち、MOSトランジスタM1のオン状態では電源から出力側に電力供給されることになるが、MOSトランジスタM1がオフされMOSトランジスタM4のオン状態ではGND側から回生電流が流れる。なお、これらの2つのMOSトランジスタM1、M4の双方がオフされた状態ではMOSトランジスタM4に並列接続された還流ダイオードを通じて回生電流が流れることになる。このような構成でも同様に適用できる。
本発明は、前述した実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
駆動パルス発生回路Pが定電流回路CIの制御電圧VとMOSトランジスタM2に印加する制御電圧V1を同時に印加する形態を示したが、定電流回路CIへの制御電圧Vの印加タイミングを異ならせることで、ゲート電圧Vgの初期通電時/その後の上昇勾配を調整し、これによりスイッチング速度(ターンオン速度)/オーバーシュート量を調整するようにしても良い。
Claims (7)
- ハイサイド側に接続され誘導性負荷に駆動電流を供給するnチャネル電圧制御型の第1トランジスタ(M1)のゲート電圧の目標電圧として中間電圧をゲートに通電し、当該中間電圧供給側への逆流を防止する逆流防止手段を備えた第1通電手段(SW1)と、
前記第1トランジスタ(M1)のゲート電圧の目標電圧として前記中間電圧よりも高い高電圧(V2)を当該ゲートに通電する第2通電手段(SW3)と、
前記第1トランジスタ(M1)に印加するゲート電圧を上昇させるとき、前記第1通電手段(SW1)および前記第2通電手段(SW3)を同一タイミングで通電オン制御し、前記第1トランジスタのゲート電圧について前記中間電圧付近を超えさせて前記第1通電手段により前記第1トランジスタのゲートを駆動する駆動能力を低下させ、その後も前記第2通電手段により前記第1トランジスタのゲート電圧を上昇させた後、前記第1通電手段および前記第2通電手段を同一タイミングで通電オフ制御する制御手段(P)と、を備えたことを特徴とするゲート駆動回路。 - 前記第1通電手段(SW1)の逆流防止手段は、前記第1トランジスタ(M1)に印加される第1直流電圧(V1)、又は、前記高電圧(V2)或いはその間の電圧の供給源から前記第1トランジスタ(M1)のゲートに通電する通電経路に設けられたnチャネル電圧制御型の第2トランジスタ(M2)を備え、前記第2トランジスタ(M2)の基板電位がゲート駆動回路の動作用電圧の最小値に保持されることで構成されることを特徴とする請求項1記載のゲート駆動回路。
- 前記第1通電手段(SW1)の逆流防止手段は、前記第1トランジスタ(M1)に印加される第1直流電圧(V1)、又は、前記高電圧(V2)又はその間の電圧の供給源から前記第1トランジスタ(M1)のゲートに通電する通電経路に設けられたpチャネル電圧制御型の第3トランジスタ(M3)を備え、前記第3トランジスタ(M3)の基板電位がゲート駆動回路の動作用電圧の最大値に保持されることで構成されることを特徴とする請求項1記載のゲート駆動回路。
- 前記第2通電手段(SW3)は、前記第1トランジスタ(M1)のゲート容量に一定速度で電荷を供給することで当該第1トランジスタのゲート電圧を一定速度で上昇させる定電流回路(CI)を備えることを特徴とする請求項1〜3の何れかに記載のゲート駆動回路。
- 前記第1通電手段(SW1)には、前記第1トランジスタ(M1)に印加する第1直流電圧(V1)以上で且つ前記高電圧未満の電圧が動作用電圧として供給されることを特徴とする請求項1〜4の何れかに記載のゲート駆動回路。
- 前記第2通電手段(SW3)は、pチャネル型のMOSトランジスタを備え、前記第3トランジスタ(M3)の基板電位がゲート駆動回路の動作用電圧の最大値に保持されることで構成されることを特徴とする請求項1〜5の何れかに記載のゲート駆動回路。
- 前記第2通電手段(SW3)は、nチャネル型のMOSトランジスタを備え、前記第2トランジスタ(M2)の基板電位がゲート駆動回路の動作用電圧の最小値に保持されることを特徴とする請求項1〜6の何れかに記載のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012098720A JP5794195B2 (ja) | 2012-04-24 | 2012-04-24 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012098720A JP5794195B2 (ja) | 2012-04-24 | 2012-04-24 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229654A JP2013229654A (ja) | 2013-11-07 |
JP5794195B2 true JP5794195B2 (ja) | 2015-10-14 |
Family
ID=49676912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012098720A Expired - Fee Related JP5794195B2 (ja) | 2012-04-24 | 2012-04-24 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5794195B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020209007A1 (ja) | 2019-04-09 | 2020-10-15 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2910859B2 (ja) * | 1989-09-29 | 1999-06-23 | 株式会社東芝 | 半導体素子の駆動回路 |
JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
JP4161737B2 (ja) * | 2003-02-20 | 2008-10-08 | 株式会社日立製作所 | 半導体装置の駆動方法および装置 |
-
2012
- 2012-04-24 JP JP2012098720A patent/JP5794195B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013229654A (ja) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5961042B2 (ja) | ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器 | |
EP1831998B1 (en) | Self-timed switching regulator pre-driver | |
JP5341780B2 (ja) | 電力供給制御回路 | |
JP5341781B2 (ja) | 電力供給制御回路 | |
US7388422B2 (en) | Charge pump circuit for high side drive circuit and driver driving voltage circuit | |
US8138819B2 (en) | Driving transistor control circuit | |
US8258852B2 (en) | Bootstrapped high-side driver control without static DC current for driving a motor bridge circuit | |
JP5482815B2 (ja) | パワーmosfetの駆動回路およびその素子値決定方法 | |
US8305122B2 (en) | Laser diode driver | |
US9831856B2 (en) | Electronic drive circuit and method | |
JP7282599B2 (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
JP2008182381A (ja) | 高速ゲート駆動回路 | |
KR101820970B1 (ko) | 볼티지 레귤레이터 | |
JP2009044304A (ja) | 半導体素子制御装置 | |
JP6478826B2 (ja) | ハイサイドドライバ回路及び半導体装置 | |
JP2023063081A (ja) | スイッチング回路、dc/dcコンバータおよびその制御回路 | |
US9312848B2 (en) | Glitch suppression in an amplifier | |
US7088151B1 (en) | High voltage gate driver using a low voltage multi-level current pulse translator | |
JP5794195B2 (ja) | ゲート駆動回路 | |
JP5447575B2 (ja) | 駆動装置 | |
JP5611118B2 (ja) | 半導体集積回路 | |
JP7308661B2 (ja) | スイッチングトランジスタの駆動回路 | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
JP6459917B2 (ja) | 通電素子駆動装置 | |
JP4888199B2 (ja) | 負荷駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150727 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5794195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |