JP5482815B2 - パワーmosfetの駆動回路およびその素子値決定方法 - Google Patents
パワーmosfetの駆動回路およびその素子値決定方法 Download PDFInfo
- Publication number
- JP5482815B2 JP5482815B2 JP2012021805A JP2012021805A JP5482815B2 JP 5482815 B2 JP5482815 B2 JP 5482815B2 JP 2012021805 A JP2012021805 A JP 2012021805A JP 2012021805 A JP2012021805 A JP 2012021805A JP 5482815 B2 JP5482815 B2 JP 5482815B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power mosfet
- impedance
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
(A)第kオンスイッチをオン、第kオフスイッチをオフ
(B)第kオンスイッチをオンからオフした後、第kオフスイッチをオン
(C)第kオフスイッチをオンからオフすると同時に第kインピーダンス切替部を開放状態から第kインピーダンス状態、第mオンスイッチをオン
に示す(A)〜(C)を含む切替制御を行う(但し、kは1又は2、mはその他方)。
以下、第1実施例について図1ないし図15を参照して説明する。本実施形態では、ハーフブリッジ回路に適用した実施例を示す。
(2)Ssd1を「L」(オフ),Ssd2を「L」(オフ)
(3)Ssd1を「L」(オフ),Ssd2を「H」(オン)
(4)Ssd1を「L」(オフ),Ssd2を「L」(オフ)
これらの(1)〜(4)の各区間のそれぞれの状態が繰り返されることにより、論理回路13は、所定周期のオンオフ制御信号Sg11,Sg12,S1,Sg21,Sg22,S2を出力する。図5は、このオンオフ制御信号に応じて変化するハイサイド側、ローサイド側のパワーMOSFETのオンオフ状態を示しており、図6は、この状態をタイミングチャートで示している。(1)〜(4)の各区間では論理回路13の出力は下記の状態を繰り返す。
(2)Sg12,Sg22は「H」(オン)、その他は「L」(オフ)
(3)S1、Sg21は「H」(オン)、その他は「L」(オフ)
(4)Sg12、Sg22は「H」(オン)、その他は「L」(オフ)
尚、このようなスイッチングを繰り返すと、(1)区間と(2)区間の間ではスイッチS1HとS2Hがほぼ同時にオン、オフすることになり、(3)区間と(4)区間の間ではスイッチS1LとS2Lがほぼ同時にオン、オフすることになるが、直流電源10H、10Lの短絡防止のため、所定のデッドタイムを設けるように回路を構成するとよい。
(1)区間において、ハイサイド側では、スイッチS1Hがオンしその他のスイッチS2H,S3Hがオフするため、MOSFET3Hのゲートには直流電源10Hから電荷が供給されることになりMOSFET3Hのゲート入力容量が充電される。この(1)区間では、図6(i)に示すように、MOSFET3Hのゲートソース間電圧Vgs1は当該MOSFET3Hのゲートソース間の閾値電圧Vtを超えるため、MOSFET3Hはオンする。
(2)区間において、ハイサイド側では、スイッチS1Hがターンオフした後スイッチS2Hがターンオンするため、MOSFET3Hのゲートの蓄積電荷はスイッチング速度調整回路8Hの抵抗RfHを通じて放電される。したがって、図6(i)に示すように、MOSFET3Hはそのゲートソース間電圧Vgs1が低下し、閾値電圧Vtを下回るとオフする。
(3)区間において、ハイサイド側では、スイッチS2Hがターンオフすると共にスイッチS3Hがターンオンするため、MOSFET3Hのゲートソース間にはオフ保持回路9Hのインピーダンス素子ZHが接続されるようになり、オフ保持回路9HがMOSFET3Hのゲートソース間をインピーダンス素子ZHによって所定のインピーダンスに保持する。これにより、図6(i)に示すようにMOSFET3Hはオフ状態に保持される。
(4)区間において、ハイサイド側では、スイッチS3Hがターンオフすると共にスイッチS2Hがターンオンするため、MOSFET3Hのゲートソース間はスイッチング速度調整回路8Hのインピーダンスに接続される。この間、ローサイド側では、スイッチS1Lがターンオンした後スイッチS2Lがターンオフするため、MOSFET3Lのゲートの蓄積電荷はスイッチング速度調整回路8Lの抵抗RfLを通じて放電されるようになる。そして、MOSFET3Lのゲートはスイッチング速度調整回路8Lのインピーダンスに接続される。
セルフターンオン現象を防止するため、特にオフ保持回路9H,9Lの各インピーダンス素子ZH,ZLのインピーダンス値を重要な要素として位置付けると良い。そこで、インピーダンス素子ZH,ZLのインピーダンスを、回路対称性の観点から同一インピーダンスと仮定し、オフ保持回路9H,9Lをそれぞれ抵抗RgsおよびインダクタンスLgsの直列回路に設定した場合のインピーダンス値の決定方法について説明する。
図10は、リカバリー電流に応じて寄生インダクタンスLHおよびLLに発生する電圧Vgsaを求めるための等価回路を示している。
<寄生容量カップリングによって生じる電圧Vgsbの求め方>
図14は、MOSFET周辺の寄生容量を考慮した等価回路を示しており、図15は、リカバリー電流とドレインソース間電圧の応答波形の関係をタイミングチャートにより示している。MOSFET3Hをターンオフした後、MOSFET3Hのドレインソース間電圧Vdsは上昇するが、このときのゲートソース間電圧Vgsの最大電圧Vgsbは下記の(9)式で求められる。
(1)区間において、
ハイサイド側では、スイッチS2Hをオフした状態でスイッチS1Hをオンし、さらにスイッチS3Hをオフしてオフ保持回路9Hを開放状態とすることで、駆動電圧発生回路7Hから直流電源10HをMOSFET3Hのゲートソース間に供給してオンし、
ローサイド側では、スイッチS1Lをオフすると共にスイッチS2Lをオフし、スイッチS3Lをオンすることでオフ保持回路9Lを所定のインピーダンスとすることで、MOSFET3Lのゲートソース間を所定のインピーダンスに固定する。
ハイサイド側では、スイッチS1Hをオンからオフした後スイッチS2Hをオンし、スイッチS3Hをオフに保持してオフ保持回路9Hを開放状態に保持し、駆動電圧発生回路7Hの出力電圧をMOSFET3Hのソース側電圧(低電位側基準端子の電圧)に一致させるように制御することで、スイッチング速度調整回路8Hを通じてMOSFET3Hのゲート入力容量から電荷を放出させ、
ローサイド側では、スイッチS1Lをオフのまま保持しながらスイッチS2Lをオフからオンにし、スイッチS3Lをオンからオフしてオフ保持回路9Lを開放状態とすることで、駆動電圧発生回路7Lの出力電圧をMOSFET3Lのソース側電圧(低電位側基準端子の電圧)に一致させるように制御する。
ハイサイド側では、スイッチS1Hをオフに保持しながらスイッチS2Hをオンからオフすると同時にスイッチS3Hをオフからオンしてオフ保持回路9Hを開放状態から所定のインピーダンスに切替えることでMOSFET3Hのゲートソース間を所定のインピーダンスに固定し、
ローサイド側では、スイッチS2Lをオンからオフした後スイッチS1Lをオフからオンにし、スイッチS3Lをオフのまま保持してオフ保持回路9Lを開放状態に保持することで、駆動電圧発生回路7Lの出力電圧を直流電源10Lの出力電圧としてMOSFET3Lのゲートソース間に電圧を印加する。
ハイサイド側では、スイッチS1Hをオフに保持しながらスイッチS2Hをオフからオンし、スイッチS3Hをオンからオフすることでオフ保持回路9Hを開放状態とし、駆動電圧発生回路7Hの出力電圧をMOSFET3Hのソース側電圧(低電位側基準端子の電圧)に一致させるように制御し、
ローサイド側では、スイッチS1Lをオンからオフした後スイッチS2Lをオンし、スイッチS3Lをオフに保持してオフ保持回路9Lを開放状態に保持することで、駆動電圧発生回路7Lの出力電圧をMOSFET3Lのソース側電圧(低電位側基準端子の電圧)に制御し、スイッチング速度調整回路8Lを通じてMOSFET3Lのゲート入力容量から電荷を放出させる。
(第2実施例)
図16ないし図18は、本発明の第2実施例を示すもので、前述の実施例と異なるところは、オフ保持回路のスイッチの切換タイミングを変更したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分について説明する。
図19ないし図21は、本発明の第3実施例を示すもので、前述の実施例と異なるところは、負荷電流を前述実施形態とは逆方向に考慮した場合に適用したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分について説明する。
図22ないし図24は、本発明の第4実施例を示すもので、前述の実施例と異なるところは、前述実施例においてスイッチS2H,S2Lをオンしている区間において、当該スイッチS2H,S2Lに代えてスイッチS3H,S3LをオンすることでMOSFET3H,3Lのゲートソース間電圧Vgs1,Vgs2をその閾値電圧Vt未満に抑制するところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分について説明する。本実施形態では、負荷電流を第1または第2実施例と同一方向として説明を行う。
図25は、本発明の第5実施例を示すもので、前述の実施例と異なるところは、前述実施例のスイッチS2H,S2Lをオンしている区間において、当該スイッチS2H,S2Lに代えてスイッチS3H,S3Lをオンしている。本実施例では、負荷電流を第3実施例と同一方向としているが、MOSFET3Lのゲートソース間電圧Vgs2をその閾値電圧Vt未満に抑制することでセルフターンオン現象を防止できる。
図26(a),図26(b)は、本発明の第6実施例を示している。図1のスイッチング速度調整回路8H,8Lに代えて、図26(a)または図26(b)に示すスイッチング速度調整回路を適用しても良い。
図27〜図39は、本発明の第7実施例を示している。前述実施形態と異なるところは回路の素子値の決定方法を変更しているところにある。図8に示す主な算出方法の流れに変更はないものの、この処理中のステップS3の電圧Vgsaおよび電圧Vgsbの算出方法を変更しているところが相違点である。前述実施形態と同一または類似部分については同一または類似符号を付して説明を省略する。
(他の実施例)
本発明は、前述した実施例に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
Claims (10)
- 第1電源線および第2電源線間に電圧駆動型の第1パワーMOSFETおよび第2パワーMOSFETをハーフブリッジ接続すると共に当該第1および第2パワーMOSFET間に誘導性負荷を接続してなる駆動対象を駆動する駆動回路において、
前記第1パワーMOSFETの低電位側基準端子の電位を基準電位として電源電圧を通電オンおよび開放可能な第1通電スイッチ回路であって、電源電圧の供給端子と前記低電位側基準端子との間に第1オンスイッチおよび第1オフスイッチを直列接続して構成された第1通電スイッチ回路と、
前記第1通電スイッチ回路と前記第1パワーMOSFETの制御端子との間に接続され当該制御端子に電荷を注入/放出する速度を調整する第1電荷注入放出回路と、
前記第1パワーMOSFETの制御端子と低電位側基準端子との間に接続され、これらの制御端子と低電位側基準端子との間のインピーダンスについて、前記第1電荷注入放出回路のインピーダンスより高い所定の第1インピーダンス状態(但し第1インピーダンス 状態は抵抗性及び誘導性の少なくとも一方を含む)と当該第1インピーダンス状態よりインピーダンスを高くした開放状態とに切替える第1インピーダンス切替部と、
前記第2パワーMOSFETの低電位側基準端子の電位を基準電位とした電源電圧を通電オンおよび開放可能な第2通電スイッチ回路であって、電源電圧の供給端子と前記低電位側基準端子との間に第2オンスイッチおよび第2オフスイッチを直列接続して構成された第2通電スイッチ回路と、
前記第2通電スイッチ回路と前記第2パワーMOSFETの制御端子との間に接続され当該制御端子に電荷を注入/放出する速度を調整する第2電荷注入放出回路と、
前記第2パワーMOSFETの制御端子と低電位側基準端子との間に接続され、これらの制御端子と低電位側基準端子との間のインピーダンスについて、前記第2電荷注入放出回路のインピーダンスより高い所定の第2インピーダンス状態(但し第2インピーダンス 状態は抵抗性及び誘導性の少なくとも一方を含む)とこの第2インピーダンス状態よりもインピーダンスの高い開放状態とに切り替える第2インピーダンス切替部と、
前記第1および第2通電スイッチ回路のスイッチ状態、並びに、前記第1および第2インピーダンス切替部の切替状態を制御する制御手段とを備え、
前記制御手段は、
(A)第kオンスイッチをオン、第kオフスイッチをオフ
(B)第kオンスイッチをオンからオフした後、第kオフスイッチをオン
(C)第kオフスイッチをオンからオフすると同時に第kインピーダンス切替部を第kインピーダンス状態、第mオンスイッチをオン
(但しkは1又は2の何れか、mはその他方)に示す(A)〜(C)を含む切替制御を行うことを特徴とするパワーMOSFETの駆動回路。 - 前記制御手段が、第kオンスイッチ、第kオフスイッチ、第mオンスイッチおよび第mオフスイッチを切替制御するとき、
前記(B)の区間において、前記第kオンスイッチをオンからオフした後前記第kオフスイッチをオン、前記第kインピーダンス切替部を開放状態に保持し前記第mオフスイッチをオフからオンにし、
前記(C)の区間において、前記第kオフスイッチをオンからオフすると同時に前記第kインピーダンス切替部を開放状態から所定の第kインピーダンス状態に切替制御することを特徴とする請求項1記載のパワーMOSFETの駆動回路。 - 前記制御手段が、前記第kオンスイッチ、前記第kオフスイッチ、前記第mオンスイッチおよび前記第mオフスイッチを切替制御するとき、
前記(B)の区間において、前記第kオンスイッチをオンからオフした後、前記第kオフスイッチをオンすると共に前記第kインピーダンス切替部を開放状態から所定の第kインピーダンス状態に切替制御し、
前記(C)の区間において、前記第kオフスイッチをオンからオフに切替制御することを特徴とする請求項1記載のパワーMOSFETの駆動回路。 - 前記制御手段は、
前記第mオンスイッチをオンして前記第m電荷注入放出回路を通じて前記第mパワーMOSFETの制御端子に電荷を注入し当該第mパワーMOSFET電流が予め定められた整定電流を始めて上回る所定時間を経過する前に、前記第kオフスイッチをオフすると同時に前記第kインピーダンス切替部のインピーダンスを所定の第kインピーダンス状態に切替制御することを特徴とする請求項1ないし3の何れかに記載のパワーMOSFETの駆動回路。 - 請求項1ないし4の何れかに記載のパワーMOSFETの駆動回路について、第kインピーダンス切替部(kは、1または2)の素子値を決定する方法であって、
前記第kパワーMOSFETの寄生ダイオードに生じるリカバリー電流に応じて当該第kパワーMOSFETのソースの寄生インダクタンスに生じる逆起電圧と、前記第kパワーMOSFETの寄生容量のカップリングによって発生する発生電圧とを加算し、この加算電圧が前記第kパワーMOSFETの閾値電圧未満となることを満たす素子値を前記第kインピーダンス切替部の素子値として決定することを特徴とするパワーMOSFETの駆動回路の素子値決定方法。 - 請求項1ないし4の何れかに記載のパワーMOSFETの駆動回路について、第kインピーダンス切替部(kは、1または2)の素子値を決定する方法であって、
前記第kパワーMOSFETの寄生ダイオードに生じるリカバリー電流に応じて当該第kパワーMOSFETのソースの寄生インダクタンスに生じる逆起電圧と、前記第kパワーMOSFETの寄生容量のカップリングによって発生する発生電圧とを加算し、この加算電圧が前記第kパワーMOSFETの閾値電圧とほぼ等しくなることを満たす素子値を前記第kインピーダンス切替部の素子値として決定することを特徴とするパワーMOSFETの駆動回路の素子値決定方法。 - 第1電源線および第2電源線間に電圧駆動型の第aおよび第bパワーMOSFETをハーフブリッジ接続すると共に当該第aおよび第bパワーMOSFET間に誘導性負荷を接続してなる駆動対象を駆動する駆動回路であって、
前記第aパワーMOSFETの低電位側基準端子の電位を基準電位として電源電圧を通電オンおよび開放可能な第a通電スイッチ回路であって、電源電圧の供給端子と前記低電位側基準端子との間に第aオンスイッチおよび第aオフスイッチを直列接続して構成された第a通電スイッチ回路と、
前記第a通電スイッチ回路と前記第aパワーMOSFETの制御端子との間に接続され当該制御端子に電荷を注入/放出する速度を調整する第a電荷注入放出回路と、
前記第aパワーMOSFETの制御端子と低電位側基準端子との間に接続され、これらの制御端子と低電位側基準端子との間のインピーダンスについて、前記第a電荷注入放出回路のインピーダンスより高い所定の第aインピーダンス状態(但し第aインピーダンス 状態は抵抗性及び誘導性の少なくとも一方を含む)と当該第aインピーダンス状態よりインピーダンスを高くした開放状態とに切替える第aインピーダンス切替部と、
前記第bパワーMOSFETの制御端子に第bオンスイッチを通じて通電することで当該第bパワーMOSFETを通電オンする第b通電スイッチ回路と、
前記第aおよび第b通電スイッチ回路のスイッチ状態、並びに、前記第aインピーダンス切替部の切替状態を制御する制御手段とを備え、
前記制御手段は、
(A)第aオンスイッチをオン、第aオフスイッチをオフ
(B)第aオンスイッチをオンからオフした後、第aオフスイッチをオン
(C)第aオフスイッチをオンからオフすると同時に第aインピーダンス切替部を第aインピーダンス状態、第bオンスイッチをオン
(但しaは1又は2の何れか、bはその他方)に示す(A)〜(C)を含む切替制御を行うことを特徴とするパワーMOSFETの駆動回路。 - 前記制御手段が、前記第aオンスイッチ、前記第aオフスイッチ、前記第bオンスイッチを切替制御するとき、
前記(B)の区間において、前記第aオンスイッチをオンからオフした後、前記第aオフスイッチをオンすると共に前記第aインピーダンス切替部を開放状態から所定の第aインピーダンス状態に切替制御し、
前記(C)の区間において、前記第aオフスイッチをオンからオフに切替制御することを特徴とする請求項7記載のパワーMOSFETの駆動回路。 - 請求項7または8記載のパワーMOSFETの駆動回路について、第aインピーダンス切替部の素子値を決定する方法であって、
前記第aパワーMOSFETの寄生ダイオードに生じるリカバリー電流に応じて当該第aパワーMOSFETのソースの寄生インダクタンスに生じる逆起電圧と、前記第aパワーMOSFETの寄生容量のカップリングによって発生する発生電圧とを加算し、この加算電圧が前記第aパワーMOSFETの閾値電圧未満となることを満たす素子値を前記第aインピーダンス切替部の素子値として決定することを特徴とするパワーMOSFETの駆動回路の素子値決定方法。 - 請求項7または8記載のパワーMOSFETの駆動回路について、第aインピーダンス切替部の素子値を決定する方法であって、
前記第aパワーMOSFETの寄生ダイオードに生じるリカバリー電流に応じて当該第aパワーMOSFETのソースの寄生インダクタンスに生じる逆起電圧と、前記第aパワーMOSFETの寄生容量のカップリングによって発生する発生電圧とを加算し、この加算電圧が前記第aパワーMOSFETの閾値電圧とほぼ等しくなることを満たす素子値を前記第aインピーダンス切替部の素子値として決定することを特徴とするパワーMOSFETの駆動回路の素子値決定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012021805A JP5482815B2 (ja) | 2011-06-01 | 2012-02-03 | パワーmosfetの駆動回路およびその素子値決定方法 |
PCT/JP2012/064350 WO2012165649A1 (en) | 2011-06-01 | 2012-05-29 | Power mosfet driver circuit and element value determining method therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123340 | 2011-06-01 | ||
JP2011123340 | 2011-06-01 | ||
JP2012021805A JP5482815B2 (ja) | 2011-06-01 | 2012-02-03 | パワーmosfetの駆動回路およびその素子値決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013013051A JP2013013051A (ja) | 2013-01-17 |
JP5482815B2 true JP5482815B2 (ja) | 2014-05-07 |
Family
ID=46246151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012021805A Expired - Fee Related JP5482815B2 (ja) | 2011-06-01 | 2012-02-03 | パワーmosfetの駆動回路およびその素子値決定方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5482815B2 (ja) |
WO (1) | WO2012165649A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5845428B2 (ja) * | 2013-08-22 | 2016-01-20 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置、車両 |
JP6163981B2 (ja) * | 2013-09-03 | 2017-07-19 | ダイキン工業株式会社 | 駆動装置および電力変換システム |
JP6364758B2 (ja) * | 2013-12-04 | 2018-08-01 | オムロン株式会社 | 全波整流回路 |
JP6643055B2 (ja) | 2015-11-16 | 2020-02-12 | キヤノン株式会社 | 電子機器およびその制御方法 |
CN106094965B (zh) * | 2016-08-26 | 2019-02-22 | 上海数明半导体有限公司 | 一种电机驱动电路 |
JP6787352B2 (ja) * | 2018-01-18 | 2020-11-18 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
JP7011544B2 (ja) * | 2018-06-28 | 2022-02-10 | 株式会社日立インダストリアルプロダクツ | 電力変換装置 |
JP7255098B2 (ja) | 2018-06-29 | 2023-04-11 | 富士電機株式会社 | 半導体装置 |
CN110212740B (zh) * | 2019-05-15 | 2022-08-02 | 中国矿业大学 | 一种抑制SiC MOSFET门极串扰与振荡的驱动电路 |
JP7338279B2 (ja) | 2019-07-11 | 2023-09-05 | 富士電機株式会社 | パワー半導体モジュール及びその漏れ電流試験方法 |
FR3105650B1 (fr) * | 2019-12-19 | 2022-02-25 | Commissariat Energie Atomique | Verrouillage de commande d'un interrupteur |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60160393A (ja) * | 1984-01-31 | 1985-08-21 | Toshiba Corp | モ−タ駆動回路 |
JP2002290224A (ja) * | 2001-03-23 | 2002-10-04 | Tdk Corp | 半導体素子 |
JP4317825B2 (ja) * | 2005-02-25 | 2009-08-19 | 三菱重工業株式会社 | インバータ装置 |
JP2007215389A (ja) * | 2006-01-12 | 2007-08-23 | Hitachi Ltd | パワー半導体素子とこれを用いた半導体回路 |
WO2007138509A2 (en) * | 2006-05-29 | 2007-12-06 | Koninklijke Philips Electronics N.V. | Switching circuit arrangement |
JP4916964B2 (ja) * | 2007-07-12 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Dc−dcコンバータ、ドライバic、およびシステムインパッケージ |
-
2012
- 2012-02-03 JP JP2012021805A patent/JP5482815B2/ja not_active Expired - Fee Related
- 2012-05-29 WO PCT/JP2012/064350 patent/WO2012165649A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2012165649A1 (en) | 2012-12-06 |
JP2013013051A (ja) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5482815B2 (ja) | パワーmosfetの駆動回路およびその素子値決定方法 | |
US7382116B2 (en) | Semiconductor device configured to control a gate voltage between a threshold voltage and ground | |
EP2884664B1 (en) | High performance IGBT gate drive | |
KR101863014B1 (ko) | 자기 소호형 반도체 소자의 단락 보호 회로 | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
US11152857B2 (en) | Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices | |
CN107979360B (zh) | 可配置电路及其操作方法和集成电路 | |
JP2005192394A (ja) | 半導体素子の駆動装置及びその制御方法 | |
JP6556712B2 (ja) | スイッチング過電圧を制限するように構成された電力変換器 | |
US8829836B2 (en) | Driver for switching element and control system for rotary machine using the same | |
US9876425B2 (en) | Control circuit for power converter | |
WO2005119912A1 (ja) | コイル負荷駆動出力回路 | |
JP5761656B2 (ja) | ゲートドライブ回路 | |
JP2006353093A (ja) | 半導体素子の制御方法 | |
JP5139793B2 (ja) | 電力変換装置 | |
JP2018074676A (ja) | ゲート駆動回路 | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP6033737B2 (ja) | インバータ制御装置 | |
KR20170104164A (ko) | 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법 | |
JP6459917B2 (ja) | 通電素子駆動装置 | |
CN115580278A (zh) | 高速栅极驱动器电路 | |
KR20190108785A (ko) | 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치 | |
JP4888199B2 (ja) | 負荷駆動装置 | |
JP6939087B2 (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5482815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |