JP4888199B2 - 負荷駆動装置 - Google Patents
負荷駆動装置 Download PDFInfo
- Publication number
- JP4888199B2 JP4888199B2 JP2007100572A JP2007100572A JP4888199B2 JP 4888199 B2 JP4888199 B2 JP 4888199B2 JP 2007100572 A JP2007100572 A JP 2007100572A JP 2007100572 A JP2007100572 A JP 2007100572A JP 4888199 B2 JP4888199 B2 JP 4888199B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- fet
- turned
- driving
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
しかしながら、特許文献1のようにゲートの入力インピーダンスを制御しても、リンギングの発生を直接制御することは困難である。即ち、負荷のインダクタンスが変化すればそれに応じたインピーダンス制御が必要となるため、結果として間接的な制御にしかならず、リンギングの発生を効果的に抑制することができないという問題がある。
以下、本発明の第1実施例について図1乃至図3を参照して説明する。図1は、負荷駆動装置の構成を示すものである。バッテリ(直流電源)1とグランドとの間には、コイル(誘導性負荷)2,NチャネルMOSFET3(Q1,駆動用スイッチング素子),抵抗素子4(電流制御手段)の直列回路が接続されており、抵抗素子4に対しては、NチャネルMOSFET5(Q2,制御用スイッチング素子,電流制御手段)が並列に接続されている。そして、FET3,5のゲートには、共有のゲート制御信号Vinが夫々抵抗素子6,7を介して与えられている。
この状態から、制御信号Vinがハイレベルに変化すると(a)、FET3,5のゲート電圧Vgは、抵抗素子6,7の抵抗値やゲート容量などで決まる時定数に応じて、両者とも略同様のカーブで上昇する(b)。そして、閾値電圧はVt(Q1)>Vt(Q2)であるから、先にFET5がオンして抵抗素子4は短絡され、その後僅かな時間差でFET3がオン(ターンオン)する(c)。すると、FET3のドレイン電圧Vdはバッテリ電圧VBからグランドレベルに変化し、ドレイン電流Idが流れる(d,e)。
従って、FET3がターンオフする期間に抵抗素子4が直列に接続されることでターンオフ時の電流変化量が減少するので、リンギングの発生を効果的に抑制することができる。そして、FET3,5の閾値電圧Vt(Q1),Vt(Q2)を異なるレベルに設定するので、両素子におけるオンオフの僅かなタイミングずれを閾値レベルの差によって設定することができる。
図4は本発明の第2実施例を示すものであり、第1実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第2実施例の負荷駆動装置11は、FET5に替えてPチャネルMOSFET12(制御用スイッチング素子,電流制御手段)が接続されており、制御信号Vinの入力端子と抵抗素子7との間は、インバータゲート(遅延回路,電流制御手段)13が挿入されている。
この状態から制御信号Vinがハイレベルに変化すると、FET3が先にターンオンし、FET12は、インバータゲート13における信号入出力の伝搬遅延時間分だけ遅れてターンオンして抵抗素子4を短絡する。一方、制御信号Vinがハイレベルからロウレベルに変化すると、FET3が先にターンオフし、FET12は、その後インバータゲート13の伝搬遅延時間分だけ遅れてターンオフする。
図5及び図6は本発明の第3実施例を示すものであり、第1実施例と異なる部分のみ説明する。第3実施例の負荷駆動装置21では、FET3のドレインとゲート(導通制御端子)との間に、2つのツェナーダイオード22及び23(電圧制御手段)を直列に接続し、前記ゲートとグランドとの間に抵抗素子24(電圧制御手段)を接続したものである。
斯様に構成すれば、例えば、FET5によるリンギングの抑制が不十分であったと仮定した場合、FET3のドレイン電位が上昇してツェナーダイオード22及び23のツェナー電圧を超えるとこれらが導通し、抵抗素子24の端子電圧によりFET3のゲート電位がハイレベルとなってFET3が瞬間的にオンする(図6参照)。従って、リンギングを抑制することができる。
図7は本願発明の第4実施例を示すものであり、第3実施例と異なる部分のみ説明する。第4実施例の負荷駆動装置25は、第3実施例の抵抗素子24を、コンデンサ26(電圧制御手段)に置き換えたものである。斯様に構成すれば、ツェナーダイオード22及び23が導通した場合に、FET3のゲート電位をより速く上昇させることができるので、FET3をより高い周波数で高速にスイッチングする場合でも、リンギングを十分に抑制することができる。
図8は本発明の第5実施例を示すものである。第5実施例の負荷駆動装置31は、FET3に対して並列に、NチャネルMOSFET32(制御用スイッチング素子,電流制御手段)を接続したものである。そして、FET32のゲートには、制御信号Vin’を、バイアスレベル調整部33(電流制御手段)を介して与えるようにする。制御信号Vin’は、制御信号Vinよりも若干速く立上り、若干遅れて立下がる信号である。そして、バイアスレベル調整部33は、FET32がオンした場合に流れるドレイン電流を、FET3の例えば0.01%〜10%程度にするように、ゲート電圧レベルを調整する。
第1実施例において、FET3,5の閾値Vt(Q1),Vt(Q2)の高低関係を逆に設定しても良い。
第2実施例のFET12をNチャネルMOSFETに替えて、インバータゲート13に替えて、遅延回路としてバッファゲートを配置しても良い。また、L,C,Rの受動素子で構成される遅延回路を配置しても良い。
第3,第4実施例において、ツェナーダイオードは、1つでも、または3つ以上を直列に接続しても良い。
第3〜第5実施例において、リンギングの抑制を十分に図ることができれば抵抗素子4及びFET5を削除しても良い。
ロウサイド駆動方式に限ることなく、ハイサイド駆動方式に適用しても良く、必要に応じて、駆動用スイッチング素子にPチャネルMOSFETを使用すれば良い。
スイッチング素子は、集積化したLD(Lateral Double diffusion)MOSFETで構成しても良い。また、DMOS IGBTを使用しても良い。
集積化したLDMOSを使用する場合、ツェナーダイオードはポリシリコンで形成し、抵抗素子は拡散抵抗や薄膜抵抗を用いることができる。
誘導性負荷としては、例えば、車両用のウインドウモータやランプ、その他のインダクタでも良い。
Claims (3)
- 直流電源とグランドとの間に誘導性負荷と共に直列に接続される駆動用スイッチング素子に制御信号を出力することで、前記誘導性負荷をスイッチング駆動する負荷駆動装置において、
少なくとも、前記駆動用スイッチング素子のターンオン時及び/又はターンオフ時において、当該駆動用スイッチング素子を介して流れる電流の変化量を減少させるように制御する電流制御手段を備え、
前記電流制御手段は、
前記駆動用スイッチング素子に直列に接続される抵抗素子と、
この抵抗素子に並列に接続され、前記駆動用スイッチング素子と共通の制御信号が与えられ、前記駆動用スイッチング素子と異なるタイミングで、少なくとも前記スイッチング素子のターンオン期間,ターンオフ期間に係るようにオン,オフされる制御用スイッチング素子とで構成されることを特徴とする負荷駆動装置。 - 前記制御用スイッチング素子は、導通閾値電圧が前記駆動用スイッチング素子と異なるレベルに設定されていることを特徴とする請求項1記載の負荷駆動装置。
- 前記電流制御手段は、前記共通の制御信号を、前記制御用スイッチング素子に遅延させて与える遅延回路を備えることを特徴とする請求項1記載の負荷駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100572A JP4888199B2 (ja) | 2007-04-06 | 2007-04-06 | 負荷駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100572A JP4888199B2 (ja) | 2007-04-06 | 2007-04-06 | 負荷駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008259031A JP2008259031A (ja) | 2008-10-23 |
JP4888199B2 true JP4888199B2 (ja) | 2012-02-29 |
Family
ID=39982150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007100572A Expired - Fee Related JP4888199B2 (ja) | 2007-04-06 | 2007-04-06 | 負荷駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888199B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2172977A1 (en) | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP6811674B2 (ja) * | 2017-04-27 | 2021-01-13 | 日立オートモティブシステムズ株式会社 | 発熱抑制したatcu |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4860152A (en) * | 1989-01-30 | 1989-08-22 | Delco Electronics Corporation | Two stage protection circuit for a power MOSFET driving an inductive load |
-
2007
- 2007-04-06 JP JP2007100572A patent/JP4888199B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008259031A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024558B2 (en) | Bridge output circuit, motor driving device using the same, and electronic apparatus | |
CN106357251B (zh) | 半导体开关装置 | |
JP5354417B2 (ja) | レベルシフト回路 | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
US9444444B2 (en) | Anti-ringing technique for switching power stage | |
US8766711B2 (en) | Switching circuit with controlled driver circuit | |
JP5482815B2 (ja) | パワーmosfetの駆動回路およびその素子値決定方法 | |
US11152857B2 (en) | Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices | |
US9379699B2 (en) | Switch driver with a low-cost cross-conduction-preventing circuit | |
US8299766B2 (en) | Switching output circuit | |
US11543846B2 (en) | Gate driver circuit for reducing deadtime inefficiencies | |
KR101157851B1 (ko) | 승압형 스위칭 레귤레이터 | |
JP7210928B2 (ja) | 高耐圧集積回路 | |
JP6478826B2 (ja) | ハイサイドドライバ回路及び半導体装置 | |
JP2023063081A (ja) | スイッチング回路、dc/dcコンバータおよびその制御回路 | |
JP4888199B2 (ja) | 負荷駆動装置 | |
US20150381161A1 (en) | Glitch suppression in an amplifier | |
KR20170110538A (ko) | 레벨 시프트 회로 | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP2020195213A (ja) | スイッチングトランジスタの駆動回路 | |
KR20190108785A (ko) | 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치 | |
US10819351B1 (en) | Gate driver circuit with a closed loop overdrive generator | |
JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
JP2013532466A (ja) | 電力用mosトランジスタを駆動するための方法及び装置 | |
US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |