JP5763670B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5763670B2 JP5763670B2 JP2012541706A JP2012541706A JP5763670B2 JP 5763670 B2 JP5763670 B2 JP 5763670B2 JP 2012541706 A JP2012541706 A JP 2012541706A JP 2012541706 A JP2012541706 A JP 2012541706A JP 5763670 B2 JP5763670 B2 JP 5763670B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- integrated circuit
- block
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000010248 power generation Methods 0.000 claims description 49
- 238000005086 pumping Methods 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000001902 propagating effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
図1は第1の実施形態に係る半導体集積回路の概略構成を示す図である。図1の半導体集積回路は、単一の半導体チップすなわち、いわゆるSoC(System on Chip)101に設けられている。
図3は第2の実施形態に係る半導体集積回路の概略構成を示す図である。図3の構成は図1とほぼ同様であり、図1と共通の構成要素については図1と同一の符号を付しており、ここではその詳細な説明を省略する。
図7は第3の実施形態に係る半導体集積回路の概略構成を示す図である。図7の構成は図1とほぼ同様であり、図1と共通の構成要素については図1と同一の符号を付しており、ここではその詳細な説明を省略する。
103 メモリコア(回路ブロック)
105 電源生成ブロック
106 チャージポンプ回路
110 電源制御ブロック
120 外部電源線
121 第1の電源配線
122 第2の電源配線
130,210,220 フィルタ部
131 抵抗素子
132 容量素子
140 スイッチ素子
201 PMOSトランジスタ(MOSトランジスタ)
211,212,213 PMOSトランジスタ(MOSトランジスタ)
214 制御回路
221 PMOSトランジスタ(MOSトランジスタ)
222 第1のヒューズ素子
223 容量素子
224 第2のヒューズ素子
301 PMOSトランジスタ(MOSトランジスタ)
EP 外部電源
IP 内部電源
RCL 基準クロック信号
RV 基準電圧
SC1,SC2,SC3 スイッチ制御信号
Claims (16)
- 単一の半導体チップに設けられた半導体集積回路であって、
前記半導体チップの外部から与えられた外部電源を伝達するための外部電源線と、
チャージポンプ回路を有しており、前記外部電源を基にして、前記チャージポンプ回路を用いて、電源電圧が前記外部電源と異なる内部電源を生成する電源生成ブロックと、
前記電源生成ブロックを制御する電源制御ブロックと、
前記内部電源を受けて動作する回路ブロックと、
前記外部電源線から分岐して、前記電源生成ブロックに接続されている第1の電源配線と、
前記外部電源線から分岐して、前記電源制御ブロックに接続されている第2の電源配線と、
前記第2の電源配線に設けられており、前記第2の電源配線を伝播するノイズを除去するためのフィルタ部とを備えた
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記フィルタ部は、
前記第2の電源配線に挿入された抵抗素子と、
前記第2の電源配線とグランドとの間に接続された容量素子とを備えたものである
ことを特徴とする半導体集積回路。 - 単一の半導体チップに設けられた半導体集積回路であって、
前記半導体チップの外部から与えられた外部電源を伝達するための外部電源線と、
チャージポンプ回路を有しており、前記外部電源を基にして、前記チャージポンプ回路を用いて、電源電圧が前記外部電源と異なる内部電源を生成する電源生成ブロックと、
前記電源生成ブロックを制御する電源制御ブロックと、
前記内部電源を受けて動作する回路ブロックと、
前記外部電源線から分岐して、前記電源生成ブロックに接続されている第1の電源配線と、
前記外部電源線から分岐して、前記電源制御ブロックに接続されている第2の電源配線と、
前記第1および第2の電源配線の少なくともいずれか一方に設けられており、当該電源配線を伝播するノイズを除去するためのフィルタ部とを備え、
前記フィルタ部は、
前記電源配線に挿入されており、ゲートにスイッチ制御信号を受けるMOSトランジスタと、
前記電源配線とグランドとの間に接続された容量素子とを備えたものである
ことを特徴とする半導体集積回路。 - 単一の半導体チップに設けられた半導体集積回路であって、
前記半導体チップの外部から与えられた外部電源を伝達するための外部電源線と、
チャージポンプ回路を有しており、前記外部電源を基にして、前記チャージポンプ回路を用いて、電源電圧が前記外部電源と異なる内部電源を生成する電源生成ブロックと、
前記電源生成ブロックを制御する電源制御ブロックと、
前記内部電源を受けて動作する回路ブロックと、
前記外部電源線から分岐して、前記電源生成ブロックに接続されている第1の電源配線と、
前記外部電源線から分岐して、前記電源制御ブロックに接続されている第2の電源配線と、
前記第1および第2の電源配線の少なくともいずれか一方に設けられており、当該電源配線を伝播するノイズを除去するためのフィルタ部とを備え、
前記フィルタ部は、
前記電源配線に並列に挿入されており、ゲートに互いに異なる制御信号を受ける複数のMOSトランジスタと、
スイッチ制御信号を受けるとともに、前記電源配線の、前記複数のMOSトランジスタの両側における電位差を検知し、前記スイッチ制御信号および電位差に応じて、前記複数のMOSトランジスタのゲートにそれぞれ前記制御信号を与える制御回路と、
前記電源配線とグランドとの間に接続された容量素子とを備えたものである
ことを特徴とする半導体集積回路。 - 請求項3または4記載の半導体集積回路において、
前記スイッチ制御信号は、前記半導体チップの外部から与えられる
ことを特徴とする半導体集積回路。 - 請求項3または4記載の半導体集積回路において、
前記スイッチ制御信号は、前記回路ブロックから与えられる
ことを特徴とする半導体集積回路。 - 請求項3または4記載の半導体集積回路において、
前記スイッチ制御信号は、前記電源生成ブロックにも与えられ、
前記電源生成ブロックは、前記スイッチ制御信号が前記MOSトランジスタをオフ状態に設定する値を示しているとき、動作を停止するように構成されている
ことを特徴とする半導体集積回路。 - 請求項3記載の半導体集積回路において、
前記MOSトランジスタと並列に、第1のヒューズ素子が設けられており、
前記容量素子と直列に、第2のヒューズ素子が設けられている
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記外部電源線に、スイッチ制御信号によってオンオフが制御されるスイッチ素子が挿入されている
ことを特徴とする半導体集積回路。 - 請求項9記載の半導体集積回路において、
前記スイッチ素子は、前記外部電源線に挿入されており、ゲートに前記スイッチ制御信号を受けるMOSトランジスタである
ことを特徴とする半導体集積回路。 - 請求項2記載の半導体集積回路において、
前記抵抗素子と、前記容量素子とは、平面的に見て重なるように、積層して形成されている
ことを特徴とする半導体集積回路。 - 請求項2記載の半導体集積回路において、
前記抵抗素子および前記容量素子のうち少なくともいずれか一方は、前記回路ブロック、または、前記回路ブロックとは別の回路ブロックと、平面的に見て重なるように、積層して形成されている
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記電源生成ブロックは、電源電圧が前記外部電源よりも高い前記内部電源を生成する昇圧電源ブロックである
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記回路ブロックは、メモリコアを含む
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記電源制御ブロックは、前記チャージポンプ回路のポンピング動作を制御するための基準クロック信号を生成して、前記電源生成ブロックに供給する
ことを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記電源制御ブロックは、前記内部電源の電源電圧と比較するための基準電圧を生成する
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012541706A JP5763670B2 (ja) | 2010-11-04 | 2011-07-22 | 半導体集積回路 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247516 | 2010-11-04 | ||
JP2010247516 | 2010-11-04 | ||
PCT/JP2011/004153 WO2012060032A1 (ja) | 2010-11-04 | 2011-07-22 | 半導体集積回路 |
JP2012541706A JP5763670B2 (ja) | 2010-11-04 | 2011-07-22 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012060032A1 JPWO2012060032A1 (ja) | 2014-05-12 |
JP5763670B2 true JP5763670B2 (ja) | 2015-08-12 |
Family
ID=46024160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012541706A Expired - Fee Related JP5763670B2 (ja) | 2010-11-04 | 2011-07-22 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8791749B2 (ja) |
JP (1) | JP5763670B2 (ja) |
WO (1) | WO2012060032A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150097467A (ko) * | 2013-10-28 | 2015-08-26 | 어드벤스트 차징 테크놀로지스, 엘엘씨 | 소비자 전자 디바이스로 전력을 공급하기 위한 전기 회로 |
US9111623B1 (en) * | 2014-02-12 | 2015-08-18 | Qualcomm Incorporated | NMOS-offset canceling current-latched sense amplifier |
TW201701578A (zh) * | 2014-03-06 | 2017-01-01 | 先進充電技術公司 | 用於提供電力給電子裝置之電路與電力模組,以及組裝降壓設備之方法 |
US10347656B2 (en) | 2016-07-18 | 2019-07-09 | Semiconductor Components Industries, Llc | Semiconductor device and monolithic semiconductor device including a power semiconductor device and a control circuit |
CN111418053A (zh) | 2017-12-06 | 2020-07-14 | 株式会社半导体能源研究所 | 半导体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102395A (ja) * | 1991-10-03 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JPH09320288A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 不揮発性メモリ |
JPH10155271A (ja) * | 1996-11-21 | 1998-06-09 | Yazaki Corp | 昇圧回路 |
JPH10163429A (ja) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2002184177A (ja) * | 2000-12-15 | 2002-06-28 | Sony Corp | チャージポンプ装置 |
JP2002208275A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
JP2004336432A (ja) * | 2003-05-08 | 2004-11-25 | Yamaha Corp | 半導体集積回路 |
JP2005101532A (ja) * | 2003-08-29 | 2005-04-14 | Denso Corp | 電子制御装置 |
JP2005135484A (ja) * | 2003-10-29 | 2005-05-26 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2656504B2 (ja) * | 1987-09-25 | 1997-09-24 | 株式会社日立製作所 | 半導体装置 |
JPH10107210A (ja) * | 1996-09-30 | 1998-04-24 | Hitachi Ltd | 半導体集積回路 |
JP3258284B2 (ja) | 1998-11-10 | 2002-02-18 | セイコーインスツルメンツ株式会社 | 半導体回路 |
JP2000164813A (ja) * | 1998-11-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US6169444B1 (en) * | 1999-07-15 | 2001-01-02 | Maxim Integrated Products, Inc. | Pulse frequency operation of regulated charge pumps |
JP2001110184A (ja) | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
JP4420156B2 (ja) * | 2000-06-14 | 2010-02-24 | 日本電気株式会社 | 半導体装置 |
KR100394757B1 (ko) | 2000-09-21 | 2003-08-14 | 가부시끼가이샤 도시바 | 반도체 장치 |
JP3816736B2 (ja) * | 2000-09-21 | 2006-08-30 | 株式会社東芝 | 半導体装置 |
JP4942979B2 (ja) | 2004-11-17 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7375992B2 (en) * | 2005-01-24 | 2008-05-20 | The Hong Kong University Of Science And Technology | Switched-capacitor regulators |
US7728688B2 (en) * | 2006-12-07 | 2010-06-01 | Intel Corporation | Power supply circuit for a phase-locked loop |
TWI329407B (en) * | 2007-02-16 | 2010-08-21 | Richtek Technology Corp | Charge pump regulator and method for producing a regulated voltage |
US7667529B2 (en) * | 2007-11-07 | 2010-02-23 | Orlando Consuelo | Charge pump warm-up current reduction |
-
2011
- 2011-07-22 WO PCT/JP2011/004153 patent/WO2012060032A1/ja active Application Filing
- 2011-07-22 JP JP2012541706A patent/JP5763670B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-04 US US13/784,675 patent/US8791749B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102395A (ja) * | 1991-10-03 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JPH09320288A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 不揮発性メモリ |
JPH10155271A (ja) * | 1996-11-21 | 1998-06-09 | Yazaki Corp | 昇圧回路 |
JPH10163429A (ja) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2002184177A (ja) * | 2000-12-15 | 2002-06-28 | Sony Corp | チャージポンプ装置 |
JP2002208275A (ja) * | 2001-01-11 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその検査方法 |
JP2004336432A (ja) * | 2003-05-08 | 2004-11-25 | Yamaha Corp | 半導体集積回路 |
JP2005101532A (ja) * | 2003-08-29 | 2005-04-14 | Denso Corp | 電子制御装置 |
JP2005135484A (ja) * | 2003-10-29 | 2005-05-26 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012060032A1 (ja) | 2012-05-10 |
US20130181767A1 (en) | 2013-07-18 |
JPWO2012060032A1 (ja) | 2014-05-12 |
US8791749B2 (en) | 2014-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5763670B2 (ja) | 半導体集積回路 | |
US7948819B2 (en) | Integrated circuit having a memory with process-voltage-temperature control | |
US20090212838A1 (en) | Delay Circuit Having Long Delay Time and Semiconductor Device Comprising the Same | |
US7750729B2 (en) | Internal voltage generator | |
JP2008177491A (ja) | 半導体装置 | |
JP5398257B2 (ja) | 半導体装置及びそのスイッチトランジスタの制御方法 | |
US20050184795A1 (en) | Boosting circuit and semiconductor device using the same | |
JP2012099199A (ja) | 半導体装置及びその制御方法 | |
US8797106B2 (en) | Circuits, apparatuses, and methods for oscillators | |
US8299845B2 (en) | Semiconductor device | |
JP5441323B2 (ja) | メモリ回路のための高速化されたシングルエンド・センシング | |
JP4182065B2 (ja) | 半導体装置 | |
KR100702124B1 (ko) | 내부전압 공급회로 | |
JP5271850B2 (ja) | 半導体集積回路 | |
JP2000277618A (ja) | Lsi配置方法 | |
KR100863015B1 (ko) | 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치 | |
US8531895B2 (en) | Current control circuit | |
JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
KR20110073029A (ko) | 글로벌 비트 라인을 구비한 상변화 메모리 장치 및 그 구동방법 | |
JP5481211B2 (ja) | 半導体集積回路装置 | |
JP4147174B2 (ja) | パワーオンリセット回路 | |
US20110025378A1 (en) | Semiconductor integrated circuit and layout method thereof | |
US20090206680A1 (en) | Apparatus for Suppressing Mid-Frequency Noise in an Integrated Circuit Having Multiple Voltage Islands | |
KR20040100016A (ko) | 반도체 장치의 내부 전원발생장치 | |
KR100894106B1 (ko) | 전원전압 레벨다운 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5763670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |